CN115565600B - 测试组件、测试系统及测试方法 - Google Patents
测试组件、测试系统及测试方法Info
- Publication number
- CN115565600B CN115565600B CN202211234831.6A CN202211234831A CN115565600B CN 115565600 B CN115565600 B CN 115565600B CN 202211234831 A CN202211234831 A CN 202211234831A CN 115565600 B CN115565600 B CN 115565600B
- Authority
- CN
- China
- Prior art keywords
- test
- board
- chip
- interposer
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开实施例提供了一种测试组件、测试系统及测试方法,所述测试组件包括:中介板和与所述中介板适配的测试夹具;所述测试夹具包括第一测试板,被配置为固定待测芯片,并在测试时实现所述待测芯片和中介板之间的电连接;所述测试夹具还包括位于所述第一测试板之上且与所述第一测试板电连接的第二测试板,所述第二测试板被配置为在测试时与测试设备电连接以实现对所述待测芯片的测试。
Description
技术领域
本公开涉及半导体技术领域,特别涉及一种测试组件、测试系统及测试方法。
背景技术
随着互联网技术的不断发展,固态硬盘(Solid State Disk,SSD)的应用越来越广泛。为了提高最终产品的性能,需要对固态硬盘进行测试,例如对固态硬盘中的芯片进行信号完整性(Signal Integrity,SI)测试。但是目前的一些芯片测试方法的测试结果存在较大误差。因此,如何提高测试准确性成为了亟待解决的问题。
发明内容
根据本公开实施例的第一方面,提供一种测试组件,所述测试组件包括:
中介板和与所述中介板适配的测试夹具;所述测试夹具包括第一测试板,被配置为固定待测芯片,并在测试时实现所述待测芯片和中介板之间的电连接;
所述测试夹具还包括位于所述第一测试板之上且与所述第一测试板电连接的第二测试板,所述第二测试板被配置为在测试时与测试设备电连接以实现对所述待测芯片的测试。
在一些实施例中,所述测试夹具,还被配置为在受到朝向所述中介板方向的压力时,朝向所述中介板方向移动,以实现所述测试夹具与所述中介板电连接。
在一些实施例中,所述第二测试板包括印制电路板。
在一些实施例中,所述中介板包括第一表面,所述第一表面包括芯片固定区域,所述待测芯片位于所述芯片固定区域。
在一些实施例中,所述待测芯片通过粘合剂或者焊接方式固定于所述中介板的所述芯片固定区域上。
根据本公开实施例的第二方面,提供一种测试系统,所述测试系统包括如上述实施例所述的测试组件;以及
基板;
所述中介板被配置为在测试时分别与所述基板和所述待测芯片电连接,以在所述基板与所述待测芯片之间传输测试输入信号。
在一些实施例中,所述第二测试板具体被配置为将所述待测芯片基于所述测试输入信号反馈的测试输出信号传输至所述测试设备,以实现对所述待测芯片的测试。
在一些实施例中,所述测试夹具还包括:接触探针,所述接触探针贯穿所述第一测试板,所述接触探针的一端与所述第二测试板电连接;其中,
在所述测试夹具朝向所述中介板方向移动后,所述接触探针的另一端与所述中介板电连接;
在所述接触探针的另一端与所述中介板电连接时,所述接触探针,被配置为接收所述中介板传输的所述测试输出信号,并将所述测试输出信号传输至所述第二测试板。
在一些实施例中,所述第一测试板包括多个移动模块,每一所述移动模块上设置有接触探针,所述接触探针贯穿所述移动模块;
所述中介板包括平行于所述基板的第一表面,所述第一表面上设置有与所述接触探针对应的第一接口;其中,
在所述测试夹具朝向所述中介板方向移动后,所述接触探针的另一端与所述第一接口电连接。
在一些实施例中,所述第一测试板相对靠近所述基板的表面包括第一区域以及环绕所述第一区域的第二区域;其中,所述移动模块和所述接触探针位于所述第二区域;
第一测试板还包括:弹簧,所述弹簧的一端位于所述第一区域的中心位置,所述弹簧的另一端与所述移动模块固定连接;
所述弹簧,被配置为通过伸缩对所述移动模块的位置进行调整,以实现对所述接触探针的位置进行调整。
在一些实施例中,所述测试设备包括示波器,所述第二测试板包括:测试触点,所述测试触点位于所述第二测试板相对远离所述基板的表面;其中,
所述测试触点,用于与所述示波器电连接,被配置为将所述待测芯片的所述测试输出信号传输至所述示波器。
在一些实施例中,所述示波器的测试探头与所述测试触点固定连接。
在一些实施例中,所述测试设备包括逻辑分析仪,所述第二测试板包括:测试探针,所述测试探针位于所述第二测试板相对远离所述基板的表面;其中,
所述测试探针,与逻辑分析仪电连接,被配置为将所述待测芯片的测试输出信号传输至所述逻辑分析仪。
在一些实施例中,所述中介板包括平行于所述基板的第二表面,所述第二表面上设置有多个第二接口,所述基板上设置有与所述第二接口对应的第三接口;其中,所述第二接口与所述第三接口电连接。
根据本公开实施例的第三方面,提供一种测试方法,包括:
提供基板和中介板;其中,所述中介板与所述基板电连接;
通过测试夹具夹持待测芯片;
将夹持有所述待测芯片的所述测试夹具朝向所述中介板方向移动,以使所述测试夹具与所述中介板电连接;其中,所述测试夹具包括第一测试板,所述第一测试板与所述中介板电连接,所述待测芯片与所述中介板电连接,所述中介板用于在所述基板与所述待测芯片之间传输测试输入信号;
通过测试设备接收所述待测芯片基于所述测试输入信号发送的测试输出信号以对所述待测芯片进行测试;其中,所述测试设备与第二测试板电连接,所述第二测试板与所述第一测试板电连接,且所述第二测试板位于所述第一测试板之上。
在一些实施例中,所述测试夹具还包括:接触探针,所述接触探针贯穿所述第一测试板,所述接触探针的一端与所述第二测试板电连接,所述中介板包括平行于所述基板的第一表面,所述第一表面上设置有与所述接触探针对应的第一接口;
所述将夹持有所述待测芯片的所述测试夹具朝向所述中介板方向移动,以使所述测试夹具与所述中介板电连接,包括:
对所述测试夹具施加朝向所述中介板方向的压力,以使所述接触探针的另一端与所述第一接口电连接。
在一些实施例中,所述测试方法还包括:
在对所述待测芯片的测试工作完成后,断开所述测试夹具与所述测试设备的连接;
在断开所述测试夹具与所述测试设备的连接后,控制所述测试夹具解除对所述待测芯片的固定。
本公开实施例提供的测试组件中,通过测试夹具固定待测芯片,提高待测芯片的接触稳定性,降低待测芯片在测试时晃动导致测试信号中断的概率,提高测试准确性。测试夹具包括第一测试板和第二测试板,第一测试板在测试时与中介板电连接,第二测试板与所述第一测试板电连接,且第二测试板位于第一测试板之上,待测芯片的测试输出信号经过中介板传输至测试夹具顶部的第二测试板,因此,在测试夹具顶部的第二测试板上连接测试设备时,具有较大的操作空间,增加了测试设备焊接至测试夹具的操作空间,进而节约焊接时间以及减小焊接错误的概率,最终提高待测芯片的测试准确性。
附图说明
图1为根据一示例性实施例示出的一种测试结构示意图;
图2为根据一示例性实施例示出的另一种测试结构示意图;
图3a为根据本公开实施例示出的一种测试组件示意图;
图3b为根据本公开实施例示出的一种测试系统示意图;
图4为根据本公开实施例示出的一种测试夹具移动后的示意图;
图5为根据本公开实施例示出的一种测试夹具示意图;
图6为根据本公开实施例示出的一种测试夹具中第一测试板俯视示意图;
图7为根据本公开实施例示出的一种测试夹具中第二测试板俯视示意图;
图8为根据本公开实施例示出的一种测试方法流程示意图。
具体实施方式
以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
在本公开实施例中,术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。
在本公开实施例中,术语“A与B接触”包含A与B直接接触的情形,或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。
在本公开实施例中,术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸,或者可以具有小于下方或上方结构范围的范围。此外,层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如,层可位于连续结构的顶表面和底表面之间,或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且,层可以包括多个子层。
可以理解的是,本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读,以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义,而且还包括“在”某物“上”且其间有居间特征或层的含义。
在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接或可以互相通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。可以根据具体情况理解上述术语在本公开中的具体含义。
随着对存储容量需求的不断提高,固态硬盘板上器件的密度逐渐增大,在固态硬盘的存储芯片时序测试过程中,由于板上存储芯片多数存在背贴,导致测试布线时无法在靠近存储芯片处增加测试点。若是在距离储存芯片较远处增加测试点,存在反射之类的信号完整性(SI)问题,无法准确反映存储芯片的实际信号波形。
在信号布线时,要求走线时少过孔、少分枝,以免造成过孔残桩(stub)。过孔残桩会产生寄生电容,造成信号的反射和串绕或产生较大的电磁辐射,降低信号质量。因此,为了尽可能提高实际测试信号波形的准确性,并且尽可能减小过孔残桩对信号质量的影响,降低外界测试环境对实际信号波形的影响,增加中介板(interposer),通过中介板以及中介板表面的测试点将需要进行测试的信号引出后进行测试。
在一种固态硬盘测试方式中,如图1所示,中介板采用阶梯式中介板10,通过阶梯式中介板10对图1所示的存储芯片11进行测试,该阶梯式中介板10具有两层结构,包括第一层12和第二层13,且第二层13位于第一层12之上。为了减小中介板对信号的影响,可在中介板内增加埋阻,使得阶梯式中介板10的第二层13的体积相较于中介板10的第一层12的体积更大,如图1所示,在阶梯式中介板10的第二层13未覆盖第一层12的区域内,阶梯式中介板10的第二层13与底部基板之间存在高度限制,因此,阶梯式中介板10在测试环境中使用时,在高度限制的区域内可能会存在干涉问题,导致信号无法正常传输。
在另一种固态硬盘测试方式中,如图2所示,单层中介板20相较于图1所示的阶梯式中介板较小,通过较小的单层中介板20对图2所示的存储芯片21进行测试,较小的单层中介板20在进行信号完整性(SI)测试时,由于单层中介板20的宽度可比存储芯片21的宽度大1mm,该宽度为平行于基板表面的尺寸,因此,在测试时需要将存储芯片21的待测信号引到单层中介板20四周的邮票孔(如图2中测试点22)上,然后将示波器的探针或逻辑分析仪的探针焊接到邮票孔上,然而,较小的单层中介板20四周的邮票孔上可操作的空间较小,相邻的两个焊接点可能存在连接风险,造成测试信号无法正常输出。可见,由于可操作的空间较小造成焊接难度大,对测试时效性及测试结果准确性均存在不利影响。
有鉴于此,本公开实施例提供了一种测试组件。
参考图3a,图3a为本公开实施例提供的一种测试组件100的结构示意图,测试组件100包括:
中介板102和与中介板102适配的测试夹具103;测试夹具103包括第一测试板1031,第一测试板1031被配置为固定待测芯片200,并在测试时实现待测芯片200和中介板102之间的电连接;
测试夹具103还包括位于第一测试板1031之上且与第一测试板1031电连接的第二测试板1032,第二测试板1032被配置为在测试时与测试设备104电连接以实现对待测芯片200的测试。
示例性地,通过测试夹具103固定待测芯片,提高待测芯片的接触稳定性,降低待测芯片在测试时晃动导致测试信号中断的概率,提高测试准确性。
需要说明的是,测试夹具103包括第一测试板1031和第二测试板1032,第二测试板1032与第一测试板1031电连接,且第二测试板1032位于第一测试板1031之上,待测芯片200的测试输出信号可传输至测试夹具103顶部的第二测试板1032,因此,在测试夹具103顶部的第二测试板1032上连接测试设备104时,具有较大的操作空间,增加了测试设备104焊接至测试夹具103的操作空间,进而节约焊接时间以及减小焊接错误的概率,最终提高待测芯片的测试准确性。
在一些实施例中,参考图3a,测试夹具103,还被配置为在受到朝向中介板102方向的压力时,朝向中介板102方向移动,以实现测试夹具103与中介板102电连接。
在一示例中,可以通过测试人员手动按压的方式,下压测试夹具103,使测试夹具103朝向中介板102方向移动,以实现测试夹具103与中介板102电连接。
在另一示例中,测试系统还包括压杆(未示出),用于在测试夹具103相对远离基板的一侧移动,并对测试夹具103施加压力,以使测试夹具103与中介板102电连接。需要说明的是,压杆上下移动可以采用气缸驱动进行的,以调节测试夹具103的位置状态。此外,压杆上下移动还可以采用电机驱动。
本公开实施例中,通过下压测试夹具103以实现测试夹具103与中介板102电连接,进而对待测芯片200进行测试,在测试夹具103与中介板102处于断开连接状态时,停止对待测芯片200进行测试,可以提高待测芯片的测试灵活性。
在一些实施例中,第二测试板1032包括印制电路板。
示例性地,第二测试板1032包括低功耗的印制电路板,以对测试夹具进行功耗优化,在通过第二测试板1032实现信号传输的基础上,还可以降低测试夹具的整体功耗,降低测试成本。
在一些实施例中,中介板102包括平行于基板101的第一表面,第一表面包括芯片固定区域,待测芯片200位于芯片固定区域。
中介板102的宽度大于或等于待测芯片的宽度,以提供芯片固定区域容纳待测芯片200,该宽度为平行于基板101表面的尺寸。
在一些实施例中,待测芯片200通过粘合剂或者焊接方式固定于中介板102的芯片固定区域上。
在一示例中,待测芯片200通过焊接方式固定于中介板102的芯片固定区域上。待测芯片200以焊球阵列封装的芯片为例进行说明,中介板102上焊盘布局需要与具体的待测芯片200的封装焊球相对应,例如中介板102上的焊盘对应待测芯片A的焊球A,当换用待测芯片B时,中介板102上的焊盘对应待测芯片B焊球B。
在另一示例中,待测芯片200通过粘合剂固定于中介板102的芯片固定区域上。使用粘合剂而不采用焊接的固定方式,可以减少焊接次数,增加中介板102的重复使用次数,减少资源浪费节约测试成本。
参考图3b,图3b为本公开实施例提供的一种测试系统的结构示意图,测试系统包括如上述实施例所述的测试组件;以及
基板101;
中介板102被配置为在测试时分别与基板101和待测芯片200电连接,以在基板101与待测芯片200之间传输测试输入信号。
在一些实施例中,第二测试板1032具体被配置为将待测芯片200基于测试输入信号反馈的测试输出信号传输至测试设备104,以实现对待测芯片200的测试。
具体地,参考图3b和图5,图3b为本公开实施例提供的一种测试系统的结构示意图,测试系统包括:基板101;中介板102,中介板102用于在测试时与基板101电连接;测试夹具103,测试夹具103包括第一测试板1031,第一测试板1031用于在测试时与中介板102电连接,被配置为固定中介板102和待测芯片200;其中,待测芯片200在测试时与中介板102电连接;中介板102,用于在基板101与待测芯片200之间传输测试输入信号;测试夹具103还包括第二测试板1032,与第一测试板1031电连接,且第二测试板1032位于第一测试板1031之上;第二测试板1032,用于在测试时与测试设备104电连接,被配置为将待测芯片200基于测试输入信号反馈的测试输出信号传输至测试设备104,以实现对待测芯片200的测试。需要说明的是,测试输入信号包括但不限于通过基板101向待测芯片200发送的读操作信号、写操作信号或其他控制信号。
参考图3b,基板101包括有承载板以及在承载板上设置有其他一些电子元器件。承载板可以包括印制电路板(PCB),因此,基板101可以为一种印刷电路组件(PrintedCircuitBoard Assembly,PCBA)。如图3b所示,虚线框201示出了单芯片固态硬盘产品中存储芯片的封装位置,在制造出单芯片固态硬盘产品前,需要对存储芯片进行测试,以提高产品良率。示例性地,以待测芯片200为存储芯片(NAND Flash)进行说明。
为了尽可能提高实际测试信号波形的准确性,降低外界测试环境对实际信号波形的影响,增加中介板102,通过中介板102表面的测试点(例如图3b所示的第一接口1021)将需要进行测试的信号引出后进行测试,如图3b所示,中介板102采用单层中介板,示例性地,中介板102以焊球阵列封装为例进行说明,中介板102靠近基板101一侧的焊盘布局需要与基板101的封装焊球相对应,中介板102通过焊接与基板101电连接。中介板102背离基板101一侧的焊盘布局需要与待测芯片200的封装焊球相对应,待测芯片200与中介板102电连接,如此,中介板102在基板101与待测芯片200之间传输电信号。
相较于在不设置测试夹具的情况下将待测芯片直接与中介板连接,待测芯片在测试时可能晃动导致测试信号中断。本公开实施例中,测试夹具103固定待测芯片200,以在测试过程中,使待测芯片与中介板稳定连接,维持待测芯片的位置稳定性。测试夹具103的结构可以有多种不同形状,例如测试夹具103可以呈夹子状(如图3b所示),以在待测芯片200的两侧夹紧待测芯片200。测试夹具103还可以呈托座状(未示出),在托座上设有压紧件,待测芯片200放置在托座上,并被压紧件压紧。测试夹具103也可以以其他方式固定待测芯片200,本公开对此并不加以限制。
需要说明的是,测试夹具103的形状、尺寸与待测芯片200的形状、尺寸相适应。例如,测试夹具103的宽度需要适配待测芯片200的宽度,以更好地在待测芯片200的两侧夹紧待测芯片200,例如,如图3a或图3b所示,测试夹具103的接触探针1033之间的距离等于待测芯片200的宽度,该宽度为平行于基板101表面的尺寸。
参考图5,测试夹具103包括第一测试板1031和第二测试板1032,其中,第二测试板1032与第一测试板1031电连接,第一测试板1031与中介板102电连接,第二测试板1032与测试设备104电连接,如此,待测芯片200的测试输出信号通过中介板102、第一测试板1031传输至第二测试板1032,形成测试输出信号传输通路。
需要说明的是,参考图5,第二测试板1032位于第一测试板1031相对远离基板101的一侧,测试设备104可以连接至第二测试板1032相对远离第一测试板1031的顶表面,其中,第二测试板1032中设置有多层布线以进行信号传输,测试输出信号经过第二测试板1032中的多层布线传输至第二测试板1032的顶表面,该顶表面具有测试触点或测试探针,测试触点或测试探针与测试设备104连接,因此,第二测试板1032将待测芯片200基于测试输入信号反馈的测试输出信号传输至测试设备104,以实现对待测芯片200的测试。相较于将测试设备104连接至较小的单层中介板的侧壁以进行测试,存在可操作的空间较小造成焊接难度大的问题,本公开实施例中,测试设备104与第二测试板1032顶部连接,第二测试板1032顶部为相对远离第一测试板1031的一侧,具有较大的操作空间,测试设备104可以在较大操作空间进行焊接,进而节约焊接时间以及减小焊接错误的概率,最终提高待测芯片的测试准确性。
可以理解的是,根据待测芯片200的类型不同,对待测芯片200进行测试的项目也会不同,测试项目可以包括射频测试、信号稳定性测试、漏电流测试等。根据测试项目的不同,可以选择不同的测试设备连接至第二测试板1032。测试设备104可包括示波器、逻辑分析仪以及电压表等。
示例性地,测试设备104可包括电压表,电压表的探针焊接至与第二测试板1032表面的测试触点,电压表用于获取测试触点处的电压值或者电压波形,并且根据获取到的电压值或者电压波形对待测芯片200进行故障检测。
本公开实施例中,通过测试夹具固定中介板和待测芯片,提高待测芯片的接触稳定性。测试夹具包括第一测试板和第二测试板,第一测试板与中介板电连接,第二测试板与所述第一测试板电连接,且第二测试板位于第一测试板之上,待测芯片的测试输出信号经过中介板传输至测试夹具顶部的第二测试板,因此,在测试夹具顶部的第二测试板上连接测试设备时,具有较大的操作空间,增加了测试设备焊接至测试夹具的操作空间,进而节约焊接时间以及减小焊接错误的概率,最终提高待测芯片的测试准确性。
在一些实施例中,参考图3a至图5,测试夹具103还包括:接触探针1033,接触探针1033贯穿第一测试板1031,接触探针1033的一端与第二测试板1032电连接;其中,
在测试夹具103朝向中介板102方向移动后,接触探针1033的另一端与中介板102电连接;
在接触探针1033的另一端与中介板102电连接时,接触探针1033,被配置为接收中介板102传输的测试输出信号,并将测试输出信号传输至第二测试板1032。
参考图3b,测试夹具103处于第一位置状态,测试夹具103与中介板102处于断开连接状态,未对待测芯片200进行测试。参考图4,在测试夹具103朝向中介板102方向移动后,测试夹具103处于第二位置状态,此时,测试夹具103通过接触探针1033与中介板102处于连接状态。
测试夹具103上设置有接触探针1033,当测试夹具103处于第二位置状态时,接触探针1033与中介板102上的第一接口1021电连接。
在一示例中,接触探针1033分为电连接的针套和针芯,针套套设在针芯的外侧。针套可以安装在测试夹具103上,当测试夹具103和中介板102压合时,中介板102的侧壁包括邮票孔,邮票孔包括导电圆环以及导电圆环环绕的空白中心,针芯压合到邮票孔中,与导电圆环电连接,实现接触探针1033与中介板102上的第一接口1021电连接。
在另一示例中,接触探针1033分为电连接的针套和针芯,针套套设在针芯的外侧,且针芯可以在针套内弹性伸缩。针套可以安装在测试夹具103上,当测试夹具103和中介板102压合时,弹性伸缩的针芯压合到中介板102的第一接口1021上。
本公开实施例中,测试夹具103上设置有接触探针1033,在测试夹具103朝向中介板102方向移动后,测试夹具103通过接触探针1033与中介板102上的第一接口1021电连接。待测芯片的测试输出信号经过中介板、测试夹具传输至测试设备。相较于采用连接线缆连接测试夹具和中介板或焊接测试夹具和中介板,本公开通过接触探针实现信号传输,减少增设连接线缆造成的信号干扰,并且还可以减少焊接带来的损耗,最终提高待测芯片的测试准确性。
在一些实施例中,参考图3a至图6,第一测试板1031包括多个移动模块1034,每一移动模块1034上设置有接触探针1033,接触探针1033贯穿移动模块1034;
中介板102包括平行于基板101的第一表面,第一表面上设置有与接触探针1033对应的第一接口1021;其中,
在测试夹具103朝向中介板102方向移动后,接触探针1033的另一端与第一接口1021电连接。
参考图6,以第一测试板1031包括四个移动模块1034为例进行说明。每一移动模块1034上设置有若干个接触探针1033(图6中未示出),例如,每一移动模块1034上设置有一个接触探针1033,接触探针1033贯穿移动模块1034,因此,接触探针1033的位置可以随移动模块1034的位置变化而变化。
示例性地,如图6所示,移动模块1034a和移动模块1034c可沿着X方向移动,移动模块1034b和移动模块1034d可沿着Y方向移动,因此,移动模块1034a和移动模块1034c上的接触探针1033的位置沿着X方向移动,移动模块1034b和移动模块1034d上的接触探针1033的位置沿着Y方向移动。
本公开实施例中,第一测试板1031包括多个移动模块1034,接触探针1033贯穿移动模块1034。相较于固定第一测试板的各个模块,本公开通过设置移动模块1034,接触探针1033的位置可以随移动模块1034的位置变化而变化,接触探针1033在连接测试夹具103和中介板102时可以适配不同大小的中介板102,提高待测芯片的测试多样性。
在一些实施例中,第一测试板1031相对靠近基板101的表面包括第一区域以及环绕第一区域的第二区域;其中,移动模块1034和接触探针1033位于第二区域;
第一测试板1031还包括:弹簧1035,弹簧1035的一端位于第一区域的中心位置,弹簧1035的另一端与移动模块1034固定连接;
弹簧1035,被配置为通过伸缩对移动模块1034的位置进行调整,以实现对接触探针1033的位置进行调整。
参考图6,第一测试板1031包括四个移动模块1034,四个移动模块1034环绕分布,弹簧1035的一端固定于第一区域的中心位置,弹簧1035的另一端分别与移动模块1034a、移动模块1034b、移动模块1034c和移动模块1034d固定连接。
可以理解的是,在一示例中,通过测试人员手动拉伸,移动模块1034的位置随着弹簧1035伸缩发生变化,例如在第一测试板1031设置弹簧1035,在弹簧1035处于拉伸状态时,可以对移动模块1034施加一定弹力。在测试夹具103朝向中介板102方向移动后,接触探针1033连接测试夹具103和中介板102,由于移动模块1034受到弹簧1035一定弹力作用,则贯穿移动模块的接触探针1033也受到一定弹力作用,可以进一步提高接触探针1033与中介板102的第一接口1021的连接稳定性。在另一示例中,可通过机械装置控制弹簧拉伸,以使移动模块1034的位置随着弹簧1035伸缩发生变化。
需要说明的是,第一测试板1031可以设置除弹簧外的其他伸缩组件,本公开对此并不加以限制。
本公开实施例中,第一测试板1031还包括弹簧1035,本公开通过设置弹簧1035不仅可以实现对移动模块1034的位置进行调整,进而实现对接触探针1033的位置进行调整,还可以提高接触探针1033与中介板102的第一接口1021的连接稳定性,进而提高待测芯片的测试准确性。
在一些实施例中,测试设备104包括示波器,第二测试板1032包括:测试触点1036,测试触点1036位于第二测试板1032相对远离基板101的表面;其中,
测试触点1036,用于与示波器电连接,被配置为将待测芯片200的测试输出信号传输至示波器。
参考图7,在第二测试板1032相对远离基板101的表面设置多个测试触点1036,第二测试板1032中设置有多层布线以进行信号传输,待测芯片200的测试输出信号可通过中介板102、接触探针1033传输至第二测试板1032,再经第二测试板1032中布线传输至表面的测试触点1036,测试触点1036与示波器电连接,测试输出信号传输至示波器。图7示出了一种测试触点1036的排布方式,还可根据实际情况调整测试触点1036在第二测试板1032相对远离基板101的表面上的布局,本公开对此并不加以限制。
可以理解的是,示波器接收测试输出信号,并且示波器可以记录测试输出信号的波形。示例性地,示波器根据散射参数,对记录的波形进行去嵌处理,得到测试结果。第二测试板1032中设置有传输差分线和校准差分线,利用本公开实施例的第二测试板1032进行测试时,首先需要测量校准差分线的散射参数(S参数),校准差分线和传输差分线的散射参数相同。然后在实际测试时将测得的散射参数导入到示波器中,通过示波器的去嵌功能降低第二测试板1032上传输差分线的影响,提高测试输出信号的准确性,最终提高测试结果的准确性。
在一些实施例中,示波器的测试探头与测试触点1036固定连接。
在一示例中,示波器的测试探头焊接至与第二测试板1032表面的测试触点1036。在另一示例中,示波器的测试探头通过连接线缆与第二测试板1032表面的测试触点1036固定连接。
本公开实施例中,为了提高示波器的测试探头与测试触点1036的连接稳定性,优选示波器的测试探头焊接至与第二测试板1032表面的测试触点1036,进而提高测试准确性。
在一些实施例中,参考图4和图5,测试设备104包括逻辑分析仪,第二测试板1032包括:测试探针1037,测试探针1037位于第二测试板1032相对远离基板101的表面;其中,
测试探针1037,与逻辑分析仪电连接,被配置为将待测芯片200的测试输出信号传输至逻辑分析仪。
需要说明的是,逻辑分析仪可包括独立式(或单机型)逻辑分析仪和基于电脑的逻辑分析仪。独立式逻辑分析仪将测试软件、运算管理元件整合在一台仪器之中,基于电脑的逻辑分析仪则需要搭配电脑一起使用,逻辑分析仪可包括数据采集单元、数据存储单元、数据转发单元和数据处理单元等,因此,逻辑分析仪可以进行复杂运算,应用于许多复杂的测试场合。
本公开实施例中,测试设备104包括逻辑分析仪,第二测试板1032包括测试探针1037,可将逻辑分析仪的探针直接连接到第二测试板1032顶部的测试探针1037上,因此,用逻辑分析仪测试时,不需要对逻辑分析仪的探针进行焊接连接,从而减少焊接步骤,节约测试成本,提高测试效率。
在一些实施例中,中介板102包括平行于基板101的第二表面,第二表面上设置有多个第二接口,基板101上设置有与第二接口对应的第三接口;其中,第二接口与第三接口电连接。
示例性地,以焊球阵列封装的固态硬盘为例进行说明,中介板102上焊盘布局需要与基板101的封装焊球相对应,因此,中介板102上设置的第二接口需与基板101上设置的第三接口对应,便于在第二接口与第三接口电连接后实现中介板102与基板101之间的信号传输。
示例性地,在中介板102内设有双头探针(未示出),双头探针上端与待测芯片连接,双头探针下端与基板101连接,采用双头探针连接基板101的焊盘与待测芯片的引脚,从而可以降低焊接导致的损耗,以及可以降低焊接不良导致的信号质量问题。
在一示例中,为了防止噪声的引入和对信号的干扰,可在中介板102上增设滤波电容进行滤波,从而降低信号在中介板102上的损耗和失真,提高中介板102传输的测试信号的完整性。
图8为根据本公开实施例示出的一种测试方法流程示意图,如图8所示,本公开实施例还提供一种测试方法,包括:
S10:提供基板和中介板;其中,中介板与基板电连接;
S20:通过测试夹具夹持待测芯片;
S30:将夹持有待测芯片的测试夹具朝向中介板方向移动,以使测试夹具与中介板电连接;其中,测试夹具包括第一测试板,第一测试板与中介板电连接,待测芯片与中介板电连接,中介板用于在基板与待测芯片之间传输测试输入信号;
S40:通过测试设备接收待测芯片基于测试输入信号发送的测试输出信号以对待测芯片进行测试;其中,测试设备与第二测试板电连接,第二测试板与第一测试板电连接,且第二测试板位于第一测试板之上。
参考图3b至图5,对待测芯片进行测试,首先可以通过焊接方式电连接中介板与基板,然后通过测试夹具夹持待测芯片,通过测试人员手动或提供下压装置(例如压杆)将夹持有待测芯片的测试夹具朝向中介板方向移动,以使测试夹具与中介板电连接,通过焊接方式使测试设备与测试夹具的第二测试板电连接,第二测试板与第一测试板电连接,且第二测试板位于第一测试板之上。
第二测试板中设置有多层布线以进行信号传输,其中,第二测试板与第一测试板电连接,第一测试板与中介板电连接,第二测试板与测试设备电连接,如此,待测芯片的测试输出信号通过中介板、第一测试板传输至第二测试板,再将测试输出信号传输至测试设备,形成测试输出信号传输通路。
需要说明的是,本公开实施例中测试方法的具体过程可参考上述测试系统的实施例,此处不再赘述。
本公开实施例中,通过测试夹具固定中介板和待测芯片,提高待测芯片的接触稳定性。测试夹具包括第一测试板和第二测试板,第一测试板与中介板电连接,第二测试板与所述第一测试板电连接,且第二测试板位于第一测试板之上,待测芯片的测试输出信号经过中介板传输至测试夹具顶部的第二测试板,因此,在测试夹具顶部的第二测试板上连接测试设备时,具有较大的操作空间,增加了测试设备焊接至测试夹具的操作空间,进而节约焊接时间以及减小焊接错误的概率,最终提高待测芯片的测试准确性。
在一些实施例中,测试夹具还包括:接触探针,接触探针贯穿第一测试板,接触探针的一端与第二测试板电连接,中介板包括平行于基板的第一表面,第一表面上设置有与接触探针对应的第一接口;
将夹持有待测芯片的测试夹具朝向中介板方向移动,以使测试夹具与中介板电连接,包括:
对测试夹具施加朝向中介板方向的压力,以使接触探针的另一端与第一接口电连接。
在一示例中,可以通过测试人员手动按压的方式,下压测试夹具,使测试夹具朝向中介板方向移动,以实现测试夹具与中介板电连接。
在另一示例中,压杆,用于在测试夹具相对远离基板的一侧移动,并对测试夹具施加压力,以使测试夹具与中介板电连接。需要说明的是,压杆上下移动可以采用气缸驱动进行的,以调节测试夹具的位置状态。此外,压杆上下移动还可以采用电机驱动。
本公开实施例中,通过下压测试夹具以实现测试夹具与中介板电连接,进而对待测芯片进行测试,在测试夹具与中介板处于断开连接状态时,停止对待测芯片进行测试,可以提高待测芯片的测试灵活性。
在一些实施例中,测试方法还包括:
在对待测芯片的测试工作完成后,断开测试夹具与测试设备的连接;
在断开测试夹具与测试设备的连接后,控制测试夹具解除对待测芯片的固定。
需要说明的是,在将基板、中介板、测试夹具(包括第一测试板和第二测试板)、待测芯片以及测试设备连接完毕后,需要对基板进行通电以使基板处于工作状态。在基板处于工作状态时,对待测芯片进行测试。
在对待测芯片的测试工作完成后,可以控制停止对基板供电,可以通过热风枪将基板、中介板、测试夹具(包括第一测试板和第二测试板)、待测芯片以及测试设备连接的焊球清理干净,断开连接,以结束对待测芯片进行测试。
需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,计算机程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。
此外,在描述具有代表性的实施例时,说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而,该方法或过程不应限于本文步骤的特定顺序的步骤,其它的步骤顺序也是可能的。因此,说明书中阐述的步骤的特定顺序不应被解释为对实施例的限制,针对该方法和/或过程不应限于按照所写顺序执行它们的步骤。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (17)
1.一种测试组件,其特征在于,所述测试组件包括:
中介板和与所述中介板适配的测试夹具;所述测试夹具包括第一测试板,被配置为固定待测芯片,并在测试时实现所述待测芯片和中介板之间的电连接;
所述测试夹具还包括位于所述第一测试板之上且与所述第一测试板电连接的第二测试板,所述第二测试板被配置为在测试时与测试设备电连接以实现对所述待测芯片的测试;
所述测试夹具还包括:接触探针,所述接触探针贯穿所述第一测试板,所述接触探针的一端与所述第二测试板电连接;
所述第一测试板包括多个移动模块,每一所述移动模块上设置有所述接触探针,所述接触探针贯穿所述移动模块;所述接触探针的位置随所述移动模块的位置变化而变化。
2.根据权利要求1所述的测试组件,其特征在于,
所述测试夹具,还被配置为在受到朝向所述中介板方向的压力时,朝向所述中介板方向移动,以实现所述测试夹具与所述中介板电连接。
3.根据权利要求1所述的测试组件,其特征在于,所述第二测试板包括印制电路板。
4.根据权利要求1所述的测试组件,其特征在于,
所述中介板包括第一表面,所述第一表面包括芯片固定区域,所述待测芯片位于所述芯片固定区域。
5.根据权利要求4所述的测试组件,其特征在于,所述待测芯片通过粘合剂或者焊接方式固定于所述中介板的所述芯片固定区域上。
6.一种测试系统,其特征在于,所述测试系统包括如权利要求1至5任一项所述的测试组件;以及
基板;
所述中介板被配置为在测试时分别与所述基板和所述待测芯片电连接,以在所述基板与所述待测芯片之间传输测试输入信号。
7.根据权利要求6所述的测试系统,其特征在于,所述第二测试板具体被配置为将所述待测芯片基于所述测试输入信号反馈的测试输出信号传输至所述测试设备,以实现对所述待测芯片的测试。
8.根据权利要求6所述的测试系统,其特征在于,
在所述测试夹具朝向所述中介板方向移动后,所述接触探针的另一端与所述中介板电连接;
在所述接触探针的另一端与所述中介板电连接时,所述接触探针,被配置为接收所述中介板传输的所述待测芯片的测试输出信号,并将所述测试输出信号传输至所述第二测试板。
9.根据权利要求6所述的测试系统,其特征在于,所述中介板包括平行于所述基板的第一表面,所述第一表面上设置有与所述接触探针对应的第一接口;其中,
在所述测试夹具朝向所述中介板方向移动后,所述接触探针的另一端与所述第一接口电连接。
10.根据权利要求9所述的测试系统,其特征在于,所述第一测试板相对靠近所述基板的表面包括第一区域以及环绕所述第一区域的第二区域;其中,所述移动模块和所述接触探针位于所述第二区域;
第一测试板还包括:弹簧,所述弹簧的一端位于所述第一区域的中心位置,所述弹簧的另一端与所述移动模块固定连接;
所述弹簧,被配置为通过伸缩对所述移动模块的位置进行调整,以实现对所述接触探针的位置进行调整。
11.根据权利要求6所述的测试系统,其特征在于,所述测试设备包括示波器,所述第二测试板包括:测试触点,所述测试触点位于所述第二测试板相对远离所述基板的表面;其中,
所述测试触点,用于与所述示波器电连接,被配置为将所述待测芯片的测试输出信号传输至所述示波器。
12.根据权利要求11所述的测试系统,其特征在于,所述示波器的测试探头与所述测试触点固定连接。
13.根据权利要求6所述的测试系统,其特征在于,所述测试设备包括逻辑分析仪,所述第二测试板包括:测试探针,所述测试探针位于所述第二测试板相对远离所述基板的表面;其中,
所述测试探针,与逻辑分析仪电连接,被配置为将所述待测芯片的测试输出信号传输至所述逻辑分析仪。
14.根据权利要求6所述的测试系统,其特征在于,
所述中介板包括平行于所述基板的第二表面,所述第二表面上设置有多个第二接口,所述基板上设置有与所述第二接口对应的第三接口;其中,所述第二接口与所述第三接口电连接。
15.一种测试方法,其特征在于,包括:
提供基板和中介板;其中,所述中介板与所述基板电连接;
通过测试夹具夹持待测芯片;
将夹持有所述待测芯片的所述测试夹具朝向所述中介板方向移动,以使所述测试夹具与所述中介板电连接;其中,所述测试夹具包括第一测试板,所述第一测试板与所述中介板电连接,所述待测芯片与所述中介板电连接,所述中介板用于在所述基板与所述待测芯片之间传输测试输入信号;
所述测试夹具还包括:接触探针以及第二测试板,所述接触探针贯穿所述第一测试板,所述接触探针的一端与所述第二测试板电连接,所述接触探针的另一端与所述中介板电连接;
所述第一测试板包括多个移动模块,每一所述移动模块上设置有所述接触探针,所述接触探针贯穿所述移动模块;所述接触探针的位置随所述移动模块的位置变化而变化;
通过测试设备接收所述待测芯片基于所述测试输入信号发送的测试输出信号以对所述待测芯片进行测试;其中,所述测试设备与第二测试板电连接,所述第二测试板与所述第一测试板电连接,且所述第二测试板位于所述第一测试板之上。
16.根据权利要求15所述的测试方法,其特征在于,所述中介板包括平行于所述基板的第一表面,所述第一表面上设置有与所述接触探针对应的第一接口;
所述将夹持有所述待测芯片的所述测试夹具朝向所述中介板方向移动,以使所述测试夹具与所述中介板电连接,包括:
对所述测试夹具施加朝向所述中介板方向的压力,以使所述接触探针的另一端与所述第一接口电连接。
17.根据权利要求15所述的测试方法,其特征在于,所述测试方法还包括:
在对所述待测芯片的测试工作完成后,断开所述测试夹具与所述测试设备的连接;
在断开所述测试夹具与所述测试设备的连接后,控制所述测试夹具解除对所述待测芯片的固定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211234831.6A CN115565600B (zh) | 2022-10-10 | 2022-10-10 | 测试组件、测试系统及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211234831.6A CN115565600B (zh) | 2022-10-10 | 2022-10-10 | 测试组件、测试系统及测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115565600A CN115565600A (zh) | 2023-01-03 |
| CN115565600B true CN115565600B (zh) | 2025-12-09 |
Family
ID=84744078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211234831.6A Active CN115565600B (zh) | 2022-10-10 | 2022-10-10 | 测试组件、测试系统及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115565600B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115856591B (zh) * | 2023-03-03 | 2024-04-16 | 荣耀终端有限公司 | 转接装置、测试系统及测试方法 |
| CN116978438B (zh) * | 2023-06-13 | 2025-02-18 | 珠海妙存科技有限公司 | 一种eMMC的测试夹具、装置、方法及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000049649A (ko) * | 2000-04-20 | 2000-08-05 | 우상엽 | 반도체 소자의 테스트장치 |
| CN104865412A (zh) * | 2014-02-25 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 芯片测试板和芯片测试方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI484191B (zh) * | 2012-09-28 | 2015-05-11 | Hermes Epitek Corp | 電路測試探針卡 |
| US11573264B2 (en) * | 2019-04-10 | 2023-02-07 | Mediatek Inc. | Device for testing chip or die with better system IR drop |
| CN213903718U (zh) * | 2020-10-28 | 2021-08-06 | 苏州浪潮智能科技有限公司 | 一种bga芯片测试治具 |
-
2022
- 2022-10-10 CN CN202211234831.6A patent/CN115565600B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000049649A (ko) * | 2000-04-20 | 2000-08-05 | 우상엽 | 반도체 소자의 테스트장치 |
| CN104865412A (zh) * | 2014-02-25 | 2015-08-26 | 中芯国际集成电路制造(上海)有限公司 | 芯片测试板和芯片测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115565600A (zh) | 2023-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101411565B1 (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
| CN1798977B (zh) | 封装测试工艺、探测工艺及封装测试系统 | |
| JP3343549B2 (ja) | シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造 | |
| CN115565600B (zh) | 测试组件、测试系统及测试方法 | |
| EP0681186A2 (en) | Method for probing a semiconductor wafer | |
| KR101138297B1 (ko) | 프로브 장치 및 시험 장치 | |
| CN114093787B (zh) | 晶圆检测系统及晶圆检测设备 | |
| JP2011154033A (ja) | 被測定デバイス搭載ボード、及びデバイスインタフェース部 | |
| JP2020507771A (ja) | 高周波用途用のプローブカード | |
| US7768283B1 (en) | Universal socketless test fixture | |
| JPH10239372A (ja) | 基板検査装置および基板検査方法 | |
| KR101148917B1 (ko) | 제조 방법 및 시험용 웨이퍼 유닛 | |
| CN101154609A (zh) | 凸块测试单元、装置及测试方法 | |
| US6489791B1 (en) | Build off self-test (Bost) testing method | |
| CN101251577B (zh) | 可进行复合测试的测试设备 | |
| JPH10153644A (ja) | Bgaデバイス・テスト用アダプタ・モジュール | |
| CN101501510A (zh) | 测试单个管芯的装置和方法 | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP4556023B2 (ja) | システムインパッケージ試験検査装置および試験検査方法 | |
| CN206920483U (zh) | 探针卡及半导体测试装置 | |
| TWI860491B (zh) | 晶片檢測裝置 | |
| JP2768310B2 (ja) | 半導体ウェハ測定治具 | |
| JPH0789126B2 (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| KR101421048B1 (ko) | 능동소자 칩이 탑재된 반도체 검사 장치 | |
| US7352197B1 (en) | Octal/quad site docking compatibility for package test handler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |