[go: up one dir, main page]

CN115377203A - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN115377203A
CN115377203A CN202211310356.6A CN202211310356A CN115377203A CN 115377203 A CN115377203 A CN 115377203A CN 202211310356 A CN202211310356 A CN 202211310356A CN 115377203 A CN115377203 A CN 115377203A
Authority
CN
China
Prior art keywords
driving
substrate
metal layer
gate
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211310356.6A
Other languages
English (en)
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202211310356.6A priority Critical patent/CN115377203A/zh
Publication of CN115377203A publication Critical patent/CN115377203A/zh
Priority to US17/994,044 priority patent/US20240237400A9/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板及其制作方法。显示面板包括驱动有源部和驱动栅极；显示面板还包括基板、有源层以及第一金属层；有源层设置于基板的一侧，并包括多个驱动有源部；第一金属层设置于有源层远离基板的一侧，并包括多个驱动栅极，一驱动栅极对应位于一驱动有源部远离基板的一侧；其中，驱动有源部包括间隔设置的第一导体化子部和第二导体化子部、以及连接于第一导体化子部和第二导体化子部之间的沟道子部，且沟道子部沿第一方向上的尺寸小于驱动栅极沿第一方向上的尺寸，第一方向为第一导体化子部指向第二导体化子部的方向。本发明可以实现具有短沟道的驱动晶体管，有效提高驱动晶体管的电流通过能力。

Description

显示面板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制作方法。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示器件、Micro-LED(微型发光二极管)以及mini LED（迷你发光二极管）都是采用电流驱动显示的新兴显示技术。
其中，在OLED、Micro-LED以及mini LED等显示器件中，通过驱动晶体管传输电信号至有机发光层或者LED芯片中，以实现显示器件的发光。因此，驱动晶体管需要具有较大的电流通过能力，而现有的驱动晶体管中常采用氧化物半导体材料作为有源层，若需要提高驱动晶体管的电流通过能力，则需要提高氧化物半导体材料的迁移率，但是氧化物半导体材料提高迁移率的同时会使得稳定性下降，导致驱动晶体管的稳定性和迁移率无法均衡，并不能有效提高驱动晶体管的电流通过能力。
发明内容
本发明实施例提供一种显示面板及其制作方法，能够实现具有短沟道的驱动晶体管，提高驱动晶体管的电流通过能力。
本发明实施例提供一种显示面板，所述显示面板包括多个驱动晶体管，各所述驱动晶体管包括驱动有源部、驱动栅极以及与所述驱动有源部搭接的驱动源极和驱动漏极；
所述显示面板还包括：
基板；
有源层，设置于所述基板的一侧，并包括多个所述驱动有源部；
第一金属层，设置于所述有源层远离所述基板的一侧，并包括多个所述驱动栅极，一所述驱动栅极对应位于一所述驱动有源部远离所述基板的一侧；
其中，所述驱动有源部包括间隔设置的第一导体化子部和第二导体化子部、以及连接于所述第一导体化子部和所述第二导体化子部之间的沟道子部，且所述沟道子部沿第一方向上的尺寸小于所述驱动栅极沿所述第一方向上的尺寸，所述第一方向为所述第一导体化子部指向所述第二导体化子部的方向。
在本发明的一种实施例中，所述沟道子部在所述基板上的正投影位于所述驱动栅极在所述基板上的正投影的覆盖范围以内，所述第一导体化子部在所述基板上的正投影、所述第二导体化子部在所述基板上的正投影皆与对应的所述驱动栅极在所述基板上的正投影部分重叠。
在本发明的一种实施例中，所述第一导体化子部在所述基板上的正投影与所述驱动栅极在所述基板上的正投影的重叠部分沿所述第一方向上的长度、以及所述第二导体化子部在所述基板上的正投影与所述驱动栅极在所述基板上的正投影的重叠部分沿所述第一方向上的长度皆大于或等于0.25微米。
在本发明的一种实施例中，所述沟道子部在所述基板上的正投影边界到所述驱动栅极在所述基板上的正投影边界的距离大于或等于2.5微米，所述沟道子部沿所述第一方向上的长度小于或等于2.5微米。
在本发明的一种实施例中，所述第一金属层还包括与多个所述驱动栅极间隔设置的多个存储电极件，每一所述存储电极件皆对应位于一所述驱动有源部远离所述基板的一侧，且一所述存储电极件与对应的一所述驱动有源部的所述第一导体化子部或所述第二导体化子部相对设置。
在本发明的一种实施例中，所述显示面板还包括设置于所述第一金属层远离所述有源层一侧的第二金属层，所述第二金属层包括多个所述驱动源极，一所述驱动源极对应位于一所述驱动栅极远离对应的一所述驱动有源部的一侧，其中，所述驱动源极与所述第一导体化子部电性连接，所述沟道子部在所述基板上的正投影位于所述驱动源极在所述基板上的正投影的覆盖范围以内。
在本发明的一种实施例中，所述第二金属层还包括多个所述驱动漏极，一所述驱动漏极对应位于一所述驱动栅极远离对应的一所述驱动有源部的一侧，且所述驱动漏极与所述第二导体化子部电性连接。
在本发明的一种实施例中，所述显示面板还包括设置于所述第一金属层远离所述基板一侧并与所述第二金属层异层设置的第三金属层，所述第三金属层包括多个所述驱动漏极，一所述驱动漏极对应位于一所述驱动栅极远离对应的一所述驱动有源部的一侧，且所述驱动漏极与所述第二导体化子部电性连接。
在本发明的一种实施例中，所述第三金属层位于所述第二金属层远离所述有源层的一侧，且所述第三金属层还包括第一电源信号线以及多个第一电极件，其中，一所述第一电极件对应与一所述驱动源极电性连接，所述驱动漏极的一端连接于所述第二导体化子部，另一端连接于所述第一电源信号线。
在本发明的一种实施例中，所述第二金属层位于所述第三金属层远离所述有源层的一侧，且所述第二金属层还包括多个第一电极件，且一所述第一电极件对应与一所述驱动源极电性连接，其中，一所述驱动源极的一端连接于对应的一所述驱动有源部的所述第一导体化子部，另一端连接于对应的一所述第一电极件。
在本发明的一种实施例中，所述显示面板还包括多个开关晶体管，一所述开关晶体管与一所述驱动晶体管电性连接，且各所述开关晶体管包括开关有源部、开关栅极以及与所述开关有源部搭接的开关源极和开关漏极；
其中，所述有源层包括多个所述开关有源部，所述第一金属层包括多个所述开关栅极，所述第二金属层包括多个所述开关源极、多个所述开关漏极以及多个扫描线，且一所述开关栅极对应位于一所述开关有源部远离所述基板的一侧，一所述扫描线对应位于一所述开关栅极远离对应的一所述开关有源部的一侧。
根据本发明的上述目的，本发明实施例还提供一种显示面板的制作方法，所述显示面板包括多个驱动晶体管，各所述驱动晶体管包括驱动有源部、驱动栅极以及与所述驱动有源部搭接的驱动源极和驱动漏极；
所述显示面板的制作方法包括以下步骤：
提供基板；
在所述基板的一侧形成有源层，所述有源层中形成有多个所述驱动有源部，其中，对各所述驱动有源部进行导体化处理，以在各所述驱动有源部中形成相间隔的第一导体化子部和第二导体化子部、以及连接于所述第一导体化子部和所述第二导体化子部之间的沟道子部；
在所述有源层远离所述基板的一侧形成第一金属层，所述第一金属层中形成有多个所述驱动栅极，一所述驱动栅极对应位于一所述驱动有源部远离所述基板的一侧，且所述沟道子部沿第一方向上的长度小于所述驱动栅极沿所述第一方向上的长度，所述第一方向为所述第一导体化子部指向所述第二导体化子部的方向。
根据本发明的上述目的，本发明实施例还提供一种显示装置，所述显示装置包括所述显示面板以及装置主体，且所述显示面板与所述装置主体组合为一体。
本发明的有益效果：相对于现有技术，在顶栅结构中采用栅极遮挡并对有源层进行导体化处理，以在有源层中形成沟道和位于沟道两侧的导体化部分，其沟道长度由栅极长度决定，一般等于栅极长度；而本发明中驱动有源部的沟道子部的长度小于驱动栅极的长度，以实现具有短沟道的驱动晶体管，有效提高了驱动晶体管的电流通过能力；此外，本发明中驱动栅极位于驱动有源部远离基板的一侧，进而防止了驱动栅极远离驱动有源部一侧的膜层中的离子扩散到驱动有源部中而导致驱动有源部的电性受到影响，可以提高驱动晶体管的稳定性和驱动效果。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的显示面板的一种结构示意图；
图2为本发明实施例提供的一种3T1C的像素驱动电路示意图；
图3为本发明实施例提供的显示面板的另一种结构示意图；
图4为本发明实施例提供的显示面板的另一种结构示意图；
图5为本发明实施例提供的显示面板的另一种结构示意图；
图6为本发明实施例提供的显示面板的另一种结构示意图；
图7为本发明实施例提供的显示面板的另一种结构示意图；
图8为本发明实施例提供的显示面板的另一种结构示意图；
图9为本发明实施例提供的显示面板的制作方法流程图；
图10A至10G为本发明实施例提供的显示面板的一种制作过程结构示意图；
图11A至图11C为本发明实施例提供的显示面板的另一种制作过程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明实施例提供一种显示面板，请参照图1，该显示面板包括多个驱动晶体管T1，各驱动晶体管T1包括驱动有源部21、驱动栅极31以及与驱动有源部21搭接的驱动源极41和驱动漏极42。
进一步地，该显示面板还包括基板10、有源层20以及第一金属层30；有源层20设置于基板10的一侧，并包括多个驱动有源部21；第一金属层30设置于有源层20远离基板10的一侧，并包括多个驱动栅极31，一驱动栅极31对应位于一驱动有源部21远离基板10的一侧。
其中，驱动有源部21包括间隔设置的第一导体化子部211和第二导体化子部212、以及连接于第一导体化子部211和第二导体化子部212之间的沟道子部213，且沟道子部213沿第一方向上的尺寸小于驱动栅极31沿第一方向上的尺寸，第一方向为第一导体化子部211指向第二导体化子部212的方向。
在实施应用过程中，相对于现有技术，在顶栅结构中采用栅极遮挡并对有源层进行导体化处理，以在有源层中形成沟道和位于沟道两侧的导体化部分，其沟道长度由栅极长度决定，一般等于栅极长度；而本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，可以提高驱动晶体管T1的稳定性和驱动效果。
具体地，请继续参照图1，在本发明的一种实施例中，显示面板包括多个驱动晶体管T1以及多个开关晶体管T2，且一个驱动晶体管T1对应与一个开关晶体管T2电性连接，需要说明的是，各驱动晶体管T1包括驱动有源部21、驱动栅极31以及与驱动有源部21搭接的驱动源极41和驱动漏极42；各开关晶体管T2包括开关有源部22、开关栅极33以及与开关有源部22搭接的开关源极43和开关漏极44。
进一步地，该显示面板还包括基板10、设置于基板10上的第四金属层60、设置于基板10上并覆盖第四金属层60的缓冲层71、设置于缓冲层71上的有源层20、设置于有源层20上的栅极绝缘层72、设置于栅极绝缘层72上的第一金属层30、设置于缓冲层71上并覆盖有源层20、栅极绝缘层72以及第一金属层30的层间介质层73、设置于层间介质层73上的第二金属层40、设置于层间介质层73上并覆盖第二金属层40的钝化层74、以及设置于钝化层74上的第三金属层50。
其中，第四金属层60包括设置于基板10上的多个遮光部61、第一电源信号线62、数据线63以及第二电源信号线64。
有源层20包括多个驱动有源部21以及多个开关有源部22，且每一个驱动有源部21对应设置于一个遮光部61上方。
栅极绝缘层72包括设置于各驱动有源部21上的第一绝缘部721、第二绝缘部722、以及设置于各开关有源部22上的第三绝缘部723。
第一金属层30包括设置于第一绝缘部721上的驱动栅极31、设置于第二绝缘部722上的存储电极件32、以及设置于第三绝缘部723上的开关栅极33。
第二金属层40包括多个驱动源极41、多个驱动漏极42、多个开关源极43、多个开关漏极44、多个扫描线45以及多个转接部46；其中，一个驱动源极41和一个驱动漏极42对应位于一个驱动栅极31、一个存储电极件32皆远离一个驱动有源部21的一侧，一个开关源极43、一个开关漏极44皆位于一个开关栅极33远离一个开关有源部22的一侧，即一个驱动源极41、一个驱动漏极42、一个驱动栅极31以及一个驱动有源部21构成一个驱动晶体管T1，一个开关源极43、一个开关漏极44、一个开关栅极33以及一个开关有源部22构成一个开关晶体管T2；其中，驱动源极41和驱动漏极42穿过层间介质层73与驱动有源部21的两侧搭接，开关源极43和开关漏极44穿过层间介质层73与开关有源部22的两侧搭接。
此外，驱动源极41还穿过层间介质层73以及缓冲层71与遮光部61搭接，以为遮光部61提供稳定电压，以改善驱动晶体管T1的输出特性曲线的饱和特性。
每一扫描线45对应位于一个开关晶体管T2的上方，且一个扫描线45位于对应的开关晶体管T2中的开关源极43和开关漏极44之间，且一个扫描线45位于对应的一个开关栅极33远离对应的一个开关有源部22的一侧，本发明实施例中将扫描线45设置于开关栅极33上方，进而可以和开关栅极33一起阻挡上方膜层中的氢离子扩散或者环境中的氢离子扩散至开关有源部22中，以提高开关有源部22的电性和稳定性。
第三金属层50包括多个第一电极件51以及多个第二电极件52，且每一个第一电极件51穿过钝化层74与对应的一个驱动源极41搭接，每一个第二电极件52穿过钝化层74与对应的一个转接部46搭接，而转接部46穿过层间介质层73以及缓冲层71与第二电源信号线64搭接。
进一步地，下面对本发明实施例中的驱动晶体管T1和开关晶体管T2的电路连接结构进行描述，请结合图1和图2，本发明实施例提供的显示面板可适用3T1C架构的像素驱动电路。
具体地，开关晶体管T2的开关漏极44连接于数据线63、开关源极43连接于驱动晶体管T1的驱动栅极31以及开关栅极33连接于扫描线45，驱动晶体管T1的驱动漏极42连接于第一电源信号线62、驱动源极41连接于第一电极件51，进而可将第一电源信号线62中的电信号传输至第一电极件51中。显示面板还包括感测晶体管T3，且感测晶体管T3的栅极连接于感测信号线，感测晶体管T3的源极连接于驱动晶体管T1的驱动源极41，感测晶体管T3的漏极可连接于检测模块，以检测通入第一电极件51的实际电流值，以生成补偿电压。而第二电源信号线64通过转接部46将电信号传输至第二电极件52中。且上述过程可参照常规3T1C的像素驱动电路原理进行工作，在此不再赘述。
需要说明的是，在本发明实施例中，驱动源极41和驱动漏极42的位置可进行互换，以及开关源极43和开关漏极44的位置也可进行互换，可根据实际需求进行选择，在此不作限定。
在本发明实施例提供的显示面板可用于OLED显示器、Micro LED显示器以及miniLED显示器，当该显示面板用于OLED显示器时，第一电极件51可为OLED发光器件中的阳极，而第二电极件52可为显示面板中位于非显示区内的信号端子，并连接于OLED发光器件中的阴极；当该显示面板用于Micro LED显示器或mini LED显示器时，第一电极件51可连接于LED芯片的正极，而第二电极件52可连接于LED芯片的负极。
在本发明实施中，各驱动有源部21包括间隔设置的第一导体化子部211和第二导体化子部212、以及连接于第一导体化子部211和第二导体化子部212之间的沟道子部213，其中，沟道子部213沿第一方向上的长度大于驱动栅极31沿第一方向上的长度，且第一方向为第一导体化子部211指向第二导体化子部212的方向。即本发明实施例中可以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力。
具体地，沟道子部213在基板10上的正投影位于驱动栅极31在基板10上的正投影的覆盖范围以内，且第一导体化子部211在基板10上的正投影、第二导体化子部212在基板10上的正投影皆与对应的驱动栅极31在基板10上的正投影部分重叠，即驱动栅极31可以完全覆盖沟道子部213，以有效防止驱动栅极31远离有源层20一侧的膜层中的氢离子或者环境中的氢离子扩散至沟道子部213中，以提高驱动有源部21的电性和稳定性。
需要说明的上，由于现有技术在顶栅结构中采用栅极遮挡并对有源层进行导体化处理时，其工艺波动或误差导致有源层的导体化部分与栅极发生重叠，但是该重叠部分的长度在0.25微米以内。而本发明实施例中，第一导体化子部211在基板10上的正投影与驱动栅极31在基板10上的正投影的重叠部分沿第一方向上的长度、以及第二导体化子部212在基板10上的正投影与驱动栅极31在基板10上的正投影的重叠部分沿第一方向上的长度皆大于或等于0.25微米，以有效减小沟道子部213的长度，增大驱动晶体管T1的电流通过能力。
可选的，沟道子部213在基板10上的正投影边界到驱动栅极31在基板10上的正投影边界的距离可大于或等于2.5微米，沟道子部213沿第一方向上的长度可小于或等于2.5微米。
进一步优选的，沟道子部213在基板10上的正投影边界到驱动栅极31在基板10上的正投影边界的距离可大于或等于2.75微米，沟道子部213沿第一方向上的长度可小于或等于2.5微米，且大于或等于2微米。
根据如下电流公式：
Figure 720226DEST_PATH_IMAGE001
其中，W为晶体管的沟道有效宽度，L为晶体管的沟道有效长度，Cox为栅极绝缘层电容，u为迁移率，Vgs为晶体管的栅极电压，Vth为晶体管的阈值电压；相对于现有技术中，沟道长度一般为8微米左右，而本发明实施例中将沟道子部213的长度缩小至2.5微米以内，进而本发明实施例可将驱动晶体管T1的电流通过能力提升220%至300%。
在本发明实施中，第一导体化子部211与第二导体化子部212位于驱动有源部21的相对两侧，且驱动源极41穿过层间介质层73与第一导体化子部211电性连接，驱动漏极42穿过层间介质层73与第二导体化子部212电性连接。
需要说明的是，请结合图1和图2，每一个存储电极件32位于对应的一个驱动有源部21远离基板10的一侧，具体地，存储电极件32位于第一导体化子部211远离基板10的一侧，即存储电极件32与第一导体化子部211相对设置，并构成存储电容Cst。本发明实施例采用第一导体化子部211作为存储电容Cst的下极板，而采用驱动栅极31和开关栅极33的同层金属制备存储电容Cst的上极板，中间采用栅极绝缘层72进行间隔，由于栅极绝缘层72的厚度较薄，进而形成的存储电容Cst的电容较大，可以减小上下极板的面积，即减小存储电极件32的面积，有利于减小像素驱动电路的占用空间，提高显示面板的分辨率。
可以理解的是，若驱动源极41和驱动漏极42的位置进行互换，即驱动源极41连接于第一电源信号线62，而驱动漏极42连接于第一电极件51，且驱动源极41与第一导体化子部211电性连接，驱动漏极42与第二导体化子部212电性连接，则存储电极件32与第二导体化子部212相对设置。
进一步地，在本发明实施中，驱动源极41朝着靠近驱动漏极42的方向上延伸，即沟道子部213在基板10上的正投影位于驱动源极41在基板10上的这个投影的覆盖范围以内，即在沟道子部213上形成驱动栅极31和驱动源极41的双重遮挡，以进一步防止驱动栅极31和驱动源极41远离基板10一侧的膜层中的氢离子以及环境中的氢离子扩散至驱动有源部21的沟道子部213中，提高了驱动有源部21的电性和稳定性，提高了驱动晶体管T1的电特性和稳定性。
承上，本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，且驱动源极41覆盖驱动有源部21的沟道子部213，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，防止水汽侵入驱动晶体管T1内，可以提高驱动晶体管T1的稳定性和驱动效果。
在本发明的另一种实施例中，请参照图3，本实施例与上一个实施例的区别之处在于，第四金属层60包括多个驱动底栅极65、第一电源信号线62、数据线63以及第二电源信号线64。且每一个驱动底栅极65对应位于一个驱动有源部21的下方，以形成具有双栅结构的驱动晶体管T1。
可选的，驱动底栅极65可与驱动栅极31保持同电位。
承上，本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，且驱动源极41覆盖驱动有源部21的沟道子部213，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，防止水汽侵入驱动晶体管T1内，可以提高驱动晶体管T1的稳定性和驱动效果。
在本发明的另一种实施例中，请参照图4，本实施例与第一个实施例的区别之处在于，本实施例中第二金属层40包括驱动源极41、开关源极43、开关漏极44、扫描线45以及转接部46，而第三金属层50包括第一电极件51、第二电极件52以及驱动漏极42，即本发明实施例中将驱动漏极42制备于第三金属层50，以与驱动源极41异层设置。
此外，本实施例中还可将第一电源信号线62设置于第三金属层50中，并与驱动漏极42一体成型设置，即驱动漏极42的一端连接于第二导体化子部212，另一端连接于第一电源信号线62。
在本实施例中，驱动源极41朝着驱动漏极42的方向延伸，以覆盖沟道子部213，但是相对于第一个实施例中，为了防止信号干扰以及短路等，需要使得驱动源极41和驱动漏极42间隔开，而第一个实施例中驱动源极41和驱动漏极42同层设置，进而驱动源极41和驱动漏极42之间的距离需要间隔至少6微米左右；在本实施例中，将驱动漏极42制备于第三金属层50并与驱动源极41异层设置，进而可以减小驱动源极41和驱动漏极42沿第一方向上的距离。
可选的，驱动源极41和驱动漏极42之间沿第一方向上的距离可大于或等于2微米，且小于或等于3微米。
进一步地，请参照图8，当实施例提供的显示面板用于Micro LED显示器以及miniLED显示器时，该显示面板可包括LED灯件80，且LED灯件80包括LED本体81、连接于LED本体81上的正极83和负极82，其中，正极83可通过第一连接部91连接于第一电极件51，负极82可通过第二连接部92连接于第二电极件52，进而可通过驱动晶体管T1将第一电源信号线62中的信号传输至正极83中，将第二电源信号线64中的信号传输至负极82中。
承上，本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，且驱动源极41覆盖驱动有源部21的沟道子部213，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，防止水汽侵入驱动晶体管T1内，可以提高驱动晶体管T1的稳定性和驱动效果。且相对于第一个实施例而言，本实施例可以减小驱动源极41和驱动漏极42之间沿第一方向上的距离，以进一步减小阻挡水汽由上方侵入驱动晶体管T1的概率，进一步阻挡上方膜层中氢离子以及环境中的氢离子扩散至沟道子部213中，提高了驱动晶体管T1的耐候性和稳定性；且可以减小驱动晶体管T1的尺寸，实现具有更高分辨率的显示面板。
在本发明的另一种实施例中，请参照图5，本实施例与第一个实施例的区别之处在于，第二金属层40包括驱动漏极42、开关源极43、开关漏极44、扫描线45以及转接部46，而第三金属层50包括第一电极件51、第二电极件52以及驱动源极41，即本发明实施例中将驱动漏极42制备于第三金属层50，以与驱动源极41异层设置。
在本实施例中，驱动源极41朝着驱动漏极42的方向延伸，以覆盖沟道子部213，但是相对于第一个实施例中，为了防止信号干扰以及短路等，需要使得驱动源极41和驱动漏极42间隔开，而第一个实施例中驱动源极41和驱动漏极42同层设置，进而驱动源极41和驱动漏极42之间的距离需要间隔至少6微米左右；在本实施例中，将驱动源极41制备于第三金属层50并与驱动漏极42异层设置，进而可以减小驱动源极41和驱动漏极42沿第一方向上的距离。
可选的，驱动源极41和驱动漏极42之间沿第一方向上的距离可大于或等于2微米，且小于或等于3微米。
此外，在本实施例中，第三金属层50包括第一电极件51、第二电极件52以及驱动源极41，其中，驱动源极41的一端连接于对应的驱动有源部21的第一导体化子部211，另一端连接于第一电极件51，即在本实施例中，驱动源极41可与第一电极件51一体成型设置。
承上，本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，且驱动源极41覆盖驱动有源部21的沟道子部213，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，防止水汽侵入到驱动晶体管T1内，可以提高驱动晶体管T1的稳定性和驱动效果。且相对于第一个实施例而言，本实施例可以减小驱动源极41和驱动漏极42之间沿第一方向上的距离，以进一步减小阻挡水汽由上方侵入驱动晶体管T1的概率，进一步阻挡上方膜层中氢离子以及环境中的氢离子扩散至沟道子部213中，提高了驱动晶体管T1的耐候性和稳定性；且可以减小驱动晶体管T1的尺寸，实现具有更高分辨率的显示面板。
在本发明的另一种实施例中，请参照图6，本实施例相对于第三个实施例的区别之处在于，驱动漏极42朝向靠近驱动源极41的方向上延伸，且覆盖沟道子部213，即沟道子部213在基板10上的正投影位于驱动漏极42在基板10上的正投影的覆盖范围以内。
此外，本实施例中还可将第一电源信号线62设置于第三金属层50中，并与驱动漏极42一体成型设置。
承上，本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，且驱动漏极42覆盖驱动有源部21的沟道子部213，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，防止水汽侵入到驱动晶体管T1内，可以提高驱动晶体管T1的稳定性和驱动效果。本实施例将驱动源极41和驱动漏极42异层设置，可以减小驱动源极41和驱动漏极42之间沿第一方向上的距离，以进一步减小阻挡水汽由上方侵入驱动晶体管T1的概率，进一步阻挡上方膜层中氢离子以及环境中的氢离子扩散至沟道子部213中，提高了驱动晶体管T1的耐候性和稳定性；且可以减小驱动晶体管T1的尺寸，实现具有更高分辨率的显示面板。
在本发明的另一种实施例中，请参照图7，本实施例与第四个实施例的区别之处在于，驱动漏极42朝向靠近驱动源极41的方向上延伸，且覆盖沟道子部213，即沟道子部213在基板10上的正投影位于驱动漏极42在基板10上的正投影的覆盖范围以内。
此外，在本实施例中，第三金属层50包括第一电极件51、第二电极件52以及驱动源极41，其中，驱动源极41的一端连接于对应的驱动有源部21的第一导体化子部211，另一端连接于第一电极件51，即在本实施例中，驱动源极41可与第一电极件51一体成型设置。
承上，本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，且驱动漏极42覆盖驱动有源部21的沟道子部213，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，防止水汽侵入到驱动晶体管T1内，可以提高驱动晶体管T1的稳定性和驱动效果。本实施例将驱动源极41和驱动漏极42异层设置，可以减小驱动源极41和驱动漏极42之间沿第一方向上的距离，以进一步减小阻挡水汽由上方侵入驱动晶体管T1的概率，进一步阻挡上方膜层中氢离子以及环境中的氢离子扩散至沟道子部213中，提高了驱动晶体管T1的耐候性和稳定性；且可以减小驱动晶体管T1的尺寸，实现具有更高分辨率的显示面板。
另外，本发明实施例还提供一种上述实施例中所述显示面板的制作方法，请结合图1和图9，该显示面板包括多个驱动晶体管T1，各驱动晶体管T1包括驱动有源部21、驱动栅极31以及与驱动有源部21搭接的驱动源极41和驱动漏极42。
该显示面板的制作方法包括以下步骤：
S10、提供基板10。
S20、在基板10的一侧形成有源层20，有源层20中形成有多个驱动有源部21，其中，对各驱动有源部21进行导体化处理，以在各驱动有源部21中形成相间隔的第一导体化子部211和第二导体化子部212、以及连接于第一导体化子部211和第二导体化子部212之间的沟道子部213。
S30、在有源层20远离基板10的一侧形成第一金属层30，第一金属层30中形成有多个驱动栅极31，一驱动栅极31对应位于一驱动有源部21远离基板10的一侧，且沟道子部213沿第一方向上的长度小于驱动栅极31沿第一方向上的长度，第一方向为第一导体化子部211指向第二导体化子部212的方向。
在本发明的一种实施例中，请结合图1、图9以及图10A至图10G，该显示面板的制作方法包括以下步骤：
提供基板10，且基板10可为玻璃基板或者聚酰亚胺柔性基板，在此不作限定。
在基板10上形成第一金属材料层，并对第一金属材料层进行图案化处理，以得到第四金属层60，第四金属层60包括多个遮光部61、第一电源信号线62、数据线63以及第二电源信号线64。
可选的，第一金属材料层的材料可包括Mo、或Mo/Al、或Mo/Cu、或MoTi/Cu、或IZO/Cu、或Mo/Cu/MoTiNi、或Ni/Cu/Ni、或MoTiNi/Cu/MoTiNi、或NiCr/Cu/NiCr、或CuNb等。
在第三金属层50上形成缓冲层71，且缓冲层71覆盖多个遮光部61、第一电源信号线62、数据线63以及第二电源信号线64，如图10A所示。
可选的，缓冲层71的材料可包括SiOx、或SiNx、或SiNx/SiOx、或SiNOx等。
在缓冲层71上形成半导体材料层，并对半导体材料层进行图案化处理以形成有源层20，且有源层20包括多个驱动有源部21和多个开关有源部22，每一个驱动有源部21皆对应位于一个遮光部61上方，如图10B所示。
对各驱动有源部21进行导体化处理，具体可采用He离子、Ar离子、NH3离子进行等离子处理，以在各驱动有源部21中形成相间隔的第一导体化子部211和第二导体化子部212、以及连接于第一导体化子部211和第二导体化子部212之间的沟道子部213，并对缓冲层71进行图案化处理，以对应遮光部61、第一电源信号线62、数据线63以及第二电源信号线64形成多个第一开孔，且各第一开孔仅穿过部分缓冲层71，如图10C所示。
可选的，半导体材料层的材料可包括IGZO、IGTO、IGZO、IGO、IZO以及AIZO中的至少一者。
可理解的是，本发明实施例在形成驱动有源部21后，直接对驱动有源部21进行导体化处理，进而相对于现有技术，在顶栅结构中采用栅极遮挡并对有源层进行导体化处理，以在有源层中形成沟道和位于沟道两侧的导体化部分，其沟道长度由栅极长度决定，一般等于栅极长度；而本发明实施例中驱动有源部21的沟道子部213的长度不受驱动栅极31长度的影响，且可以小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力。
可选的，沟道子部213沿第一方向上的长度可小于或等于2.5微米，且第一方向为第一导体化子部211指向第二导体化子部212的方向。
在有源层20上形成绝缘材料层，然后在绝缘材料层上形成栅极金属层。
可选的，绝缘材料层的材料可包括SiOx、或SiNx、或Al2O3/SiNx/SiOx、或SiOx/SiNx/SiOx等；栅极金属层的材料可包括Mo、或Mo/Al、或Mo/Cu、或Mo/Cu/IZO、或IZO/Cu/IZO、或Mo/Cu/ITO、或Ni/Cu/Ni、或MoTiNi/Cu/MoTiNi、或NiCr/Cu/NiCr或CuNb等。
接着，对栅极金属层进行图案化处理，以得到第一金属层30，且第一金属层30包括多个驱动栅极31、多个存储电极件32以及多个开关栅极33，其中，一个驱动栅极31和一个存储电极件32对应位于一个驱动有源部21远离基板10的一侧，一个开关栅极33对应位于一个开关有源部22远离基板10的一侧。
然后，采用各驱动栅极31、各存储电极件32以及各开关栅极33进行自对准对绝缘材料层进行图案化处理，以得到栅极绝缘层72，且栅极绝缘层72包括位于驱动栅极31和驱动有源部21之间的第一绝缘部721、位于存储电极件32和驱动有源部21之间的第二绝缘部722、以及位于开关栅极33和开关有源部22之间的第三绝缘部723。接着，对开关有源部22需要与源漏极搭接的位置进行导体化处理，如图10D所示。
可选的，沟道子部213在基板10上的正投影边界到驱动栅极31在基板10上的正投影边界的距离可大于或等于2.5微米。
进一步优选的，沟道子部213在基板10上的正投影边界到驱动栅极31在基板10上的正投影边界的距离可大于或等于2.75微米，沟道子部213沿第一方向上的长度可小于或等于2.5微米，且大于或等于2微米。
在第一金属层30上形成层间介质层73，并对层间介质层73和缓冲层71进行图案化处理，并在缓冲层71形成多个第一开孔处形成多个第二开孔，以露出第一导体化子部211、第二导体化子部212、遮光部61、第一电源信号线62、数据线63以及第二电源信号线64，如图10E所示。
可选的，层间介质层73的材料可包括SiOx、SiNx以及SiNOx中的至少一者。
在层间介质层73上形成源漏极金属层，并对源漏极金属层进行图案化处理，以得到第二金属层40，第二金属层40包括多个驱动源极41、多个驱动漏极42、多个开关源极43、多个开关漏极44、多个扫描线45以及转接部46；其中，一个驱动源极41、一个驱动漏极42与一个驱动栅极31、一个驱动有源部21相对应，以形成一个驱动晶体管T1，且驱动源极41通过穿过层间介质层73的第二开孔与第一导体化子部211电性连接、以及通过穿过层间介质层73和缓冲层71的第二开孔与遮光部61电性连接，驱动漏极42通过穿过层间介质层73的第二开孔与第二导体化子部212电性连接、以及通过穿过层间介质层73和缓冲层71的第二开孔与第一电源信号线62电性连接；开关源极43通过穿过层间介质层73的第二开孔与开关有源部22电性连接，开关漏极44通过穿过层间介质层73的第二开孔与开关有源部22电性连接、以及通过穿过层间介质层73和缓冲层71的第二开孔与数据线63电性连接，如图10F所示。
需要说明的是，在本发明实施例中，驱动源极41朝着靠近驱动漏极42的方向上延伸，并覆盖沟道子部213，即沟道子部213在基板10上的正投影位于驱动源极41在基板10上的正投影的覆盖范围以内。
源漏极金属层的材料可为Mo、Mo/Al、Mo/Cu、MoTi/Cu、IZO/Cu、Mo/Cu/MoTiNi、Ni/Cu/Ni、MoTiNi/Cu/MoTiNi、NiCr/Cu/NiCr以及CuNb中的任一者。
在第二金属层40上形成钝化层74，并对钝化层74进行图案化处理，以得到多个第三开孔，如图10G所示。
可选的，钝化层74的材料可包括SiOx、SiNx以及SiNOx中的至少一者。
在钝化层74上形成电极金属材料层，并对电极金属材料进行图案化处理，以得到第三金属层50，第三金属层50包括第一电极件51以及第二电极件52，且第一电极件51通过穿过钝化层74的第三开孔与驱动源极41电性连接，第二电极件52通过穿过钝化层74的第三开孔与转接部46电性连接。
另外，在本发明的另一种实施例中，请结合图4、图11A至图11C所示，与上一个实施例的区别之处在于：
第四金属层60中没有形成第一电源信号线62。
在第一金属层30上形成层间介质层73后，对层间介质层73进行图案化处理，以形成多个开孔，具体包括露出第二电源信号线64、遮光部61、数据线63、第一导体化子部211、开关有源部22以及开关栅极33的多个第四开孔，以及对应位于第二导体化子部212上方且并未露出第二导体化子部212的第五开孔，如图11A所示。
在层间介质层73上形成源漏极金属层，并对源漏极金属层进行图案化处理，以得到第二金属层40，且第二金属层40包括驱动源极41、开关源极43、开关漏极44、扫描线45以及转接部46，其中，驱动源极41通过穿过层间介质层73的第四开孔与第一导体化子部211电性连接，驱动源极41还通过穿过层间介质层73和缓冲层71的第四开孔与遮光部61电性连接，开关源极43和开关漏极44通过穿过层间介质层73的第四开孔与开关有源部22电性连接，扫描线45通过穿过层间介质层73的第四开孔与开关栅极33电性连接，转接部46通过穿过层间介质层73和缓冲层71的第四开孔与第二电源信号线64电性连接，如图11B所示。
然后，在层间介质层73上形成钝化层74，且钝化层74覆盖第二金属层40。
接着，对钝化层74进行图案化处理，以形成对应转接部46、驱动源极41、以及对应第五开孔处的多个第六开孔，以露出转接部46、驱动源极41和第二导体化子部212，如图11C所示。
在钝化层74上形成第三金属层50，且第三金属层50包括第一电极件51、第二电极件52、驱动漏极42以及第一电源信号线62。其中，第一电极件51通过穿过钝化层74的第六开孔与驱动源极41电性连接，第二电极件52通过穿过钝化层74的第六开孔于转接部46电性连接，驱动漏极42与第一电源信号线62一体成型设置，且驱动漏极42通过穿过钝化层74以及层间介质层73的第六开孔与第二导体化子部212电性连接，如图4所示。
承上，相对于现有技术，在顶栅结构中采用栅极遮挡并对有源层进行导体化处理，以在有源层中形成沟道和位于沟道两侧的导体化部分，其沟道长度由栅极长度决定，一般等于栅极长度；而本发明实施例中驱动有源部21的沟道子部213的长度小于驱动栅极31的长度，以实现具有短沟道的驱动晶体管T1，有效提高驱动晶体管T1的电流通过能力；此外，本发明中驱动栅极31位于驱动有源部21远离基板10的一侧，进而防止驱动栅极31远离驱动有源部21一侧的膜层中的离子扩散到驱动有源部21中而导致驱动有源部21的电性受到影响，可以提高驱动晶体管T1的稳定性和驱动效果。
另外，本发明实施例还提供一种显示装置，该显示装置包括显示面板以及装置主体，装置主体与显示面板组合为一体。
在本发明实施例中，该显示面板可为上述实施例中所述的显示面板，而装置主体可包括框体以及驱动模组等。
该显示装置可以为手机、平板、电视等显示终端，在此不作限定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种显示面板及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (12)

1.一种显示面板，其特征在于，所述显示面板包括多个驱动晶体管，各所述驱动晶体管包括驱动有源部、驱动栅极以及与所述驱动有源部搭接的驱动源极和驱动漏极；
所述显示面板还包括：
基板；
有源层，设置于所述基板的一侧，并包括多个所述驱动有源部；
第一金属层，设置于所述有源层远离所述基板的一侧，并包括多个所述驱动栅极，一所述驱动栅极对应位于一所述驱动有源部远离所述基板的一侧；
其中，所述驱动有源部包括间隔设置的第一导体化子部和第二导体化子部、以及连接于所述第一导体化子部和所述第二导体化子部之间的沟道子部，且所述沟道子部沿第一方向上的尺寸小于所述驱动栅极沿所述第一方向上的尺寸，所述第一方向为所述第一导体化子部指向所述第二导体化子部的方向。
2.根据权利要求1所述的显示面板，其特征在于，所述沟道子部在所述基板上的正投影位于所述驱动栅极在所述基板上的正投影的覆盖范围以内，所述第一导体化子部在所述基板上的正投影、所述第二导体化子部在所述基板上的正投影皆与对应的所述驱动栅极在所述基板上的正投影部分重叠。
3.根据权利要求2所述的显示面板，其特征在于，所述第一导体化子部在所述基板上的正投影与所述驱动栅极在所述基板上的正投影的重叠部分沿所述第一方向上的长度、以及所述第二导体化子部在所述基板上的正投影与所述驱动栅极在所述基板上的正投影的重叠部分沿所述第一方向上的长度皆大于或等于0.25微米。
4.根据权利要求2所述的显示面板，其特征在于，所述沟道子部在所述基板上的正投影边界到所述驱动栅极在所述基板上的正投影边界的距离大于或等于2.5微米，所述沟道子部沿所述第一方向上的长度小于或等于2.5微米。
5.根据权利要求1所述的显示面板，其特征在于，所述第一金属层还包括与多个所述驱动栅极间隔设置的多个存储电极件，每一所述存储电极件皆对应位于一所述驱动有源部远离所述基板的一侧，且一所述存储电极件与对应的一所述驱动有源部的所述第一导体化子部或所述第二导体化子部相对设置。
6.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括设置于所述第一金属层远离所述有源层一侧的第二金属层，所述第二金属层包括多个所述驱动源极，一所述驱动源极对应位于一所述驱动栅极远离对应的一所述驱动有源部的一侧，其中，所述驱动源极与所述第一导体化子部电性连接，所述沟道子部在所述基板上的正投影位于所述驱动源极在所述基板上的正投影的覆盖范围以内。
7.根据权利要求6所述的显示面板，其特征在于，所述第二金属层还包括多个所述驱动漏极，一所述驱动漏极对应位于一所述驱动栅极远离对应的一所述驱动有源部的一侧，且所述驱动漏极与所述第二导体化子部电性连接。
8.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括设置于所述第一金属层远离所述基板一侧并与所述第二金属层异层设置的第三金属层，所述第三金属层包括多个所述驱动漏极，一所述驱动漏极对应位于一所述驱动栅极远离对应的一所述驱动有源部的一侧，且所述驱动漏极与所述第二导体化子部电性连接。
9.根据权利要求8所述的显示面板，其特征在于，所述第三金属层位于所述第二金属层远离所述有源层的一侧，且所述第三金属层还包括第一电源信号线以及多个第一电极件，其中，一所述第一电极件对应与一所述驱动源极电性连接，所述驱动漏极的一端连接于所述第二导体化子部，另一端连接于所述第一电源信号线。
10.根据权利要求8所述的显示面板，其特征在于，所述第二金属层位于所述第三金属层远离所述有源层的一侧，且所述第二金属层还包括多个第一电极件，且一所述第一电极件对应与一所述驱动源极电性连接，其中，一所述驱动源极的一端连接于对应的一所述驱动有源部的所述第一导体化子部，另一端连接于对应的一所述第一电极件。
11.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括多个开关晶体管，一所述开关晶体管与一所述驱动晶体管电性连接，且各所述开关晶体管包括开关有源部、开关栅极以及与所述开关有源部搭接的开关源极和开关漏极；
其中，所述有源层包括多个所述开关有源部，所述第一金属层包括多个所述开关栅极，所述第二金属层包括多个所述开关源极、多个所述开关漏极以及多个扫描线，且一所述开关栅极对应位于一所述开关有源部远离所述基板的一侧，一所述扫描线对应位于一所述开关栅极远离对应的一所述开关有源部的一侧。
12.一种显示面板的制作方法，其特征在于，所述显示面板包括多个驱动晶体管，各所述驱动晶体管包括驱动有源部、驱动栅极以及与所述驱动有源部搭接的驱动源极和驱动漏极；
所述显示面板的制作方法包括以下步骤：
提供基板；
在所述基板的一侧形成有源层，所述有源层中形成有多个所述驱动有源部，其中，对各所述驱动有源部进行导体化处理，以在各所述驱动有源部中形成相间隔的第一导体化子部和第二导体化子部、以及连接于所述第一导体化子部和所述第二导体化子部之间的沟道子部；
在所述有源层远离所述基板的一侧形成第一金属层，所述第一金属层中形成有多个所述驱动栅极，一所述驱动栅极对应位于一所述驱动有源部远离所述基板的一侧，且所述沟道子部沿第一方向上的长度小于所述驱动栅极沿所述第一方向上的长度，所述第一方向为所述第一导体化子部指向所述第二导体化子部的方向。
CN202211310356.6A 2022-10-25 2022-10-25 显示面板及其制作方法 Pending CN115377203A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211310356.6A CN115377203A (zh) 2022-10-25 2022-10-25 显示面板及其制作方法
US17/994,044 US20240237400A9 (en) 2022-10-25 2022-11-25 Display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211310356.6A CN115377203A (zh) 2022-10-25 2022-10-25 显示面板及其制作方法

Publications (1)

Publication Number Publication Date
CN115377203A true CN115377203A (zh) 2022-11-22

Family

ID=84073791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211310356.6A Pending CN115377203A (zh) 2022-10-25 2022-10-25 显示面板及其制作方法

Country Status (2)

Country Link
US (1) US20240237400A9 (zh)
CN (1) CN115377203A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403850A (zh) * 2011-03-01 2013-11-20 夏普株式会社 薄膜晶体管及其制造方法以及显示装置
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN107464820A (zh) * 2017-09-28 2017-12-12 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
US20180151606A1 (en) * 2016-11-30 2018-05-31 Lg Display Co., Ltd. Transistor substrate, organic light emitting display panel including the same, method of manufacturing the transistor substrate, and organic light emitting display device including the organic light emitting display panel
CN108206010A (zh) * 2016-12-16 2018-06-26 乐金显示有限公司 薄膜晶体管基板及包括薄膜晶体管基板的显示装置
CN108281430A (zh) * 2016-12-30 2018-07-13 乐金显示有限公司 背板基板及制造方法、使用背板基板的有机发光显示装置
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
CN113053914A (zh) * 2021-03-08 2021-06-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113871400A (zh) * 2021-09-22 2021-12-31 Tcl华星光电技术有限公司 一种显示面板及电子显示设备
CN114823736A (zh) * 2022-05-12 2022-07-29 武汉华星光电技术有限公司 电子装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403850A (zh) * 2011-03-01 2013-11-20 夏普株式会社 薄膜晶体管及其制造方法以及显示装置
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
US20180151606A1 (en) * 2016-11-30 2018-05-31 Lg Display Co., Ltd. Transistor substrate, organic light emitting display panel including the same, method of manufacturing the transistor substrate, and organic light emitting display device including the organic light emitting display panel
CN108206010A (zh) * 2016-12-16 2018-06-26 乐金显示有限公司 薄膜晶体管基板及包括薄膜晶体管基板的显示装置
CN108281430A (zh) * 2016-12-30 2018-07-13 乐金显示有限公司 背板基板及制造方法、使用背板基板的有机发光显示装置
CN107464820A (zh) * 2017-09-28 2017-12-12 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
CN113053914A (zh) * 2021-03-08 2021-06-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113871400A (zh) * 2021-09-22 2021-12-31 Tcl华星光电技术有限公司 一种显示面板及电子显示设备
CN114823736A (zh) * 2022-05-12 2022-07-29 武汉华星光电技术有限公司 电子装置

Also Published As

Publication number Publication date
US20240237400A9 (en) 2024-07-11
US20240138185A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
CN112289841B (zh) 显示面板及显示装置
JP7610522B2 (ja) 表示パネル及び電子表示装置
CN107452757B (zh) 一种显示面板、其制作方法及显示装置
US11088230B2 (en) Pixel circuit, manufacturing method thereof, and display device
CN108039351B (zh) 一种阵列基板及其制备方法、显示装置
US9583551B2 (en) OLED array substrate, method for fabricating the same, and display device
WO2022166745A1 (zh) 阵列基板和显示面板
CN115483227B (zh) 阵列基板及其制作方法、显示面板
CN109427820A (zh) 一种基板及其制备方法、显示面板
CN112909085A (zh) 显示面板
WO2019080617A1 (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
US12527087B2 (en) Display device and manufacturing method thereof
US12224354B2 (en) Oxide thin film transistor, display panel and preparation method thereof
CN114823914A (zh) 阵列基板及其制作方法、显示面板
CN114335022A (zh) 显示面板及其制作方法
CN113178492A (zh) 显示面板及显示装置
CN115377204B (zh) 显示面板及其制作方法、显示装置
CN112420786A (zh) 显示面板及其制备方法
CN115377203A (zh) 显示面板及其制作方法
CN116013934A (zh) 显示面板及显示装置
US20240237401A9 (en) Display panel, method of fabricating same and display device
WO2024011947A1 (zh) 一种显示面板及显示装置
TWI703735B (zh) 半導體基板、陣列基板、逆變器電路及開關電路
US12062725B2 (en) Thin film transistor, display panel and display device
US20240047538A1 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20221122

RJ01 Rejection of invention patent application after publication