CN115295409A - 晶圆划片方法 - Google Patents

Abstract

本公开实施例提供一种晶圆划片方法，该方法包括：提供一晶圆，所述晶圆表面具有多个芯片区和位于各所述芯片区之间的划片道；在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽；沿所述沟槽对所述晶圆进行划片，得到多个分开的芯片。

Description

晶圆划片方法

技术领域

本公开涉及半导体制造领域，具体是涉及一种晶圆划片方法。

背景技术

晶圆是制造半导体器件的基础性原材料，被广泛应用在各类电子设备当中。一个晶圆通常包含有多个芯片，为了得到单一的芯片，需要对整个晶圆进行切割。将整个晶圆按芯片大小切割成单一芯片的过程，称之为晶圆划片。

传统的晶圆划片是使用刀片或激光的切割方法，在晶圆的划片道从上往下切穿整个晶圆，从而得到单一的芯片。在切割的过程中，容易对晶圆造成应力损伤，会产生会出现崩片或飞片的情况，从而损伤芯片，降低芯片的良率。虽然可以通过增加划片道宽度的方法减小在切割的过程中对芯片造成的损伤，但不可避免会占用芯片区的面积。而且，传统的晶圆划片方法对刀片或者激光的性能要求比较苛刻，成本较高。

发明内容

有鉴于此，本公开实施例提供了一种晶圆划片方法，包括：

提供一晶圆，所述晶圆表面具有多个芯片区和位于各所述芯片区之间的划片道；

在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽；

沿所述沟槽对所述晶圆进行划片，得到多个分开的芯片。

在一些实施例中，所述在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽，包括：

采用硅通孔工艺，在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽。

在一些实施例中，所述采用硅通孔工艺，在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽，包括：

对所述晶圆表面进行光刻处理，形成图案化的光刻胶层；

基于所述光刻胶层对应的图案，对所述晶圆进行刻蚀，形成所述沟槽；其中，所述光刻胶层对应的图案位于所述划片道。

在一些实施例中，所述对所述晶圆进行刻蚀，包括：

利用干法刻蚀和/或湿法刻蚀对所述晶圆进行刻蚀。

在一些实施例中，所述晶圆划片方法还包括：

在对所述晶圆进行刻蚀后，去除所述光刻胶层。

在一些实施例中，所述沿所述沟槽对所述晶圆进行划片之前，所述方法还包括：

对所述晶圆的背面进行减薄，所述晶圆的背面为形成所述沟槽的另一面。

在一些实施例中，所述沟槽的深度小于或等于所述晶圆厚度的75％。

在一些实施例中，所述沟槽的宽度小于或等于所述划片道的宽度。

在一些实施例中，所述晶圆包括：

衬底及位于所述衬底上的器件形成层；所述沟槽的深度大于或等于所述器件形成层的厚度。

在一些实施例中，位于所述芯片区的所述器件形成层用于形成芯片。

本公开实施例所提供的晶圆划片方法，包括：提供一晶圆，所述晶圆表面具有多个芯片区和位于各所述芯片区之间的划片道；在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽；沿所述沟槽对所述晶圆进行划片，得到多个分开的芯片。如此，通过对晶圆进行刻蚀，在其划片道位置形成沟槽，再结合传统方法在沟槽内进行切割，可以减少切割时对芯片造成的损伤，提高芯片的良率；同时也能够保证不占用晶圆芯片区的面积。

附图说明

图1为本公开实施例提供的一种晶圆划片方法的流程示意图；

图2为本公开实施例提供的一种具有芯片区和划片道的晶圆的部分俯视图；

图3为本公开实施例提供的一种具有芯片区和划片道的晶圆的部分俯视图；

图4为本公开实施例提供的一种沟槽的剖面结构示意图；

图5为本公开实施例提供的一种具有器件形成层的晶圆的剖面结构示意图；

图6为本公开实施例提供的一种沟槽的剖面结构示意图；

图7为本公开实施例提供的一种涂有光刻胶的晶圆的剖面结构示意图。

具体实施方式

为了便于理解本公开，下面将参照相关附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在一些实施例中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里可以不描述实际实施例的全部特征，不详细描述公知的功能和结构。

一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文中所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，属于“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确地描述的附加因素，这同样至少部分地取决于上下文。

除非另有定义，本文所使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。

如图1所示，本公开实施例提供了一种晶圆划片方法，包括：

步骤S101、提供一晶圆，所述晶圆表面具有多个芯片区和位于各所述芯片区之间的划片道；

步骤S102、在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽；

步骤S103、沿所述沟槽对所述晶圆进行划片，得到多个分开的芯片。

上述晶圆可以是形成有阵列排布的多个芯片的晶圆，也可以是晶圆裸片或生长有外延层的晶圆。

所述晶圆的衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。所述晶圆的外延层可以包括氧化硅、氮化硅等，具体在此不做具体限定。

这里的芯片区用于形成各种芯片，例如，存储器芯片、处理器芯片等等。在本公开实施例中所涉及的工艺过程中，上述芯片区中的芯片是未经封装处理的裸片。在进行本公开实施例中的划片操作后，上述各芯片区被分离开，使得位于同一晶圆上的各个芯片被分离为独立的裸片。然后进行封装处理就可以得到存储器芯片、处理器芯片等芯片产品。

在本公开实施例中，晶圆的芯片区之间具有划片道，划片道可以是在制作芯片的过程中确定好的待划片的位置。在芯片制造的过程中，可以针对芯片区进行处理，最终在芯片区形成芯片，当然，在芯片制造的过程中，也可以在划片道上同步形成一些结构或者膜层。但这些位于划片道上的结构或者膜层不影响芯片区中的器件，故在最终划片的过程中可以在划片道进行划片。

在一些实施例中，如图2所示，两个相邻的芯片区101之间可以包括一条划片道102，划片道102的宽度为W1，该划片道102即为两个芯片区101的分界线，通过划片处理，该划片道102两侧的芯片区101被分离。在另一些实施例中，如图3所示，两个芯片区101之间也可以具有两条平行的划片道103，并且这两条划片道103之间还可以具有一定的划片区。在进行划片后，不仅将两个芯片区101分离，还分离出独立的划片区。该划片区可以用于在制造工艺的过程中形成一些测试结构，并用于在制造过程中进行测试。而在划片后，则不再需要这些测试结构，故可以随着划片操作而被去除。

在本公开实施例中，对上述晶圆进行划片之前，先采用刻蚀的工艺在划片道102上形成沟槽。刻蚀的工艺可以包括干法刻蚀或者湿法刻蚀等等。

刻蚀工艺可以在晶圆上精准定位待划片道102的位置，并且刻蚀形成沟槽的宽度及深度便于控制。例如，已知划片道102的宽度为W1，晶圆的厚度为H1。在一些实施例中，可以通过控制刻蚀的工艺参数在划片道102所在的位置进行刻蚀，形成宽度为W2，深度为H2的沟槽104，如图4所示。这里，沟槽104的宽度W2可以小于或等于划片道102的宽度W1；沟槽104的深度H2可以小于晶圆的厚度H1。

在一些实施例中，如图5所示，所述晶圆包括：晶圆包括衬底100及位于所述衬底100上的器件形成层110；所述沟槽104的深度大于或等于所述器件形成层110的厚度。

在一些实施例中，位于所述芯片区101的所述器件形成层110用于形成芯片。

所述器件形成层110可以包括用于构成上述芯片区101中的各种器件，还可以包括各种膜层，例如，用于保护芯片结构的保护层。当然，在划片道102上或者两条划片道103之间的划片区中也可以被器件形成层110覆盖，并包含有一些器件或膜层。这里所涉及的器件形成层110仅为笼统描述晶圆中一定的厚度的结构可以包含有各种用于构成芯片的器件结构，不限于晶圆中所包含的芯片实际具体结构。

在本公开实施例中，采用上述刻蚀的方式形成的沟槽深度可以大于上述器件形成层110的厚度。如图6所示，晶圆包括衬底100及位于所述衬底100上的器件形成层110，器件形成层110的厚度为H3，沟槽104的深度H2大于H3但小于晶圆的厚度H1，即刻蚀穿透所述器件形成层110。这样，可以使得在对晶圆划片时，晶圆具有良好的机械受力情况，进而减少在切割晶圆的过程中，出现崩片、飞片的情况，同时又可避开因切割时对芯片器件层造成损伤而降低芯片的性能。

在一些实施例中，所述沟槽104的深度H2小于或等于所述晶圆厚度H1的75％，并且可以大于上述器件形成层110的厚度H3。即，H3≤H2≤75％×H1。这样，一方面可以使得后续进行划片时晶圆的受力均匀，不易出现崩片、飞片的情况，减少对芯片损伤的可能性。另一方面，可以减少刻蚀过程中出现晶圆破损或其他损伤的情况。

在一些实施例中，所述沟槽104的宽度W2小于或等于所述划片道102的宽度W1，即W2≤W1。如此，可以减少划片位置偏移导致损伤芯片的情况，并且由于刻蚀工艺的精度较高，因此不需要过宽的划片道，可以提升晶圆面积的利用率，降低成本，提升产品良率。

在一些实施例中，可以采用硅通孔的刻蚀方法，在划片道102所在的位置进行刻蚀，形成宽度和深度可控的沟槽104。刻蚀的工艺可以包括干法刻蚀或者湿法刻蚀等等。

硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的技术，其核心就是在晶圆上加工通孔。采用硅通孔技术，在划片道102上进行刻蚀，能够更加精确地控制刻蚀所形成沟槽104的宽度和深度。

在一些实施例中，采用硅通孔工艺，在所述划片道102沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽104，包括：

对所述晶圆表面进行光刻处理，形成图案化的光刻胶层；

基于所述光刻胶层对应的图案，对所述晶圆进行刻蚀，以形成所述沟槽104；其中，所述光刻胶层对应的图案位于所述划片道102。

光刻处理可以是在晶圆的表面涂布光刻胶层，然后经过曝光和显影等步骤形成图案化的光刻胶层。在本公开实施例中，如图7所示，光刻胶层120对应的图案位于晶圆的划片道102所在位置，使用光刻胶图案作为掩膜对划片道102所在位置进行刻蚀，而不对划片道102外的包括芯片区101的位置进行刻蚀，通过控制刻蚀的工艺参数，形成宽度为W2，深度为H2的沟槽104。

在一些实施例中，上述硅通孔刻蚀工艺可以是一种采用等离子体干法刻蚀的深硅刻蚀工艺。首先对晶圆表面进行光刻处理，如图7所示，形成图案化的光刻胶层120，光刻胶层120对应的图案位于晶圆的划片道102所在位置；然后以光刻胶图案为掩膜，使用深硅刻蚀机器对划片道102位置进行刻蚀，通过控制刻蚀的工艺参数，形成宽度为W2，深度为H2的沟槽104。相对于一般的刻蚀工艺，上述深硅刻蚀工艺主要区别在于，其刻蚀深度远大于一般的硅刻蚀工艺。一般的硅刻蚀工艺的刻蚀深度通常小于1μm，而硅通孔刻蚀工艺的刻蚀深度则为几十微米甚至上百微米，具有很大的深宽比。所以，采用上述深硅刻蚀工艺的刻蚀方法，可以形成具有较大深宽比的沟槽104，即可以使得沟槽104的深度H2大于几十倍的W2，从而获得更好的沟槽104形貌。

在一些实施例中，上述硅通孔刻蚀工艺可以是一种湿法刻蚀的方法。湿法刻蚀工艺采用刻蚀液对刻蚀物进行刻蚀，刻蚀液对刻蚀物有腐蚀作用。首先，对晶圆表面进行光刻处理，形成图案化的光刻胶层120，光刻胶层120对应的图案位于晶圆的划片道102所在位置；然后，可以选择硫酸，硝酸，氢氟酸，氢氧化钾等能够腐蚀晶圆的溶液作为刻蚀液，基于所述光刻胶层120对应的图案，使用湿法刻蚀设备在湿法刻蚀槽内利用刻蚀液对划片道102所在的位置进行刻蚀，也可以通过喷淋的方式进行刻蚀，通过控制刻蚀的工艺参数，形成宽度为W2，深度为H2的沟槽104。湿法刻蚀工艺相对于干法刻蚀工艺，对表面的损伤破坏较低，且具有良好的可重复性，操作简单，刻蚀速率快。

在一些实施例中，所述晶圆划片方法还包括：在对所述晶圆进行刻蚀后，去除所述光刻胶层120。

光刻胶作为掩膜材料在刻蚀工艺中起到了图形复制和传递的作用，而一旦刻蚀工艺完成，光刻胶的使命也就完成，需要将其完全清除干净。

在刻蚀的过程中，对晶圆的表面进行了光刻处理，形成图案化的光刻胶层120，该光刻胶层120覆盖了晶圆表面的芯片区101。刻蚀结束之后，可以通过将晶圆表面的光刻胶层120暴露在等离子体气氛中，例如氧气等离子体中，通过等离子体气氛中的活性离子与光刻胶的反应，等离子体的轰击而将光刻胶去除，从而获得干净的晶圆。

在一些实施例中，所述沿所述沟槽104对所述晶圆进行划片之前，所述方法还包括：对所述晶圆的背面进行减薄，所述晶圆的背面为形成所述沟槽104的另一面。

晶圆背面减薄是对已经完成功能制作的晶圆的背面基体材料进行磨削、研磨、化学机械抛光以及等离子腐蚀等减薄工艺，去掉晶圆背面一定厚度的材料，使其达到所需要的厚度。减薄后的芯片至少具有如下优点：(1)提高热扩散效率，薄的芯片更有利于散热；(2)减小芯片封装体积，微电子产品日益向轻薄短小的方向发展，减小芯片封装体积是适应这一发展趋势的必由之路；(3)提高机械性能，减薄后的芯片机械性能显著提高，硅片越薄，其柔韧性越好，受外力冲击引起的应力也越小；(4)减轻划片加工量，减薄以后再切割，可以减小划片时的加工量，降低芯片崩边的发生率。

去除晶圆表面的光刻胶之后，将干净的晶圆粘接到减薄膜上，然后把减薄膜及晶圆利用真空吸附到多孔陶瓷承片台上，使用磨削机对晶圆进行磨削加工，得到所需厚度的晶圆；然后对减薄后的晶圆进行划片，得到多个分开的芯片。对晶圆的背面进行减薄，有利于使划片后得到的芯片满足后续封装工艺的要求，以及芯片的物理强度、散热性和尺寸等要求。

需要说明的是，本公开实施例所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本公开实施例的具体实施方式，但本公开实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开实施例的保护范围之内。因此，本公开实施例的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种晶圆划片方法，其特征在于，所述方法包括：

提供一晶圆，所述晶圆表面具有多个芯片区和位于各所述芯片区之间的划片道；

在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽；

沿所述沟槽对所述晶圆进行划片，得到多个分开的芯片。

2.如权利要求1所述的方法，其特征在于，所述在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽，包括：

采用硅通孔工艺，在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽。

3.如权利要求2所述的方法，其特征在于，所述采用硅通孔工艺，在所述划片道沿着所述晶圆厚度方向对所述晶圆进行刻蚀，形成沟槽，包括：

对所述晶圆表面进行光刻处理，形成图案化的光刻胶层；

基于所述光刻胶层对应的图案，对所述晶圆进行刻蚀，形成所述沟槽；其中，所述光刻胶层对应的图案位于所述划片道。

4.如权利要求3所述的方法，其特征在于，所述对所述晶圆进行刻蚀，包括：

利用干法刻蚀和/或湿法刻蚀对所述晶圆进行刻蚀。

5.如权利要求3所述的方法，其特征在于，所述方法还包括：

在对所述晶圆进行刻蚀后，去除所述光刻胶层。

6.如权利要求1所述的方法，其特征在于，所述沿所述沟槽对所述晶圆进行划片之前，所述方法还包括：

对所述晶圆的背面进行减薄，所述晶圆的背面为形成所述沟槽的另一面。

7.如权利要求1所述的方法，其特征在于，所述沟槽的深度小于或等于所述晶圆厚度的75％。

8.如权利要求1所述的方法，其特征在于，所述沟槽的宽度小于或等于所述划片道的宽度。

9.如权利要求1所述的方法，其特征在于，所述晶圆包括：

衬底及位于所述衬底上的器件形成层；所述沟槽的深度大于或等于所述器件形成层的厚度。

10.如权利要求9所述的方法，其特征在于，位于所述芯片区的所述器件形成层用于形成芯片。

Images