[go: up one dir, main page]

CN115206973A - 集成组合件及形成集成组合件的方法 - Google Patents

集成组合件及形成集成组合件的方法 Download PDF

Info

Publication number
CN115206973A
CN115206973A CN202111578806.5A CN202111578806A CN115206973A CN 115206973 A CN115206973 A CN 115206973A CN 202111578806 A CN202111578806 A CN 202111578806A CN 115206973 A CN115206973 A CN 115206973A
Authority
CN
China
Prior art keywords
contact pads
integrated assembly
contact pad
along
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111578806.5A
Other languages
English (en)
Inventor
横山雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115206973A publication Critical patent/CN115206973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W20/063—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10W20/4441—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H10W20/031—
    • H10W20/0633—
    • H10W20/0698—
    • H10W20/20—
    • H10W20/43—
    • H10W20/435—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H10W20/4432—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)

Abstract

本申请涉及集成组合件及形成集成组合件的方法。一些实施例包含具有第一连接区的集成组合件，所述第一连接区具有第一接触衬垫。第二连接区沿着第一方向从所述第一连接区偏移。第二接触衬垫在所述第二连接区内。存储器阵列区在所述第一及第二连接区之间。第一导线从所述第一连接区的所述第一接触衬垫跨越所述存储器阵列区延伸。第二导线从所述第二连接区的所述第二接触衬垫跨越所述存储器阵列区延伸。所述第一导线、第二导线、第一接触衬垫及第二接触衬垫具有彼此相同的导电组成物。一些实施例包含形成集成组合件的方法。

Description

集成组合件及形成集成组合件的方法
技术领域
集成组合件(例如，集成存储器)。形成集成组合件的方法。
背景技术
存储器是一种类型的集成电路且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线、感测线或数据/感测线)及存取线(其也可称为字线)对存储器单元进行写入或从存储器单元进行读取。数字线可沿着阵列的列延伸，且存取线可沿着阵列的行延伸。可通过数字线及存取线的组合对每一存储器单元进行唯一地寻址。
存储器单元可为易失性或非易失性的。非易失性存储器单元可将数据存储很长一段时间，包含当计算机关闭时。易失性存储器发生耗散，且因此快速刷新/重写，在许多情况下每秒进行多次。无论如何，存储器单元经配置以以至少两个不同可选状态保留或存储存储器。在二进制中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个水平或状态的信息。
一种类型的存储器是动态随机存取存储器(DRAM)。个别DRAM单元可包含与电容器(或其它合适的电荷存储装置)组合的晶体管。晶体管用于选择性地存取电容器，且可称为存取装置。电容器可静电地将能量作为电场存储在两个电容器电极之间的电容器电介质内。电容器的电气状态可用于表示存储器状态。
字线可与字线驱动器电路系统耦合，且数字线可与感测放大器电路系统耦合。字线驱动器电路系统及感测放大器电路系统可在集成组合件的CMOS区内。
存储器为集成电路系统的一个实例，且许多其它类型的集成电路系统为已知的(例如，传感器电路系统、逻辑电路系统等)。在一些应用中，这些其它类型的集成电路系统可与集成存储器组合使用。
集成组合件制造的持续目标是增加集成的水平，或换句话说，将更多存储器封装到不断减小的空间中。需要开发用于集成组合件的新架构，且需要这类新架构适合于高度集成的应用。
发明内容
在一个方面中，本申请提供一种集成组合件，其包括：第一连接区，其包括第一接触衬垫；第二连接区，其沿着第一方向从所述第一连接区偏移且包括第二接触衬垫；所述第一接触衬垫沿着基本上正交于所述第一方向的第二方向彼此对准，并且所述第二接触衬垫沿着所述第二方向彼此对准；存储器阵列区，其在所述第一及第二连接区之间；第一导线，其从所述第一连接区的所述第一接触衬垫跨越所述存储器阵列区延伸；第二导线，其从所述第二连接区的所述第二接触衬垫跨越所述存储器阵列区延伸；及所述第一导线、第二导线、第一接触衬垫及第二接触衬垫包括彼此相同的导电组成物。
在另一方面中，本申请提供一种集成组合件，其包括：第一连接区，其包括第一接触衬垫；第二连接区，其沿着第一方向从所述第一连接区偏移且包括第二接触衬垫；所述第一接触衬垫布置在第一组及第二组中，其中所述第一组的所述第一接触衬垫沿着基本上正交于所述第一方向的第二方向彼此对准，其中所述第二组的所述第一接触衬垫沿着所述第二方向彼此对准，并且其中所述第一组的所述第一接触衬垫沿着所述第一方向从所述第二组的所述第一接触衬垫偏移；所述第二接触衬垫布置在第三组及第四组中，其中所述第三组的所述第二接触衬垫沿着所述第二方向彼此对准，其中所述第四组的所述第二接触衬垫沿着所述第二方向彼此对准，并且其中所述第三组的所述第二接触衬垫沿着所述第一方向从所述第四组的所述第二接触衬垫偏移；存储器阵列区，其在所述第一及第二连接区之间；第一导线，其从所述第一连接区的所述第一接触衬垫跨越所述存储器阵列区延伸；第二导线，其从所述第二连接区的所述第二接触衬垫跨越所述存储器阵列区延伸；及所述第一导线、第二导线、第一接触衬垫及第二接触衬垫包括彼此相同的导电组成物。
在又一方面中，本申请提供一种形成集成组合件的方法，其包括：形成与绝缘结构相邻的含金属块；在所述含金属块上方形成模板结构；沿着所述模板结构的外边缘形成间隔件，且随后去除所述模板结构；在所述含金属块上方形成一或多个接触衬垫限定掩蔽结构；及将所述间隔件及所述一或多个接触衬垫限定掩蔽结构的图案传递到所述含金属块中，以从所述含金属块形成导线及接触衬垫；所述接触衬垫在连接区内，并且所述导线从所述连接区延伸到存储器阵列区。
附图说明
图1是在实例方法的实例过程阶段处的实例集成组合件的实例区的示意性俯视图。图1A是沿着图1的线A-A截取的示意性截面侧视图。
图2到7是在图1的实例过程阶段之后的实例依序过程阶段处的图1的实例区的示意性俯视图。图7A及7B是分别沿着图7的线A-A及B-B截取的示意性截面侧视图。
图8是在图7的实例过程阶段之后的实例过程阶段处的图1的实例区的示意性俯视图。图8A是沿着图8的线A-A截取的示意性截面侧视图。
图9是实例集成组合件的实例区的示意性俯视图，其中此类区中的一些利用图1到8的处理形成。
图10及11是在实例方法的实例过程阶段处的实例集成组合件的实例区的示意性俯视图。
图11A到11E是实例集成组合件的实例区的示意性俯视图，其展示用于制造可在图11中使用的实例间隔件的实例过程阶段。
图12到16是在图11的实例过程阶段之后的实例依序过程阶段处的图10的实例区的示意性俯视图。
图17是实例集成组合件的实例区的示意性俯视图，其中此类区中的一些利用图10到16的处理形成。
具体实施方式
一些实施例包含可用于将金属(例如钌)图案化成导线及接触衬垫(接合衬垫)的方法。导线可经配置为存储器阵列的数字线及/或字线。举例来说，导线可经配置为数字线，并且接触衬垫可用于将数字线与感测放大器电路系统电耦合。一些实施例包含具有与导线及接触衬垫相对应的导电结构的集成组合件，其中此类导电结构包括遍及导线及接触衬垫的相同组成物(例如，包括钌)。参考图1到17描述实例实施例。
参考图1，说明集成组合件10的部分。组合件包含绝缘结构14及16，且包含形成为邻近于绝缘结构14及16的含金属块18。
绝缘结构14及16包括绝缘材料20。绝缘材料20可包括任何合适的组成物；且可例如包括二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多个、主要由二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多个组成，或由二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多个组成。
含金属块18包括含导电金属材料26。材料26可包括例如各种金属(例如，钛、钨、钴、镍、铂、钌等)中的一或多个，及/或各种含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)中的一或多个。在一些应用中，含金属块18的材料26可包括钌、主要由钌组成，或由钌组成。钌具有极佳导电率，即使当形成为非常薄的结构时也如此。因此，钌可为用于高度集成的电路系统的所要导电材料。然而，可能难以将钌图案化成所需配置。在一些实施例中，公开可适合于将钌图案化成高度集成的组合件的方法。
所说明的绝缘结构14及16经配置为梳型图案，其具有突出齿22且具有横向地在齿之间的凹口24。替代地考虑，所说明的绝缘结构14及16可被视为经配置以包含突起22且包含横向地在突起之间的隔间区24。
含金属块18延伸到凹口(隔间区)24中。
图1A展示沿着图1的线A-A截取的截面侧视图。在所示应用中，结构14、16及18由底座12支撑。底座12可包括半导体材料；并且举例来说，可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。底座12可称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”指代任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，底座12可对应于容纳与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。
绝缘层28形成于底座上，并且结构14、16及18形成于绝缘层28上。绝缘层28可包括任何合适的组成物，例如二氧化硅、氮化硅、氧化铝等中的一或多个。绝缘层28可或可不包括与结构14及16相同的组成物。绝缘层28提供含金属块18与底座12之间的电隔离。在一些实施例中，可省略层28的在绝缘结构14及16下方的区，并且绝缘结构14及16可替代地直接抵靠底座12的上表面形成。
在所展示的实施例中，平坦化表面21跨越结构14、16及18的材料20及26延伸。平坦化表面21可用包含例如化学机械抛光(CMP)的任何合适的处理形成。
图1及1A的配置可用目前已知的或有待开发的任何合适的方法形成。在一些实施例中，含金属块18可利用镶嵌处理形成于绝缘结构14及16之间的开口内。
参考图2，模板结构30形成于块18的含金属材料26上。在所说明的实施例中，模板结构经配置为矩形块。在其它实施例中，模板结构可具有其它配置。
模板结构包括图案化材料32。材料32可包括任何合适的组成物，且在一些实施例中，可包括光刻图案化光致抗蚀剂。模板结构可为均质(如所展示)，或可包括两个或更多个不同组成物的层压体。
模板结构30具有外边缘33，其中此类外边缘围绕模板结构的横向外围延伸。
参考图3，沿着外边缘33形成间隔件34。间隔件34包括间隔件材料36。间隔件材料可包括任何适合的组成物。在一些实施例中，间隔件材料可包括二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多个、主要由二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多个组成，或由二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多个组成。
可通过任何合适的处理来形成间隔件34。举例来说，在一些实施例中，可利用原子层沉积(ALD)沿着模板结构30的表面选择性地形成间隔件材料36。在一些实施例中，可通过最初地形成间隔件材料36以跨越组合件10的整个上表面延伸，且随后各向异性地蚀刻间隔件材料以形成间隔件34来形成间隔件34。
间隔件34可沿着模板结构30的外边缘33具有任何合适的厚度T。在一些实施例中，此厚度可在从约3纳米(nm)到约15nm的范围内。
参考图4，去除模板结构30(图3)。间隔件34保持为环，其中此类环的区跨越块18的含金属材料26延伸。
参考图5，掩蔽结构38a及38b形成于含金属块18的区上方。在所说明的实施例中，掩蔽结构38a及38b跨越上文参考图1描述的隔间区24延伸。用虚线示意性指示此隔间区，以帮助读者理解掩蔽结构38a及38b相对于隔间区24的定向。掩蔽结构38a及38b可用于在后续蚀刻期间保护隔间区24内的含金属材料26，其中因此将受保护的含金属材料图案化成接触衬垫。因此，在一些实施例中，掩蔽结构38a及38b可称为接触衬垫限定掩蔽结构。在所说明的实施例中，接触衬垫限定掩蔽结构38a及38b中的每一个跨越若干隔间区24延伸。一般来说，图5的所说明的接触衬垫限定掩蔽结构38a及38b中的每一个可被视为表示跨越隔间区24中的两个或更多个延伸的掩蔽结构。
尽管在图5的所说明实施例中展示接触衬垫限定掩蔽结构38a及38b中的两个，但是应理解，在其它实施例中，可存在形成于此类过程阶段处的不同数目的接触衬垫限定掩蔽结构。一般来说，可存在形成于图5的过程阶段处的接触衬垫限定掩蔽结构38中的一或多个。
掩蔽结构38a及38b可包括任何合适的组成物，并且在一些实施例中可包括光刻图案化光致抗蚀剂、主要由光刻图案化光致抗蚀剂组成，或由光刻图案化光致抗蚀剂组成。
在图5的所说明实施例中，掩蔽结构38a及38b形成于间隔件34的间隔件材料36上方，且因此形成于间隔件34的区上方。在其它实施例中，掩蔽结构38a及38b可在间隔件34之前形成，使得间隔件34的区在掩蔽结构38a及38b上方，而不是在此类掩蔽结构下方。
参考图6，去除含金属材料26的暴露部分(图5中展示)并且提供绝缘材料40来替代去除的含金属材料26。绝缘材料40可包括任何合适的组成物；并且可举例来说包括氮化硅、二氧化硅、氧化铝等中的一或多个。
参考图7，去除间隔件34(图6)及掩蔽结构38a/38b(图6)。将含金属块18的其余含金属材料26图案化成导线42及接触衬垫44。接触衬垫44在隔间区24内。在一些实施例中，上文参考图5描述的所暴露含金属材料的去除可被视为间隔件34(图5)及接触衬垫限定掩蔽结构38a/38b(图5)的图案到含金属块18的传递，以由此图案化图7的导线42及接触衬垫44。
导线42具有约间隔件34的厚度T。厚度T可在从约3nm到约15nm的范围内。
接触衬垫(着陆衬垫)44具有宽度W。此宽度可例如在从约15nm到约50nm的范围内。
导线42形成为在间距P上。此间距可例如在从约20nm到约50nm的范围内。因此，薄导线42可并入到高度集成的架构中。
导线42及接触衬垫44由相同导电材料26图案化，且因此包括彼此相同的组成物。在一些实施例中，此种组成物可包括钌、主要由钌组成，或由钌组成。
接触衬垫44可被视为在连接区46a及46b内，并且导线42可被视为从此类连接区延伸。在所说明的实施例中，导线沿着指示为A1轴方向的第一方向延伸。第一连接区46a内的接触衬垫44沿着指示为A2轴方向的第二方向彼此对准，并且第二连接区46b内的接触衬垫44也沿着A2轴方向彼此对准。在所展示的实施例中，A1轴方向基本上与A2轴方向正交，其中术语“基本上正交”意味着在制造及测量的合理公差内正交。
图7A及7B展示分别沿着图7的线A-A及B-B截取的横截面。在所说明的实施例中，平坦化表面45跨越材料20、26及40延伸。此种平坦化表面可用包含例如化学机械抛光(CMP)的任何合适的处理形成。在图7A中提供虚线以示意性说明所说明的导线42与所说明接触衬垫44之间的大致边界。
接触衬垫44可用于建立薄导线42与其它电路系统之间的电连接。此种其它电路系统可包括例如控制电路系统(例如，驱动器电路系统)、感测电路系统(例如，感测放大器电路系统)等中的一或多个。图8展示延伸到接触衬垫44且用于将此类接触衬垫电耦合到表示为X的电路系统的导电互连件48。电路系统X可为控制电路系统、感测电路系统等。
互连件48包括导电材料50。导电材料50可包括任何合适的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)，及/或导电掺杂的半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。
图8A展示沿着图8的线A-A截取的截面图，且展示互连件48的实例配置。
图8的导线42可用于高度集成的应用中。在一些实施例中，此类导线可对应于与存储器阵列相关联的字线及/或数字线。如果导线是字线，则接触衬垫44可用于将字线与合适的驱动器电路系统耦合。如果导线是数字线，则接触衬垫44可用于将数字线与合适的感测电路系统(例如，感测放大器电路系统)耦合。图9示意性说明其中导线42对应于与存储器阵列区52相关联的数字线(DL0-DL6)的实例应用。
在所说明的实施例中，连接区46a及46b沿着第一方向(A1轴方向)彼此横向地偏移，且存储器阵列区52在连接区46a及46b之间。
在第一连接区46a内的接触衬垫44可称为第一接触衬垫，且在第二连接区46b内的接触衬垫44可称为第二接触衬垫；并且在所展示的实施例中，第一及第二接触衬垫分别标记为44a及44b。
从第一接触衬垫44a延伸的数字线可称为第一数字线，且从第二接触衬垫44b延伸的数字线可称为第二数字线；并且在所展示的实施例中，第一及第二数字线分别标记为42a及42b。
数字线42a及42b跨越存储器阵列区52延伸。字线(WL0-WL6)也跨越存储器阵列区延伸。存储器单元(MC)在存储器阵列区内，其中所述存储器单元中的每一个由所述数字线中的一个结合所述字线中的一个唯一地寻址。存储器单元可包括任何合适的配置。在一些实施例中，存储器单元可为DRAM单元。存储器单元中的每一个可包括与存储元件(例如，电容器)组合的存取装置(例如，晶体管)。存储器阵列的所说明区可表示阵列的小部分。在一些实施例中，存储器阵列可包括数百、数千、数十万、数百万、数千万等的存储器单元；并且可包括相关联合适数目的数字线及字线。
接触衬垫44a及44b用于将数字线42a及42b与感测放大器电路系统54a及54b耦合。
图1到9的实施例展示接触衬垫44a及44b为多边形的应用。多边形接触衬垫可为例如正方形、矩形等。在其它实施例中，接触衬垫可具有其它形状，包含例如圆形形状、椭圆形形状等。
在图9的所展示实施例中，第一连接区46a内的接触衬垫44a沿着A2轴方向彼此横向地对准，并且第二连接区46b内的接触衬垫44b沿着A2轴方向彼此横向地对准。接触衬垫44a具有第一导线42a从其突出的第一外表面53a，并且接触衬垫44b具有第二导线42b从其突出的第二外表面53b。第一导线42a示为跨越存储器阵列区52从第一连接区46a延伸到第二连接区46b中，其中第一导线42a的端部55a与接触衬垫44b的外表面53b横向地对准。类似地，第二导线42b示为跨越存储器阵列区52从第二连接区46b延伸到第一连接区46a中，其中第二导线42b的端部55b与接触衬垫44a的外表面53a横向地对准。在其它实施例中，导线42a可不一直延伸到连接区46b，及/或导线42b可不一直延伸到连接区46a。
图10到17描述用于形成并利用导线及接触衬垫的另一实例方法。
图10展示在替代图1的过程阶段的处理阶段处的集成组合件10。组合件包含包括含金属材料26的含金属块18。组合件还包含包括绝缘材料20的绝缘结构56。含金属块邻近于绝缘结构56形成。
开口58形成为延伸穿过含金属材料26，且此开口填充有介电材料60。介电材料60可包括任何合适的组成物；且在一些实施例中可包括氮化硅、二氧化硅、氧化铝等中的一或多个。介电材料60可或可不包括与绝缘材料20相同的组成物。
在所示实施例中，开口58为多边形。此类开口可为矩形、正方形等。在其它实施例中，开口58可具有其它形状，包含例如，圆形形状、椭圆形形状等。
参考图11，形成间隔件34。间隔件包括上文参考图3描述的间隔件材料36。间隔件34可通过任何合适的处理形成，且在一些实施例中，通过间距-倍增方法(例如，间距-四倍频方法)形成。参考图11A到11E描述的实例间距-倍增方法。
图11A展示图案化掩模62的制造。掩模62可包括任何合适的组成物64，且在一些应用中，可包括光刻图案化光致抗蚀剂。掩模62经配置为块。
图11B展示沿着对应于掩模62的块的外边缘65形成的第一间隔件66。间隔件66包括间隔件材料68。间隔件材料68是牺牲材料且可包括任何合适的组成物，包含例如二氧化硅、氮化硅、氧化铝等中的一或多个。间隔件66可被视为环形模板结构。
图11C展示去除掩模62(图11B)以留下模板结构66。
图11D展示沿着环形模板结构66的内边缘67及外边缘69形成的间隔件34。
图11E展示去除模板结构66(图11D)以留下间隔件34。
图11的间隔件34可具有任何合适的厚度T1。在一些应用中，厚度T1可在从约3nm到约15nm的范围内。
参考图12，接触衬垫限定掩蔽结构70形成于间隔件34上方及含金属块18上方。掩蔽结构70可包括任何合适的组成物72，且在一些实施例中可包括光致抗蚀剂，基本上由光致抗蚀剂组成，或由光致抗蚀剂组成。掩蔽结构70展示为多边形，且在一些实施例中，可为矩形、正方形等。或者，掩蔽结构可具有其它形状，包含例如，圆形形状、椭圆形形状等。
尽管掩蔽结构70展示为形成于间隔件36上方，但是在其它实施例中，可在用于形成间隔件的处理之前进行用于形成掩蔽结构的处理，使得掩蔽结构70在间隔件36下方。
参考图13，组合件10经受类似于上文参考图6描述的处理，以用绝缘材料40代替暴露的含金属材料26(图12中所示)。
参考图14，通过类似于上文参考图7描述的过程去除间隔件36(图13)及掩蔽结构70(图13)。将含金属块18的其余含金属材料26图案化成导线42及接触衬垫44。导线中的一些由绝缘材料60破坏。在一些实施例中，此绝缘材料可被视为配置为绝缘块74。
在一些实施例中，上文参考图13描述的所暴露含金属材料的去除可被视为间隔件34(图13)及接触衬垫限定掩蔽结构70(图13)的图案到含金属块18的传递，以由此图案化图14的导线42及接触衬垫44。
导线42具有约图11的间隔件34的厚度T1。厚度T1可在从约3nm到约15nm的范围内。
接触衬垫(着陆衬垫)44具有宽度W1。此宽度可例如在从约15nm到约50nm的范围内。
导线42形成为在间距P1上。此间距可例如在从约6nm到约50nm的范围内。因此，薄导线42可并入到高度集成的架构中。
导线42及接触衬垫44由相同导电材料26图案化，且因此包括彼此相同的组成物。在一些实施例中，此种组成物可包括钌、主要由钌组成，或由钌组成。
接触衬垫44可被视为在连接区46内，并且导线42可被视为从此连接区延伸。在所说明的实施例中，导线沿着对应于A1轴方向的第一方向延伸。
连接区46内的接触衬垫44布置在两个组76a及76b中，其可分别称为第一组及第二组。组76a及76b沿着A1轴方向相对于彼此偏移。第一组76a内的接触衬垫44沿着A2轴方向彼此对准，且第二组76b内的接触衬垫44沿着A2轴方向彼此对准。
类似于上文参考图8描述的实施例，接触衬垫44可用于建立薄导线42与其它电路系统之间的电连接。图15展示延伸到接触衬垫44且用于将此类接触衬垫电耦合到表示为X的电路系统的导电互连件48。电路系统X可为控制电路系统、感测电路系统等。互连件48包括导电材料50。
在一些应用中，可使用正方形接触衬垫44及正方形绝缘块74。在其它应用中，修改接触衬垫44的形状，及/或修改绝缘块74的形状以实现更紧密填充可为有利的。举例来说，图16展示其中接触衬垫44及绝缘块74经配置为矩形的实例实施例，所述矩形沿着A1轴方向比沿着A2轴方向更薄。
图15及16的导线42可用于高度集成的应用中。在一些实施例中，类似于上文参考图9描述的实施例，此类导线可对应于与存储器阵列相关联的字线及/或数字线。图17示意性说明类似于上文参考图9描述的实例应用。存储器阵列52可与上文参考图9描述的存储器阵列相同。结构44、42、74等并入到第一连接区46a及第二连接区46b中，所述第一及第二连接区示为跨越存储器阵列52的彼此的镜像。实际上，所说明的区46b应沿着A2轴(如通过箭头标记“OFFSET”所示)相对于所说明的区46a横向地偏移，使得类似于图9中所示的实施例，与连接区46b耦合的数字线跨越阵列52和与连接区46a耦合的数字线交替。
第一连接区46a内的接触衬垫44是第一接触衬垫44a，且第二连接区46b内的接触衬垫是第二接触衬垫44b。第一数字线42a从第一接触衬垫44a延伸，且第二数字线42b从第二接触衬垫44b延伸。接触衬垫44a可被视为布置在上文参考图14描述的第一组76a及第二组76b内，并且接触衬垫44b可被视为布置在第三组76c及第四组76d内。
接触衬垫44a及44b示为用于将数字线42a及42b与感测放大器电路系统54a及54b耦合。
图17的所说明实施例具有与导线42中的相关联导线耦合的每一个接触衬垫44。举例来说，组76b内的一个接触衬垫标记为100，且与标记为102的相关联导线耦合。接触衬垫中的每一个还与不为相关联导线的一部分的导电段耦合。举例来说，接触衬垫100与标记为104的导电段耦合。导电段104与不为相关联导线的另一导线对准，并且在所示实施例中，与标记为106的导线对准。导电段104通过绝缘块74与导线106电隔离。
本文中描述的处理可以有利地使含金属材料(例如，含钌材料)能够成本高效地图案化成高度集成的结构(例如，高度集成的字线、数字线等)。
上文所论述的组合件及结构可在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。这类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外指定，否则本文中所描述的各种材料、物质、组成物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”及“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本公开中被视为同义的。术语“介电”在一些情况下及术语“绝缘”(或“电绝缘”)在其它情况下可用于在本公开内提供语言变异以简化以下权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
术语“电连接”及“电耦合”均可用于本公开中。所述术语被视为同义。在一些例子中利用一个术语且在其它例子中利用另一术语可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础。
图中各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述及以下权利要求书涉及在各种特征之间具有所描述关系的任何结构，无关于结构是处于图式的特定定向还是相对于此类定向旋转。
除非另外规定，否则附图说明的截面图仅展示截面的平面内的特征，且不展示截面的平面后面的材料，以便简化图式。
当结构称为“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相反地，当结构称为“直接在另一结构上”、“与另一结构直接相邻”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。
结构(例如，层、材料等)可称为“竖直延伸”，以指示结构通常从下伏底座(例如，衬底)向上延伸。竖直延伸的结构可或可不相对于底座的上表面大体正交延伸。
一些实施例包含具有第一连接区的集成组合件，所述第一连接区具有第一接触衬垫。第二连接区沿着第一方向从第一连接区偏移。第二接触衬垫在第二连接区内。第一接触衬垫沿着基本上正交于第一方向的第二方向彼此对准。第二接触衬垫沿着第二方向彼此对准。存储器阵列区在第一及第二连接区之间。第一导线从第一连接区的第一接触衬垫跨越存储器阵列区延伸。第二导线从第二连接区的第二接触衬垫跨越存储器阵列区延伸。第一导线、第二导线、第一接触衬垫及第二接触衬垫具有彼此相同的导电组成物。
一些实施例包含包括第一连接区的集成组合件，所述第一连接区具有第一接触衬垫。第二连接区沿着第一方向从第一连接区偏移且包括第二接触衬垫。第一接触衬垫布置在第一组及第二组中，其中第一组的第一接触衬垫沿着基本上正交于第一方向的第二方向彼此对准，其中第二组的第一接触衬垫沿着第二方向彼此对准，并且其中第一组的第一接触衬垫沿着第一方向从第二组的第一接触衬垫偏移。第二接触衬垫布置在第三组及第四组中，其中第三组的第二接触衬垫沿着第二方向彼此对准，其中第四组的第二接触衬垫沿着第二方向彼此对准，并且其中第三组的第二接触衬垫沿着第一方向从第四组的第二接触衬垫偏移。存储器阵列区在第一及第二连接区之间。第一导线从第一连接区的第一接触衬垫跨越存储器阵列区延伸。第二导线从第二连接区的第二接触衬垫跨越存储器阵列区延伸。第一导线、第二导线、第一接触衬垫及第二接触衬垫具有彼此相同的导电组成物。
一些实施例包含形成集成组合件的方法。含金属块邻近于绝缘结构形成。模板结构形成于含金属块上方。间隔件沿着模板结构的外边缘形成，且随后去除模板结构。一或多个接触衬垫限定掩蔽结构形成于含金属块上方。将间隔件及一或多个接触衬垫限定掩蔽结构的图案传递到含金属块中，以从含金属块形成导线及接触衬垫。接触衬垫在连接区内且导线从连接区延伸到存储器阵列区。
根据规定，已经就结构及方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示及描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (32)

1.一种集成组合件，其包括：
第一连接区，其包括第一接触衬垫；
第二连接区，其沿着第一方向从所述第一连接区偏移且包括第二接触衬垫；所述第一接触衬垫沿着基本上正交于所述第一方向的第二方向彼此对准，并且所述第二接触衬垫沿着所述第二方向彼此对准；
存储器阵列区，其在所述第一及第二连接区之间；
第一导线，其从所述第一连接区的所述第一接触衬垫跨越所述存储器阵列区延伸；
第二导线，其从所述第二连接区的所述第二接触衬垫跨越所述存储器阵列区延伸；及
所述第一导线、第二导线、第一接触衬垫及第二接触衬垫包括彼此相同的导电组成物。
2.根据权利要求1所述的集成组合件，其中所述相同组成物包括一或多种金属。
3.根据权利要求1所述的集成组合件，其中所述相同组成物包括钌。
4.根据权利要求1所述的集成组合件，其中所述相同组成物由钌组成。
5.根据权利要求1所述的集成组合件，其中：
所述第一接触衬垫具有所述第一导线从其突出的第一外表面；
所述第二接触衬垫具有所述第二导线从其突出的第二外表面；
所述第一导线延伸到所述区且具有与所述第二外表面横向地对准的第一端子端部；及
所述第二导线延伸到所述第一连接区且具有与所述第一外表面横向地对准的第二端子端部。
6.根据权利要求5所述的集成组合件，其中所述第一及第二接触衬垫为多边形，并且其中所述第一及第二外表面是平坦表面。
7.根据权利要求6所述的集成组合件，其中所述多边形第一及第二接触衬垫为矩形。
8.根据权利要求6所述的集成组合件，其中所述多边形第一及第二接触衬垫为正方形。
9.根据权利要求1所述的集成组合件，其中所述第一及第二导线是数字线。
10.根据权利要求9所述的集成组合件，其中所述第一及第二接触衬垫与感测放大器电路系统电耦合。
11.一种集成组合件，其包括：
第一连接区，其包括第一接触衬垫；
第二连接区，其沿着第一方向从所述第一连接区偏移且包括第二接触衬垫；所述第一接触衬垫布置在第一组及第二组中，其中所述第一组的所述第一接触衬垫沿着基本上正交于所述第一方向的第二方向彼此对准，其中所述第二组的所述第一接触衬垫沿着所述第二方向彼此对准，并且其中所述第一组的所述第一接触衬垫沿着所述第一方向从所述第二组的所述第一接触衬垫偏移；所述第二接触衬垫布置在第三组及第四组中，其中所述第三组的所述第二接触衬垫沿着所述第二方向彼此对准，其中所述第四组的所述第二接触衬垫沿着所述第二方向彼此对准，并且其中所述第三组的所述第二接触衬垫沿着所述第一方向从所述第四组的所述第二接触衬垫偏移；
存储器阵列区，其在所述第一及第二连接区之间；
第一导线，其从所述第一连接区的所述第一接触衬垫跨越所述存储器阵列区延伸；
第二导线，其从所述第二连接区的所述第二接触衬垫跨越所述存储器阵列区延伸；及
所述第一导线、第二导线、第一接触衬垫及第二接触衬垫包括彼此相同的导电组成物。
12.根据权利要求11所述的集成组合件，其中所述存储器阵列是DRAM阵列。
13.根据权利要求11所述的集成组合件，其中所述相同组成物包括一或多种金属。
14.根据权利要求11所述的集成组合件，其中所述相同组成物包括钌。
15.根据权利要求11所述的集成组合件，其中所述相同组成物由钌组成。
16.根据权利要求11所述的集成组合件，其中：
所述第一及第二接触衬垫中的每一个与所述第一及第二导线中的相关联导线，且与不为所述第一及第二导线中的所述相关联导线的一部分的导电段电耦合；
除了所述第一及第二导线中的所述相关联导线，所述导电段还与所述第一及第二导线中的另一个对准；
绝缘块在所述导电段与所述第一及第二导线中的所述另一个之间；及
所述绝缘块将所述导电段与所述第一及第二导线中的所述另一个电隔离。
17.根据权利要求11所述的集成组合件，其中所述第一及第二接触衬垫为矩形。
18.根据权利要求11所述的集成组合件，其中所述第一及第二接触衬垫为正方形。
19.根据权利要求11所述的集成组合件，其中所述第一及第二导线是数字线。
20.根据权利要求19所述的集成组合件，其中所述第一及第二接触衬垫与感测放大器电路系统电耦合。
21.一种形成集成组合件的方法，其包括：
形成与绝缘结构相邻的含金属块；
在所述含金属块上方形成模板结构；
沿着所述模板结构的外边缘形成间隔件，且随后去除所述模板结构；
在所述含金属块上方形成一或多个接触衬垫限定掩蔽结构；及
将所述间隔件及所述一或多个接触衬垫限定掩蔽结构的图案传递到所述含金属块中，以从所述含金属块形成导线及接触衬垫；所述接触衬垫在连接区内，并且所述导线从所述连接区延伸到存储器阵列区。
22.根据权利要求21所述的方法，其中所述模板结构是块。
23.根据权利要求22所述的方法，其中所述块包括光致抗蚀剂。
24.根据权利要求21所述的方法，其中所述模板结构是环，并且其中所述间隔件沿着所述环的所述外边缘以及沿着所述环的内边缘形成。
25.根据权利要求24所述的方法，其中所述环包括二氧化硅、氮化硅及氧化铝中的一或多个。
26.根据权利要求21所述的方法，其中所述含金属块包括钌。
27.根据权利要求21所述的方法，其中所述含金属块基本上由钌组成。
28.根据权利要求21所述的方法，其中所述含金属块由钌组成。
29.根据权利要求21所述的方法，其中所述一或多个接触衬垫限定掩蔽结构形成于所述间隔件的区上。
30.根据权利要求29所述的方法，其中所述一或多个接触衬垫限定掩蔽结构包括光致抗蚀剂。
31.根据权利要求21所述的方法，其中所述绝缘结构包括突起，其中隔间区限定在所述突起之间；其中所述含金属块延伸到所述隔间区域中；并且其中所述一或多个接触衬垫限定掩蔽结构包含跨越所述隔间区中的两个或更多个延伸的所述接触衬垫限定掩蔽结构中的单个接触衬垫限定掩蔽结构。
32.根据权利要求21所述的方法，其中在形成所述间隔件之前，开口形成为延伸穿过所述含金属块；并且其中所述导线中的至少一些由所述开口破坏。
CN202111578806.5A 2021-04-05 2021-12-22 集成组合件及形成集成组合件的方法 Pending CN115206973A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/222,331 US20220320000A1 (en) 2021-04-05 2021-04-05 Integrated Assemblies and Methods of Forming Integrated Assemblies
US17/222,331 2021-04-05

Publications (1)

Publication Number Publication Date
CN115206973A true CN115206973A (zh) 2022-10-18

Family

ID=83448354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111578806.5A Pending CN115206973A (zh) 2021-04-05 2021-12-22 集成组合件及形成集成组合件的方法

Country Status (2)

Country Link
US (1) US20220320000A1 (zh)
CN (1) CN115206973A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12293913B1 (en) * 2021-12-22 2025-05-06 Intel Corporation Directed self-assembly enabled subtractive metal patterning
KR20240147225A (ko) * 2023-03-31 2024-10-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370079B1 (en) * 1998-08-28 2002-04-09 Samsung Electronics Co., Ltd. Integrated circuits having reduced timing skew among signals transmitted therein using opposingly arranged selection circuits
CN101276818A (zh) * 2007-03-30 2008-10-01 奇梦达股份公司 存储器件和导电线的阵列及其制造方法
CN104051330A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 层间导体结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812473A (en) * 1996-11-13 1998-09-22 Perfectron, Inc. Synchronous DRAM with alternated data line sensing
JP4633958B2 (ja) * 2001-05-07 2011-02-16 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ
JP2007103423A (ja) * 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
JP2018148071A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370079B1 (en) * 1998-08-28 2002-04-09 Samsung Electronics Co., Ltd. Integrated circuits having reduced timing skew among signals transmitted therein using opposingly arranged selection circuits
CN101276818A (zh) * 2007-03-30 2008-10-01 奇梦达股份公司 存储器件和导电线的阵列及其制造方法
CN104051330A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 层间导体结构及其制造方法

Also Published As

Publication number Publication date
US20220320000A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
KR102762090B1 (ko) 백 엔드 오브 라인(beol) 박막 액세스 트랜지스터를 사용하는 강유전성 메모리 디바이스 및 이를 형성하기 위한 방법
US11862723B2 (en) Integrated circuit memory and manufacturing method thereof, and semiconductor integrated circuit device
CN110214374A (zh) 个别地包含电容器及竖向延伸晶体管的存储器单元阵列，形成存储器单元阵列的层的方法，及形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法
CN113454779A (zh) 具有耦合到载流子槽结构的晶体管主体区域的集成组合件；以及形成集成组合件的方法
CN113437079A (zh) 存储器器件及其制造方法
TW201842649A (zh) 集成記憶體、集成總成及形成記憶體陣列之方法
US20110223725A1 (en) Methods of manufacturing buried wiring type substrate and semiconductor device incorporating buried wiring type substrate
CN115116966A (zh) 半导体结构及其制备方法
CN113544848B (zh) 在数字线之间具有屏蔽线的集成组合件及形成集成组合件的方法
CN115312520A (zh) 集成组合件以及形成集成组合件的方法
CN114078779A (zh) 集成电路存储器及其制备方法、半导体集成电路器件
CN115206973A (zh) 集成组合件及形成集成组合件的方法
JP2000114496A (ja) ビット線スタッド毎に４つのノ―ドと２つの位相ワ―ド線レベルを有する６１／４ｆ２ＤＲＡＭセル構造
US20080135910A1 (en) Semiconductor device and method of fabricating the same
US7846825B2 (en) Method of forming a contact hole and method of manufacturing a semiconductor device having the same
CN112005373A (zh) 包含非导电半导体材料及导电半导体材料的集成组合件及形成集成组合件的方法
CN114093945B (zh) 含有铁电晶体管的集成组合件，以及形成集成组合件的方法
WO2023245803A1 (zh) 半导体结构及其制作方法、存储器
CN115224110A (zh) 半导体结构及制造方法、存储器及制造方法、存储系统
CN112913011B (zh) 包含到有源区支柱的含金属互连件的集成式组合件以及形成集成式组合件的方法
CN116133394A (zh) 半导体结构及其形成方法
US20040191929A1 (en) Integrated circuit devices including an intaglio pattern and methods for fabricating the same
CN120857477A (zh) 半导体器件及其制作方法及存储器系统
US7468306B2 (en) Method of manufacturing a semiconductor device
CN114730762B (zh) 集成组合件及形成集成组合件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination