[go: up one dir, main page]

CN115129227A - 一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统 - Google Patents

一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统 Download PDF

Info

Publication number
CN115129227A
CN115129227A CN202110314980.2A CN202110314980A CN115129227A CN 115129227 A CN115129227 A CN 115129227A CN 202110314980 A CN202110314980 A CN 202110314980A CN 115129227 A CN115129227 A CN 115129227A
Authority
CN
China
Prior art keywords
chip system
cortex
data
mode
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110314980.2A
Other languages
English (en)
Inventor
李月婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Haicun Microelectronics Co ltd
Original Assignee
Zhizhen Storage Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhizhen Storage Beijing Technology Co ltd filed Critical Zhizhen Storage Beijing Technology Co ltd
Priority to CN202110314980.2A priority Critical patent/CN115129227A/zh
Publication of CN115129227A publication Critical patent/CN115129227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种应用Cortex‑M芯片系统的数据存储方法及Cortex‑M芯片系统，涉及计算机存储设备技术领域。其中，一种应用Cortex‑M芯片系统的数据存储方法，具体包括：周期性检查Cortex‑M芯片系统是否处于工作模式，若未处于工作模式，则调整所述芯片系统的工作模式为待机模式；通过预设方式唤醒所述芯片系统，并调整所述芯片系统的工作模式为主模式；加载所述芯片系统中MRAM存储器里已初始化的数据，恢复所述芯片系统的正常工作模式；在所述MRAM存储器中按照预设的存储方式对数据执行存储操作。

Description

一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片 系统
技术领域
本公开涉及计算机存储设备技术领域，具体涉及一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统。
背景技术
目前市场上，Cortex-M芯片主要应用于小型微控制器的应用场景，每年以亿颗的数量增加，以Cortex-M处理器来说，Cortex-M0作为首款M系列的处理器，具有体积小、低功耗等特性，其Cortex-M3和Cortex-M4处理器是面向大众市场的微控制器，Cortex-M7处理器则面向更高端产品，具有更高的性能可以处理更高的工作负载。Cortex-M芯片主要由内存管理、存储器操作、外设管理和芯片固件升级等功能组成，可以直接通过总线读写存储，通过读写外设寄存器用于控制GPIO、UART等外设，在嵌入式应用产品中，Cortex-M芯片具有简单操作的相关优势，有益于工程师开发人员进行项目开发工作。
Cortex-M芯片主要支持多种模式转换，在低功耗、短时间内启动和多种唤醒事件中达到最佳的平衡状态。在睡眠模式下，CPU可以停止工作，所有的外设处于工作状态在中断事件后可以唤醒CPU；在停机模式下，保证内存和寄存器数据不丢失的情况下，达到最低的电能消耗，在该模式下可以停止内部供电；在待机模式下，内部电压调节器被关闭，整个芯片可以达到最低的电能功耗，但进入该模式下，SRAM的存储内容会丢失；这是因为SRAM主要由存储阵列和外围电路构成，存储单元由6个晶体管单元组成，进入停机状态后，由于SRAM信息会丢失，系统需要重新初始化完成数据加载，唤醒时间长，影响相关产品的用户实际体验，同时由于会丢失数据，Cortex-M芯片不能在非工作状态下进入功耗最低的停机模式。
发明内容
针对现有技术中的上述技术问题，本公开实施例提出了一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统，能够解决现有技术中存在的数据易丢失、影响用户体验等问题。
本公开实施例一方面公开了一种应用Cortex-M芯片系统的数据存储方法，所述方法包括：
周期性检查Cortex-M芯片系统是否处于工作模式，若未处于工作模式，则调整所述芯片系统的工作模式为待机模式；
通过预设方式唤醒所述芯片系统，并调整所述芯片系统的工作模式为主模式；
加载所述芯片系统中MRAM存储器里已初始化的数据，恢复所述芯片系统的正常工作模式；
在所述MRAM存储器中按照预设的存储方式对数据执行存储操作。
在一些实施例中，所述芯片系统中的电压调节器调整所述芯片系统的工作模式。
在一些实施例中，所述预设方式具体包括外设和/或中断的方式。
在一些实施例中，所述预设的存储方式具体包括：根据存储数据的类别按照层级划分所述MRAM存储器中的存储区域。
在一些实施例中，所述方法还包括：自下而上统计不同数据类别对应层级的存储区域的磨损频繁度，并与阈值进行比较，根据比较结果执行相应的存储操作。
在一些实施例中，所述方法具体包括：若下层数据类别的各个存储区域的磨损频繁度均小于所述阈值，维持下层数据类别各个存储区域的数据不变。
在一些实施例中，所述方法具体包括：若下层数据类别的各个存储区域的磨损频繁度均大于所述阈值，计算上一层数据类别的存储区域的磨损频繁度，计算结果与所述下层数据类别的各个存储区域的磨损频繁度进行比较。
在一些实施例中，所述方法具体包括：若下层数据类别的一个存储区域的磨损频繁度小于所述阈值，另一个存储区域的磨损频繁度大于所述阈值，则交换两个存储区域的数据。
本公开实施例另一方面公开了一种Cortex-M芯片系统，至少包括：内置内存存储器、MRAM存储器、向量式中断控制器以及外部中断/事件控制器；
所述内置内存存储器用于存储程序和数据；所述MRAM存储器用于存储已初始化的数据，同时可以确保CPU以周期的形式进行访问；所述向量式中断控制器用于以最小的中断延迟提供中断管理功能；所述外部中断/事件控制器可唤醒所述Cortex-M芯片系统。
在一些实施例中，还包括电压调节器，用于调整所述芯片系统的工作模式。
本公开实施例的有益效果是：通过在Cortex-M芯片系统中应用MRAM存储器，可以选择功耗最低的待机模式，节省整体的系统功耗；同时在芯片系统唤醒时，可以直接读取MRAM存储器中的已初始化的数据，节省系统唤醒时间；而且优化存储方式使得MRAM存储器可以达到均衡写入，提升MRAM存储器的使用寿命，用户体验良好。
附图说明
通过参考附图会更加清楚的理解本公开的特征和优点，附图是示意性的而不应理解为对本公开进行任何限制，在附图中：
图1是根据本公开的一些实施例所示的一种Cortex-M芯片系统结构图；
图2是根据本公开的一些实施例所示的一种应用Cortex-M芯片系统的数据存储方法流程图；
图3是根据本公开的一些实施例所示的Cortex-M芯片系统软件加载的过程示意图；
图4是根据本公开的一些实施例所示的优化磨损均衡算法示意图。
具体实施方式
在下面的详细描述中，通过示例阐述了本公开的许多具体细节，以便提供对相关披露的透彻理解。然而，对于本领域的普通技术人员来讲，本公开显而易见的可以在没有这些细节的情况下实施。应当理解的是，本公开中使用“系统”、“装置”、“单元”和/或“模块”术语，是用于区分在顺序排列中不同级别的不同部件、元件、部分或组件的一种方法。然而，如果其他表达式可以实现相同的目的，这些术语可以被其他表达式替换。
应当理解的是，当设备、单元或模块被称为“在……上”、“连接到”或“耦合到”另一设备、单元或模块时，其可以直接在另一设备、单元或模块上，连接或耦合到或与其他设备、单元或模块通信，或者可以存在中间设备、单元或模块，除非上下文明确提示例外情形。例如，本公开所使用的术语“和/或”包括一个或多个相关所列条目的任何一个和所有组合。
本公开所用术语仅为了描述特定实施例，而非限制本公开范围。如本公开说明书和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的特征、整体、步骤、操作、元素和/或组件，而该类表述并不构成一个排它性的罗列，其他特征、整体、步骤、操作、元素和/或组件也可以包含在内。
参看下面的说明以及附图，本公开的这些或其他特征和特点、操作方法、结构的相关元素的功能、部分的结合以及制造的经济性可以被更好地理解，其中说明和附图形成了说明书的一部分。然而，可以清楚地理解，附图仅用作说明和描述的目的，并不意在限定本公开的保护范围。可以理解的是，附图并非按比例绘制。
本公开中使用了多种结构图用来说明根据本公开的实施例的各种变形。应当理解的是，前面或下面的结构并不是用来限定本公开。本公开的保护范围以权利要求为准。
目前市场上，Cortex-M芯片主要应用于小型微控制器的应用场景，每年以亿颗的数量增加，以Cortex-M处理器来说，Cortex-M0作为首款M系列的处理器，具有体积小、低功耗等特性，其Cortex-M3和Cortex-M4处理器是面向大众市场的微控制器，Cortex-M7处理器则面向更高端产品，具有更高的性能可以处理更高的工作负载。Cortex-M芯片主要由内存管理、存储器操作、外设管理和芯片固件升级等功能组成，可以直接通过总线读写存储，通过读写外设寄存器用于控制GPIO、UART等外设，在嵌入式应用产品中，Cortex-M芯片具有简单操作的相关优势，有益于工程师开发人员进行项目开发工作。
Cortex-M芯片主要支持多种模式转换，在低功耗、短时间内启动和多种唤醒事件中达到最佳的平衡状态。在睡眠模式下，CPU可以停止工作，所有的外设处于工作状态在中断事件后可以唤醒CPU；在停机模式下，保证内存和寄存器数据不丢失的情况下，达到最低的电能消耗，在该模式下可以停止内部供电；在待机模式下，内部电压调节器被关闭，整个芯片可以达到最低的电能功耗，但进入该模式下，SRAM的存储内容会丢失；这是因为SRAM主要由存储阵列和外围电路构成，存储单元由6个晶体管单元组成，进入停机状态后，由于SRAM信息会丢失，系统需要重新初始化完成数据加载，唤醒时间长，影响相关产品的用户实际体验，同时由于会丢失数据，Cortex-M芯片不能在非工作状态下进入功耗最低的停机模式。
通常Cortex-M芯片的工作模式主要分成工作模式和低功耗模式，其低功耗模式根据不同工作需求调整电路器件状态，可分成睡眠模式、停机模式和待机模式几种，在待机模式下，芯片内部的电压调节器、PLL、HSI和HSE的RC振荡器被关闭，因此不能进行1.8V电压供电，SRAM由于在断电后电容放电，因此会丢失存储信息。
为了解决上述问题，本公开实施例公开了一种Cortex-M芯片系统，将MRAM(magnetoresistive random access memory，磁阻式随机访问存储器)作为Cortex-M芯片的存储器，由于MRAM具有非易失性，当芯片不工作时，可以将工作模式状态调整为停机模式，对于已初始化的变量不会造成数据丢失的情况；当中断唤醒Cortex-M芯片工作时，不会增加系统的唤醒时间，同时降低Cortex-M芯片的整体系统消耗；同时针对非易失存储器MRAM的数据存储方式进行优化，使MRAM存储器达到均衡写入，提升MRAM的使用寿命。
具体地，如图1所示公开了Cortex-M芯片系统结构图；其中，Cortex-M芯片系统主要由内置内存存储器、MRAM存储器、嵌套的向量式中断控制器、外部中断/事件控制器和电压调节器等组成。具体地，内置内存存储器主要用于存储程序和数据；内置MRAM用于CPU在访问时可以以周期的形式进行访问；嵌套的向量式中断控制器能够处理多达40多个的中断通道和优先级，该模块以最小的中断延迟提供灵活的中断管理功能；外部中断/事件控制器主要通过上升沿或下降沿或双边沿独立的配置触发事件，可以独立被屏蔽，唤醒Cortex-M芯片系统处于正常的工作模式中。在Cortex-M芯片系统的电压调节器中MR模式为系统的主模式，用于正常的运行模式；其低功耗模式LPR用于CPU的停机模式；其关断模式的待机模式，在该模式下，调节器输出为高阻状态时，此时内核电路的供电切断，节省芯片在非工作模式下的功耗，调节器此时处于零消耗的状态。在系统进入待机或者停机模式下，RTC和看门狗都不会停止，Cortex-M芯片系统除了通用I/O接口外，还有I2C、I2S、USART、SPI和UART接口，可以通过这些通信协议与外设器件相连接，当这些通信协议有中断事件时，将响应Cortex-M芯片系统进行正常工作。
进一步地，如图2所示，本公开实施例还公开一种应用Cortex-M芯片系统的数据存储方法，具体包括：
S101、周期性检查Cortex-M芯片系统是否处于工作模式，若未处于工作模式，则调整所述芯片系统的工作模式为待机模式；
S102、通过预设方式唤醒所述芯片系统，并调整所述芯片系统的工作模式为主模式；
S103、加载所述芯片系统中MRAM存储器里已初始化的数据，恢复所述芯片系统的正常工作模式；
S104、在所述MRAM存储器中按照预设的存储方式对数据执行存储操作。
在一些实施例中，所述芯片系统中的电压调节器调整所述芯片系统的工作模式。
在一些实施例中，所述预设方式具体包括外设/中断的方式。
在一些实施例中，在芯片正常工作流程中，芯片会固定周期查看芯片的工作状态，判断其是否仍处于正常工作模式下，若处于在工作模式下，Cortex-M芯片不会改变相关组成功能的工作状态，继续保持该工作状态，若检测Cortex-M不在工作状态，将做芯片模式调整。
当芯片系统在非工作模式下，由于MRAM具有非易失性，系统断电后不会丢失已初始化的数据变量，通过内部的电压调节器将芯片调整为待机模式，待机模式下，只有RTC和看门狗不会断电，其他内部功能模块将全部断电，从而节省系统功耗，会解决在停机等其他模式下电路级别无法完全解决的漏电流等问题。当系统在待机模式时，可以通过外设或中断的方式唤醒芯片。
当在外设或中断模式下唤醒芯片系统时，Cortex-M芯片电压调节器调整其工作状态为主模式，在该模式下，Cortex-M芯片将为恢复整个系统工作状态做准备。
系统唤醒后，可以直接获取MRAM存储器中的已初始化的数据，略过原芯片的软件加载过程中的初始化硬件设置流程和软件设置SP的流程；如图3所示，公开了Cortex-M芯片系统软件加载的过程：直接获取系统时钟和软件SP，由于MRAM存储器内部存储了已初始化的数据，可以直接加载.data.bss初始化栈区，然后执行main函数，完成系统程序加载阶段。完成软件加载功能后，此时完成Cortex-M芯片的工作模式转换，并通过外设/中断唤醒后，恢复正常工作模式。
在一些实施例中，所述预设的存储方式具体包括：根据存储数据的类别按照层级划分所述MRAM存储器中的存储区域。
在一些实施例中，所述方法还包括：自下而上统计不同数据类别对应层级的存储区域的磨损频繁度，并与阈值进行比较，根据比较结果执行相应的存储操作。
在一些实施例中，所述方法具体包括：若下层数据类别的各个存储区域的磨损频繁度均小于所述阈值，维持下层数据类别各个存储区域的数据不变。
在一些实施例中，所述方法具体包括：若下层数据类别的各个存储区域的磨损频繁度均大于所述阈值，计算上一层数据类别的存储区域的磨损频繁度，计算结果与所述下层数据类别的各个存储区域的磨损频繁度进行比较，逐级向上递增，直至最上层数据。
在一些实施例中，所述方法具体包括：若下层数据类别的一个存储区域的磨损频繁度小于所述阈值，另一个存储区域的磨损频繁度大于所述阈值，则交换两个存储区域的数据。
具体地，非易失存储器MRAM在正常工作时，进行优化磨损算法计算，对MRAM各存储区域划分，具体如图4所示。对于存储数据的类别按照以下方式存储起来，A(N)作为数据区域类，B(N-1)和B(N-2)为A(N)的数据分类，C(N-1)和C(N-2)为B(N-1)的数据分类，以此类推。同时考虑到存储区域垃圾与磨损重叠情形，本公开实施例公开的分类存储方式不会造成无用的数据块，可以及时合并和处理没有被应用的存储区域。针对每类数据区域操作的频繁度进行统计对比，是否满足阈值区域调配，Threshold作为阈值判断，以C(N-1)和C(N-2)为例，以公式(1)代表同层级存储的磨损频繁度的数据转移表达式：
Figure BDA0002990807940000081
其中，
Figure BDA0002990807940000091
代表该存储块在t时刻的擦除次数，
Figure BDA0002990807940000092
代表在t时刻整个系统的平均擦除次数。
在存储区域磨损对比时，会出现以下三种情况，分别为：
(a)当C(N-1)的磨损频繁度小于Threshold和C(N-2)大于Threshold时，两个区域的数据将进行交换；
(b)当C(N-1)和C(N-2)的磨损频繁度都小于Threshold时，两个区域的数据不进行交换；
(c)当C(N-1)和C(N-2)的磨损频繁度都大于Threshold时，按照公式(1)计算上层数据对应存储区域的磨损频繁度，将计算结果与C(N-1)和C(N-2)的磨损频繁度进行比较；即逐级递增，直至最上层数据。
具体地，按照以下方式实现对子数组的排列，PARTITION(C,N-1,N-2):
1.x＝C[N-1],y＝C[N-2]；
2.for i＝N-1to N-4
3.if C[N-1]<＝Threshold&&C[N-2]>Threshold
4.exchange C[N-1]with C[N-2]；
5.return N-1；
本公开实施例应用非易失存储器MRAM取代易失性SRAM在Cortex-M芯片中的工作，在芯片中可以将芯片的低功耗工作模式直接选择最节省系统功耗的待机模式；节省整体的系统功耗，同时在芯片唤醒时，可以读取MRAM中的已初始化的数据，直接进行系统工作，节省系统唤醒时间。
在结构上，MRAM由1个CMOS管组成，SRAM由6个CMOS管组成，MRAM的体积远小于SRAM的体积，可以节省Cortex-M芯片系统的面积，同时节省系统功耗，减少工业生产成本；而且，在工艺中相同的晶圆也可以生产出更多的芯片，节省工业成本。
最重要的，MRAM非易失存储器通过优化磨损均衡算法，使MRAM存储器达到均衡的写入和读取，避免针对部分存储地址频繁写入和读取带来的不均衡，提升MRAM存储器的使用寿命。
应当理解的是，本公开的上述具体实施方式仅仅用于示例性说明或解释本公开的原理，而不构成对本公开的限制。因此，在不偏离本公开的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。此外，本公开所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种应用Cortex-M芯片系统的数据存储方法，其特征在于，所述方法包括：
周期性检查Cortex-M芯片系统是否处于工作模式，若未处于工作模式，则调整所述芯片系统的工作模式为待机模式；
通过预设方式唤醒所述芯片系统，并调整所述芯片系统的工作模式为主模式；
加载所述芯片系统中MRAM存储器里已初始化的数据，恢复所述芯片系统的正常工作模式；
在所述MRAM存储器中按照预设的存储方式对数据执行存储操作。
2.根据权利要求1所述的方法，其特征在于，所述芯片系统中的电压调节器调整所述芯片系统的工作模式。
3.根据权利要求1所述的方法，其特征在于，所述预设方式具体包括外设/中断的方式。
4.根据权利要求1所述的方法，其特征在于，所述预设的存储方式具体包括：根据存储数据的类别按照层级划分所述MRAM存储器中的存储区域。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：自下而上统计不同数据类别对应层级的存储区域的磨损频繁度，并与阈值进行比较，根据比较结果执行相应的存储操作。
6.根据权利要求5所述的方法，其特征在于，所述方法具体包括：若下层数据类别的各个存储区域的磨损频繁度均小于所述阈值，维持下层数据类别各个存储区域的数据不变。
7.根据权利要求5所述的方法，其特征在于，所述方法具体包括：若下层数据类别的各个存储区域的磨损频繁度均大于所述阈值，计算上一层数据类别的存储区域的磨损频繁度，计算结果与所述下层数据类别的各个存储区域的磨损频繁度进行比较。
8.根据权利要求5所述的方法，其特征在于，所述方法具体包括：若下层数据类别的一个存储区域的磨损频繁度小于所述阈值，另一个存储区域的磨损频繁度大于所述阈值，则交换两个存储区域的数据。
9.一种Cortex-M芯片系统，其特征在于，至少包括：内置内存存储器、MRAM存储器、向量式中断控制器以及外部中断/事件控制器；
所述内置内存存储器用于存储程序和数据；所述MRAM存储器用于存储已初始化的数据，同时可以确保CPU以周期的形式进行访问；所述向量式中断控制器用于以最小的中断延迟提供中断管理功能；所述外部中断/事件控制器可唤醒所述Cortex-M芯片系统。
10.根据权利要求9所述的芯片系统，其特征在于，还包括电压调节器，用于调整所述芯片系统的工作模式。
CN202110314980.2A 2021-03-24 2021-03-24 一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统 Pending CN115129227A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110314980.2A CN115129227A (zh) 2021-03-24 2021-03-24 一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110314980.2A CN115129227A (zh) 2021-03-24 2021-03-24 一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统

Publications (1)

Publication Number Publication Date
CN115129227A true CN115129227A (zh) 2022-09-30

Family

ID=83374904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110314980.2A Pending CN115129227A (zh) 2021-03-24 2021-03-24 一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统

Country Status (1)

Country Link
CN (1) CN115129227A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571333B1 (en) * 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US20110107020A1 (en) * 2009-10-30 2011-05-05 Duan Binghua Hibernation solution for embedded devices and systems
US20110252225A1 (en) * 2010-04-13 2011-10-13 Compal Electronics, Inc. Computer system and bootup and shutdown method thereof
CN102262550A (zh) * 2010-05-31 2011-11-30 仁宝电脑工业股份有限公司 计算机系统及其开关机方法
CN106900038A (zh) * 2017-02-21 2017-06-27 苏州福瑞思信息科技有限公司 通信芯片待机方法、装置、通信芯片及电子设备
CN107967049A (zh) * 2017-10-18 2018-04-27 珠海全志科技股份有限公司 一种基于usb协议降低芯片功耗的实现方法
WO2019100593A1 (zh) * 2017-11-21 2019-05-31 深圳创维－Rgb电子有限公司 电视待机开机方法、电视及计算机可读存储介质
CN110488673A (zh) * 2019-06-26 2019-11-22 珠海格力电器股份有限公司 一种低功耗模式的数据处理模块及数据处理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571333B1 (en) * 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US20110107020A1 (en) * 2009-10-30 2011-05-05 Duan Binghua Hibernation solution for embedded devices and systems
US20110252225A1 (en) * 2010-04-13 2011-10-13 Compal Electronics, Inc. Computer system and bootup and shutdown method thereof
CN102262550A (zh) * 2010-05-31 2011-11-30 仁宝电脑工业股份有限公司 计算机系统及其开关机方法
CN106900038A (zh) * 2017-02-21 2017-06-27 苏州福瑞思信息科技有限公司 通信芯片待机方法、装置、通信芯片及电子设备
CN107967049A (zh) * 2017-10-18 2018-04-27 珠海全志科技股份有限公司 一种基于usb协议降低芯片功耗的实现方法
WO2019100593A1 (zh) * 2017-11-21 2019-05-31 深圳创维－Rgb电子有限公司 电视待机开机方法、电视及计算机可读存储介质
CN110488673A (zh) * 2019-06-26 2019-11-22 珠海格力电器股份有限公司 一种低功耗模式的数据处理模块及数据处理方法

Similar Documents

Publication Publication Date Title
US8793512B2 (en) Method and apparatus for thermal control of processing nodes
EP2569680B1 (en) Method and apparatus for cache control
US9261949B2 (en) Method for adaptive performance optimization of the soc
CN101356508B (zh) 用于优化动态存储器大小调整的等待时间的方法和系统
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
US8923087B2 (en) Method and apparatus for decreasing leakage power consumption in power gated memories
TWI438615B (zh) 電源管理方法及相關裝置
US9256271B2 (en) Predictive power management based on user category
US20080313482A1 (en) Power Partitioning Memory Banks
US20120159074A1 (en) Method, apparatus, and system for energy efficiency and energy conservation including dynamic cache sizing and cache operating voltage management for optimal power performance
CN101185066A (zh) 计算装置中的存储管理
JP5885881B2 (ja) コンピューティングデバイスにおける電源オフ状態の実施
CN111506351A (zh) 片上系统的深度休眠方法、唤醒方法和休眠与唤醒方法
CN112148662B (zh) 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法
CN103765409A (zh) 有功率效率的处理器体系结构
CN102566739A (zh) 多核处理器系统及其动态电源管理方法与控制装置
CN103995577A (zh) 动态控制处理器的最大工作电压
US20060143485A1 (en) Techniques to manage power for a mobile device
WO2005069148A2 (en) Memory management method and related system
CN204423297U (zh) 一种用以实现系统控制和电源管理的片上系统
CN115129227A (zh) 一种应用Cortex-M芯片系统的数据存储方法及Cortex-M芯片系统
CN116126127A (zh) 一种供电方法、硬盘及计算设备
US7886177B2 (en) Method and apparatus of collecting timer ticks
Lee et al. Low-energy heterogeneous non-volatile memory systems for mobile systems
CN103576818B (zh) 电子装置与其电源管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231225

Address after: Room 1605, Building 1, No. 117 Yingshan Red Road, Huangdao District, Qingdao City, Shandong Province, 266400

Applicant after: Qingdao Haicun Microelectronics Co.,Ltd.

Address before: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing

Applicant before: Zhizhen storage (Beijing) Technology Co.,Ltd.

TA01 Transfer of patent application right