[go: up one dir, main page]

CN115084200A - 显示装置、显示装置的制造方法及瓦片型显示装置 - Google Patents

显示装置、显示装置的制造方法及瓦片型显示装置 Download PDF

Info

Publication number
CN115084200A
CN115084200A CN202210219388.9A CN202210219388A CN115084200A CN 115084200 A CN115084200 A CN 115084200A CN 202210219388 A CN202210219388 A CN 202210219388A CN 115084200 A CN115084200 A CN 115084200A
Authority
CN
China
Prior art keywords
substrate
display device
contact hole
light
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210219388.9A
Other languages
English (en)
Inventor
李胜揆
崔昶赫
黄溶湜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115084200A publication Critical patent/CN115084200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H10W90/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8515—Wavelength conversion means not being in contact with the bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of El Displays (AREA)

Abstract

提供一种显示装置、显示装置的制造方法及瓦片型显示装置。显示装置包括：第一基板，包含第一接触孔；垫部，布置于所述第一基板上而覆盖所述第一接触孔；第二基板，布置于所述垫部及所述第一基板上；显示层，布置于所述第二基板上；柔性膜，布置于所述第一基板的下表面；以及连接膜，插入到所述第一接触孔而电连接所述垫部与所述柔性膜，其中，所述第一接触孔的上部宽度大于所述第一接触孔的下部宽度。

Description

显示装置、显示装置的制造方法及瓦片型显示装置
技术领域
本发明涉及一种显示装置、该显示装置的制造方法及包括该显示装置的瓦片型显示装置。
背景技术
随着信息化社会的发展，对用于显示图像的显示装置的要求正以多样的形态增加。例如，显示装置应用于诸如智能电话、数码相机、笔记本计算机、导航仪及智能电视之类的多样的电子设备。显示装置可以是诸如液晶显示装置(Liquid Crystal DisplayDevice)、场发射显示装置(Field Emission Display Device)、有机发光显示装置(Organic Light Emitting Display Device)等的平板显示装置。在这样的平板显示装置中，发光显示装置包括显示面板的各个像素能够自发光的发光元件，从而可以在没有向显示面板提供光的背光单元的情况下显示图像。
在以大型尺寸制造显示装置的情况下，由于像素数量的增加，发光元件的不良率可能增加，并且生产性或可靠性可能降低。为了解决这种问题，瓦片型显示装置可以通过连接具有相对较小尺寸的多个显示装置来实现大型尺寸的画面。因彼此相邻的多个显示装置中的每一个的非显示区域或边框区域，瓦片型显示装置可以包括多个显示装置之间的称为接缝(Seam)的边界部分。在整个画面上显示一个图像的情况下，多个显示装置之间的边界部分会给整个画面带来隔断感，从而降低图像的沉浸度。
发明内容
本发明期望解决的技术问题在于提供一种减少制造工艺的难度而能够提高生产性及可靠性的显示装置、该显示装置的制造方法及包括该显示装置的瓦片型显示装置。
本发明期望解决的技术问题在于提供一种能够去除多个显示装置之间的隔断感并提高图像的沉浸度的瓦片型显示装置。
本发明的技术问题并不限于以上提及的技术问题，本领域技术人员可以从以下记载明确理解未提及的其他技术问题。
用于解决所述技术问题的一实施例的一种显示装置包括：第一基板，包括第一接触孔；垫部，布置于所述第一基板上而覆盖所述第一接触孔；第二基板，布置于所述垫部及所述第一基板上；显示层，布置于所述第二基板上；柔性膜，布置于所述第一基板的下表面；以及连接膜，插入到所述第一接触孔而电连接所述垫部与所述柔性膜，其中，所述第一接触孔的上部宽度大于所述第一接触孔的下部宽度。
所述连接膜的上表面可以与所述第一基板的上表面布置于同一平面。
所述垫部的下表面可以是平坦的。
所述显示装置还可以包括：填充部件，布置于所述第一接触孔的上部内侧而包围所述连接膜的上部。
所述填充部件可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂及聚酰亚胺树脂中的至少一种。
所述填充部件可以包括正性光致抗蚀剂或负性光致抗蚀剂。
所述显示装置还可以包括：粘合部件，将所述柔性膜附着于所述第一基板的下表面。
所述显示装置还可以包括：第一连接布线，布置于所述第二基板上并通过配备于所述第二基板的第二接触孔而连接于所述垫部。
所述显示层可以包括：薄膜晶体管层，布置于所述第二基板上并包括薄膜晶体管；发光元件层，布置于所述薄膜晶体管层上并包括发光元件；以及波长转换层，布置于所述发光元件层上并转换从所述发光元件发出的光的波长。
所述薄膜晶体管层可以包括：缓冲层，布置于所述第一连接布线及所述第二基板上；栅极绝缘膜，布置于所述缓冲层上；层间绝缘膜，布置于所述栅极绝缘膜上；连接电极，布置于所述层间绝缘膜上并连接到所述薄膜晶体管；以及第二连接布线，布置于所述层间绝缘膜上并通过贯通所述层间绝缘膜、所述栅极绝缘膜及所述缓冲层的第三接触孔而连接到所述第一连接布线。
用于解决所述技术问题的一实施例的一种显示装置的制造方法包括如下步骤：配备载体基板及在所述载体基板上的第一基板；对所述第一基板的上表面进行图案化来形成第一接触孔；在所述第一接触孔填充填充部件；在所述填充部件上布置垫部；形成覆盖所述垫部及所述第一基板的第二基板；在所述第二基板上形成显示层；从所述第一基板的下表面去除所述载体基板；利用所述第一基板及所述填充部件的蚀刻选择比在所述第一基板的下表面蚀刻所述填充部件；以及将连接膜插入到所述第一接触孔而将布置于所述第一基板的下表面的柔性膜电连接于所述垫部。
所述蚀刻选择比可以被设定为使得所述填充部件的蚀刻速率比所述第一基板的蚀刻速率快。
所述蚀刻选择比可以根据在蚀刻工艺使用的气体、温度、压力、等离子体功率中的至少一个工艺条件而确定。
蚀刻所述填充部件的步骤可以包括如下步骤：将所述填充部件的一部分残留在所述第一接触孔的上部内侧。
填充所述填充部件的步骤可以包括如下步骤：将所述填充部件的上表面与所述第一基板的上表面布置于同一平面。
蚀刻所述填充部件的步骤可以包括如下步骤：利用所述第一基板及所述填充部件的蚀刻选择比来蚀刻所述第一基板的下表面的一部分。
蚀刻所述填充部件的步骤可以包括如下步骤：执行干式蚀刻工艺、等离子体蚀刻工艺及激光蚀刻工艺中的至少一种工艺。
所述填充部件可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂及聚酰亚胺树脂中的至少一种。
所述填充部件可以包括正性光致抗蚀剂或负性光致抗蚀剂。
用于解决所述技术问题的一实施例的一种瓦片型显示装置包括：多个显示装置，包括配备有多个像素的显示区域及包围所述显示区域的非显示区域；以及结合部件，结合所述多个显示装置，其中，所述多个显示装置中的每一个包括：第一基板，包括第一接触孔；垫部，布置于所述第一基板上而覆盖所述第一接触孔；第二基板，布置于所述垫部及所述第一基板上；显示层，布置于所述第二基板上；柔性膜，布置于所述第一基板的下表面；以及连接膜，插入到所述第一接触孔而电连接所述垫部与所述柔性膜，其中，所述第一接触孔的上部宽度大于所述第一接触孔的下部宽度。
其他实施例的具体事项包括于详细的说明及附图。
基于根据实施例的显示装置、其制造方法及包括其的瓦片型显示装置，在从基板的上表面对接触孔进行图案化并利用填充部件完成显示层的堆叠之后，利用基板和填充部件的蚀刻选择比来去除填充部件，从而能够防止基板被损坏并防止布置于基板上的垫部被剥离。
基于根据实施例的显示装置、其制造方法及包括其的瓦片型显示装置，通过插入到基板的接触孔的连接膜来电连接布置于基板的一表面的垫部与布置于基板的另一表面的柔性膜，从而能够最小化显示装置的非显示区域的面积。因此，在瓦片型显示装置中，可以最小化多个显示装置之间的间隔，从而能够防止用户识别多个显示装置之间的非显示区域或边界部分。
根据实施例的效果并不限于以上示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是示出根据一实施例的瓦片型显示装置的平面图。
图2是示出根据一实施例的显示装置的平面图。
图3是沿图2的I-I'线剖切的一示例的剖视图。
图4是图3的A1区域的放大图。
图5是示出根据一实施例的显示装置的底面图。
图6至图12是示出根据一实施例的显示装置的制造过程的剖视图。
图13是沿图2的I-I'线剖切的另一示例的剖视图。
图14是图13的A2区域的放大图。
图15及图16是示出根据另一实施例的显示装置的制造过程的剖视图。
图17及图18是示出根据又一实施例的显示装置的制造过程的剖视图。
图19是示出根据一实施例的瓦片型显示装置的结合结构的平面图。
图20是沿图19的II-II'线剖切的剖视图。
附图标记说明：
TD：瓦片型显示装置
10：显示装置 20：结合部件
30：盖部件 SUB1：第一基板
FIL：填充部件 PD：垫部
SUB2：第二基板 CWL1：第一连接布线
CWL2：第二连接布线 DPL：显示层
TFTL：薄膜晶体管层 EML：发光元件层
WLCL：波长转换层 CFL：滤色器层
TFE：封装层 ACF：连接膜
FPCB：柔性膜 DIC：数据驱动部
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为彼此不同的多样的形态，而不限于以下公开的实施例，并且提供本实施例的目的仅在于使本发明的公开完整并向本发明所属技术领域中具有普通知识的人员完整地告知本发明的范围，本发明仅由权利要求的范围所定义。
当元件(elements)或层被描述为位于其他元件或层“之上(on)”时，包括其他元件的紧邻的上方或中间夹设有其他层或其他元件的情况。在整个说明书中，相同的附图标记指代相同的构成要素。用于说明实施例的附图中公开的形状、尺寸、比率、角度、数量等是示例性的，本发明不限于所示出的事项。
虽然“第一”、“第二”等用于叙述多样的构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与其他构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
本发明的多个实施例的各个特征可以局部或整体地彼此结合或组合，技术上可以进行多样的联动及驱动，各个实施例可以彼此独立地实施，也可以通过相关关系一起实施。
以下，参照附图对本发明的具体实施例进行说明。
图1是示出根据一实施例的瓦片型显示装置的平面图。
参照图1，瓦片型显示装置TD可以包括多个显示装置10。多个显示装置10可以排列成网格型，但并不限于此。多个显示装置10可以沿第一方向(X轴方向)或第二方向(Y轴方向)连接，并且瓦片型显示装置TD可以具有特定形状。例如，多个显示装置10中的每一个可以具有彼此相同的尺寸，但并不限于此。作为另一示例，多个显示装置10可以具有彼此不同的尺寸。
多个显示装置10中的每一个可以是包括长边和短边的直角四边形形状。多个显示装置10可以布置成长边或短边彼此连接。一部分显示装置10可以布置于瓦片型显示装置TD的边缘，从而构成瓦片型显示装置TD的一边。另一部分显示装置10可以布置于瓦片型显示装置TD的边角，并可以形成瓦片型显示装置TD的相邻的两个边。又一部分显示装置10可以布置于瓦片型显示装置TD的内部，并可以被其他显示装置10所包围。
多个显示装置10中的每一个可以包括显示区域DA及非显示区域NDA。显示区域DA可以包括多个像素而显示图像。多个像素中的每一个可以包括包括有机发光层的有机发光二极管(Organic Light Emitting Diode)、超小型发光二极管(Micro LED)、包括量子点发光层的量子点发光元件(Quantum Dot Light Emitting Diode)或包括无机半导体的无机发光元件。以下，以多个像素中的每一个包括无机发光元件的情形为中心进行了说明，但并不限于此。非显示区域NDA可以布置于显示区域DA的周围而包围显示区域DA，并且可以不显示图像。
瓦片型显示装置TD整体上可以具有平面形状，但并不限于此。瓦片型显示装置TD可以具有立体形状，从而给用户带来立体感。例如，在瓦片型显示装置TD具有立体形状的情况下，多个显示装置10中的至少一部分显示装置10可以具有弯曲(Curved)形状。作为另一示例，多个显示装置10中的每一个可以具有平面形状并且以预定角度彼此连接，从而瓦片型显示装置TD具有立体形状。
瓦片型显示装置TD可以包括布置于多个显示区域DA之间的结合区域SM。瓦片型显示装置TD可以通过连接相邻的显示装置10中的每一个的非显示区域NDA来形成。多个显示装置10可以通过布置于结合区域SM的结合部件或粘合部件而彼此连接。多个显示装置10中的每一个的结合区域SM可以不包括垫部或附着于垫部的柔性膜。因此，多个显示装置10中的每一个的显示区域DA之间的距离可以接近到多个显示装置10之间的结合区域SM不被用户识别的程度。并且，多个显示装置10中的每一个的显示区域DA的外部光反射率可以与多个显示装置10之间的结合区域SM的外部光反射率实质上相同。因此，瓦片型显示装置TD可以防止多个显示装置10之间的结合区域SM被用户识别，从而改善多个显示装置10之间的隔断感并提高图像的沉浸度。
图2是示出根据一实施例的显示装置的平面图。
参照图2，显示装置10可以包括在显示区域DA沿着多个行和列而排列的多个像素。多个像素中的每一个可以包括借由像素定义膜或堤部(bank)而定义的发光区域LA，并可以通过发光区域LA而发出具有预定的峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2及第三发光区域LA3。第一发光区域LA1、第二发光区域LA2及第三发光区域LA3中的每一个可以是从显示装置10的发光元件生成的光发出到显示装置10的外部的区域。
第一发光区域LA1、第二发光区域LA2及第三发光区域LA3可以将具有预定的峰值波长的光发出到显示装置10的外部。第一发光区域LA1可以发出第一颜色的光，第二发光区域LA2可以发出第二颜色的光，并且第三发光区域LA3可以发出第三颜色的光。例如，第一颜色的光可以是具有610nm至650nm范围的峰值波长的红色光，第二颜色的光可以是具有510nm至550nm范围的峰值波长的绿色光，并且第三颜色的光可以是具有440nm至480nm范围的峰值波长的蓝色光，但并不限于此。
第一发光区域LA1、第二发光区域LA2及第三发光区域LA3可以沿显示区域DA的第一方向(X轴方向)而依次重复布置。例如，第一发光区域LA1的面积可以大于第二发光区域LA2的面积，第二发光区域LA2的面积可以大于第三发光区域LA3的面积。作为另一示例，第一发光区域LA1的面积、第二发光区域LA2的面积及第三发光区域LA3的面积可以实质上相同。
显示装置10的显示区域DA可以包括包围多个发光区域LA的遮光区域BA。遮光区域BA可以防止从第一发光区域LA1、第二发光区域LA2及第三发光区域LA3发出的光的混色。
图3是沿图2的I-I'线剖切的一示例的剖视图，图4是图3的A1区域的放大图，图5是示出根据一实施例的显示装置的底面图。
参照图3至图5，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2及第三发光区域LA3。第一发光区域LA1、第二发光区域LA2及第三发光区域LA3中的每一个可以是从显示装置10的发光元件ED生成的光发出到显示装置10的外部的区域。
显示装置10可以包括第一基板SUB1、第二基板SUB2、显示层DPL、封装层TFE、垫部PD、连接膜ACF、柔性膜FPCB及数据驱动部DIC。
第一基板SUB1可以支撑显示装置10。第一基板SUB1可以是基础基板或基础部件。第一基板SUB1可以是可进行弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。例如，第一基板SUB1可以包括诸如聚酰亚胺(PI)之类的高分子树脂等的绝缘物质，但并不限于此。
第一基板SUB1可以包括第一接触孔CNT1。第一接触孔CNT1可以从第一基板SUB1的上表面被图案化并贯通到第一基板SUB1的下表面。例如，第一接触孔CNT1的上部宽度W1可以大于第一接触孔CNT1的下部宽度W2。
第二基板SUB2可以布置于第一基板SUB1上。第二基板SUB2可以是基础基板或基础部件。第二基板SUB2可以是可进行弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。例如，第二基板SUB2可以包括诸如聚酰亚胺(PI)之类的高分子树脂等的绝缘物质，但并不限于此。
第二基板SUB2可以包括第二接触孔CNT2。第二接触孔CNT2可以从第二基板SUB2的上表面被图案化并贯通到第二基板SUB2的下表面。例如，第二接触孔CNT2的上部宽度可以大于第二接触孔CNT2的下部宽度。第二接触孔CNT2可以与第一接触孔CNT1沿厚度方向(Z轴方向)重叠，但并不限于此。
显示层DPL可以布置于第二基板SUB2上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL及滤色器层CFL。薄膜晶体管层TFTL可以包括遮光层BML、第一连接布线CWL1、缓冲层BF、薄膜晶体管TFT、栅极绝缘膜GI、层间绝缘膜ILD、第一连接电极CNE1及第二连接电极CNE2、第二连接布线CWL2、第一保护层PAS1及第一平坦化层OC1。
遮光层BML可以布置于第二基板SUB2上。遮光层BML可以与薄膜晶体管TFT沿厚度方向(Z轴方向)重叠，以阻断入射到薄膜晶体管TFT的外部光。例如，遮光层BML可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层。
第一连接布线CWL1可以布置成在第二基板SUB2上与遮光层BML隔开。第一连接布线CWL1可以与遮光层BML在同一层利用相同的物质构成。第一连接布线CWL1可以插入到第二接触孔CNT2而连接于垫部PD。第一连接布线CWL1可以通过第二连接布线CWL2将从垫部PD接收的电信号供应到薄膜晶体管层TFTL。
缓冲层BF可以覆盖遮光层BML、第一连接布线CWL1及第二基板SUB2。缓冲层BF可以包括第二连接布线CWL2插入的第三接触孔CNT3。缓冲层BF可以包括能够防止空气或水分的渗透的无机物质。例如，缓冲层BF可以包括交替堆叠的多个无机膜。
薄膜晶体管TFT可以布置于缓冲层BF上，并可以构成多个像素中的每一个的像素电路。例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。薄膜晶体管TFT可以包括半导体区域ACT、栅极电极GE、源极电极SE及漏极电极DE。
半导体区域ACT、源极电极SE及漏极电极DE可以布置于缓冲层BF上。半导体区域ACT可以与栅极电极GE沿厚度方向重叠，并可以借由栅极绝缘膜GI而与栅极电极GE绝缘。源极电极SE及漏极电极DE可以通过将半导体区域ACT的物质导体化来配备。
栅极电极GE可以布置于栅极绝缘膜GI上。栅极电极GE与半导体区域ACT可以将栅极绝缘膜GI置于之间而重叠。
栅极绝缘膜GI可以配备于半导体区域ACT、源极电极SE及漏极电极DE的上部。例如，栅极绝缘膜GI可以覆盖半导体区域ACT、源极电极SE、漏极电极DE及缓冲层BF，并可以使半导体区域ACT与栅极电极GE绝缘。栅极绝缘膜GI可以包括第二连接布线CWL2插入的第三接触孔CNT3。栅极绝缘膜GI可以包括第一连接电极CNE1及第二连接电极CNE2分别贯通的接触孔。
层间绝缘膜ILD可以布置于栅极电极GE上。层间绝缘膜ILD可以包括第二连接布线CWL2插入的第三接触孔CNT3。因此，第三接触孔CNT3可以贯通层间绝缘膜ILD、栅极绝缘膜GI及缓冲层BF。层间绝缘膜ILD可以包括第一连接电极CNE1及第二连接电极CNE2分别贯通的接触孔。
第一连接电极CNE1及第二连接电极CNE2可以布置成在层间绝缘膜ILD上彼此隔开。第一连接电极CNE1可以将数据线或电源线连接到薄膜晶体管TFT的源极电极SE。第一连接电极CNE1可以通过配备于层间绝缘膜ILD及栅极绝缘膜GI的接触孔而与源极电极SE接触。
第二连接电极CNE2可以连接薄膜晶体管TFT的漏极电极DE和第一电极RME1。第二连接电极CNE2可以通过配备于层间绝缘膜ILD及栅极绝缘膜GI的接触孔而与漏极电极DE接触。
第二连接布线CWL2可以布置成在层间绝缘膜ILD上与第一连接电极CNE1及第二连接电极CNE2隔开。第二连接布线CWL2可以与第一连接电极CNE1及第二连接电极CNE2在同一层利用相同的物质构成。第二连接布线CWL2可以插入到第三接触孔CNT3而连接到布置于第二基板SUB2上的第一连接布线CWL1。
例如，第二连接布线CWL2可以连接到数据线而向薄膜晶体管TFT供应数据电压。作为另一示例，第二连接布线CLW2可以连接到电源线而向薄膜晶体管TFT供应电源电压。
作为另一示例，第二连接布线CWL2可以布置于栅极绝缘膜GI上，并且第三接触孔CNT3可以贯通栅极绝缘膜GI及缓冲层BF。在此情况下，第二连接布线CWL2可以连接到栅极线而向薄膜晶体管TFT供应栅极信号。
第一保护层PAS1可以覆盖第一连接电极CNE1及第二连接电极CNE2、第二连接布线CWL2和层间绝缘膜ILD。第一保护层PAS1可以保护薄膜晶体管TFT。第一保护层PAS1可以包括第一电极RME1贯通的接触孔。
第一平坦化层OC1可以配备于第一保护层PAS1上来平坦化薄膜晶体管层TFTL的上端。例如，第一平坦化层OC1可以包括第一电极RME1贯通的接触孔。在此，第一平坦化层OC1的接触孔可以连接到第一保护层PAS1的接触孔。第一平坦化层OC1可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质。
发光元件层EML可以布置于薄膜晶体管层TFTL上。发光元件层EML可以包括凸出图案BP、第一电极RME1、第二电极RME2、第一绝缘膜IL1、发光元件ED、第二绝缘膜IL2、第一接触电极CTE1、第二接触电极CTE2、子堤部(sub-bank)SB及第三绝缘膜IL3。
凸出图案BP可以布置于第一平坦化层OC1上。凸出图案BP可以以第一平坦化层OC1的上表面为基准凸出至少一部分。多个凸出图案BP可以布置于多个像素中的每一个的发光区域LA或开口区域。多个发光元件ED可以布置于多个凸出图案BP之间。凸出图案BP可以具有倾斜的侧表面，并且从多个发光元件ED发出的光可以被布置于凸出图案BP上的第一电极RME1及第二电极RME2反射。例如，凸出图案BP可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质。
第一电极RME1可以布置于第一平坦化层OC1及凸出图案BP上。第一电极RME1可以布置于布置在多个发光元件ED的一侧的凸出图案BP上。第一电极RME1可以布置于凸出图案BP的倾斜的侧表面上来反射从发光元件ED发出的光。第一电极RME1可以插入到配备于第一平坦化层OC1的接触孔而连接到第二连接电极CNE2。第一电极RME1可以通过第一接触电极CTE1而电连接于发光元件ED的一端。例如，第一电极RME1可以从像素的像素电路接收与发光元件ED的亮度成比例的电压。
第二电极RME2可以布置于第一平坦化层OC1及凸出图案BP上。第二电极RME2可以布置于布置在多个发光元件ED的另一侧的凸出图案BP上。第二电极RME2可以布置于凸出图案BP的倾斜的侧表面上来反射从发光元件ED发出的光。第二电极RME2可以通过第二接触电极CTE2而电连接于发光元件ED的另一端。例如，第二电极RME2可以从低电位线接收供应到整个像素的低电位电压。
第一电极RME1及第二电极RME2可以包括反射率高的导电性物质。例如，第一电极RME1及第二电极RME2可以包括银(Ag)、铜(Cu)、铝(Al)、镍(Ni)和镧(La)中的至少一种。作为另一示例，第一电极RME1及第二电极RME2可以包括诸如ITO、IZO、ITZO等的物质。作为又一示例，第一电极RME1及第二电极RME2可以包括具有透明导电性物质层及反射率高的金属层的多个层，或者可以包括包含透明导电性物质及反射率高的金属的一个层。第一电极RME1及第二电极RME2可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘膜IL1可以布置于第一平坦化层OC1、第一电极RME1及第二电极RME2上。第一绝缘膜IL1可以保护第一电极RME1及第二电极RME2并使第一电极RME1及第二电极RME2彼此绝缘。第一绝缘膜IL1可以防止在发光元件ED的整齐排列过程中发光元件ED与第一电极RME1及第二电极RME2直接接触而损坏。
子堤部SB可以在第一绝缘膜IL1上布置于遮光区域BA。子堤部SB可以布置于多个像素的边界，以区分多个像素中的每一个的发光元件ED。子堤部SB可以具有预定的高度，并可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质。
多个发光元件ED可以布置于第一绝缘膜IL1上。多个发光元件ED可以在第一电极RME1与第二电极RME2之间彼此平行地整齐排列。发光元件ED的长度可以大于第一电极RME1与第二电极RME2之间的长度。发光元件ED可以包括多个半导体层，并且可以以一个半导体层为基准来定义一端和与一端相反的另一端。发光元件ED的一端可以布置于第一电极RME1上，发光元件ED的另一端可以布置于第二电极RME2上。发光元件ED的一端可以通过第一接触电极CTE1而电连接于第一电极RME1，发光元件ED的另一端可以通过第二接触电极CTE2而电连接于第二电极RME2。
发光元件ED可以具有微米(Micro-meter)或纳米(Nano-meter)单位的尺寸，并且可以是包括无机物的无机发光二极管。无机发光二极管可以根据在彼此对向的第一电极RME1与第二电极RME2之间沿特定方向形成的电场而在第一电极RME1与第二电极RME2之间整齐排列。
例如，多个发光元件ED可以包括具有相同的物质的活性层，并可以发出相同的波长带的光或相同的颜色的光。从发光元件层EML的第一发光区域LA1、第二发光区域LA2及第三发光区域LA3中的每一个发出的光可以具有相同的颜色。例如，多个发光元件ED可以发出具有440nm至480nm范围的峰值波长的第三颜色的光或蓝色光，但并不限于此。
第二绝缘膜IL2可以布置于多个发光元件ED上。例如，第二绝缘膜IL2可以局部包围多个发光元件ED，并可以不覆盖多个发光元件ED中的每一个的两端。第二绝缘膜IL2可以保护多个发光元件ED，并可以在显示装置10的制造工艺中固定多个发光元件ED。第二绝缘膜IL2可以填充发光元件ED与第一绝缘膜IL1之间的空间。
第一接触电极CTE1可以布置于第一绝缘膜IL1上，并可以插入到配备于第一绝缘膜IL1的接触孔而连接到第一电极RME1。例如，第一绝缘膜IL1的接触孔可以配备于凸出图案BP上，但并不限于此。第一接触电极CTE1的一端可以在凸出图案BP上连接到第一电极RME1，第一接触电极CTE1的另一端可以连接到发光元件ED的一端。
第二接触电极CTE2可以布置于第一绝缘膜IL1上，并可以插入到配备于第一绝缘膜IL1的接触孔而连接到第二电极RME2。例如，第一绝缘膜IL1的接触孔可以配备于凸出图案BP上，但并不限于此。第二接触电极CTE2的一端可以连接到发光元件ED的另一端，第二接触电极CTE2的另一端可以在凸出图案BP上连接到第二电极RME2。
第三绝缘膜IL3可以布置于第一接触电极CTE1及第二接触电极CTE2、子堤部SB、第一绝缘膜IL1及第二绝缘膜IL2上。第三绝缘膜IL3可以布置于发光元件层EML上端来保护发光元件层EML。
波长转换层WLCL可以布置于发光元件层EML上。波长转换层WLCL可以包括第一遮光部件BK1、第一波长转换部WLC1、第二波长转换部WLC2、光透射部LTU、第二保护层PAS2及第二平坦化层OC2。
第一遮光部件BK1可以在第三绝缘膜IL3上布置于遮光区域BA。第一遮光部件BK1可以与子堤部SB沿厚度方向重叠。第一遮光部件BK1可以阻挡光的透射。第一遮光部件BK1可以防止光侵入到第一发光区域LA1、第二发光区域LA2及第三发光区域LA3之间并被混色，从而提高显示装置10的颜色再现率。第一遮光部件BK1可以在平面上布置成包围第一发光区域LA1、第二发光区域LA2及第三发光区域LA3的网格形态。
第一波长转换部WLC1可以布置于第三绝缘膜IL3上的第一发光区域LA1。第一波长转换部WLC1可以被第一遮光部件BK1包围。第一波长转换部WLC1可以包括第一基础树脂BS1、第一散射体SCT1及第一波长移位器WLS1。
第一基础树脂BS1可以包括光透射率相对高的物质。第一基础树脂BS1可以利用透明有机物质构成。例如，第一基础树脂BS1可以包括环氧系树脂、丙烯酸系树脂、卡哆系树脂及酰亚胺系树脂等的有机物质中的至少一种。
第一散射体SCT1可以具有与第一基础树脂BS1不同的折射率，并可以与第一基础树脂BS1形成光学界面。例如，第一散射体SCT1可以包括散射透射光的至少一部分的光散射物质或光散射粒子。例如，第一散射体SCT1可以包括诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)等的金属氧化物，或者可以包括丙烯酸系树脂或聚氨酯系树脂等的有机粒子。第一散射体SCT1可以实质上不转换入射光的峰值波长且与入射光的入射方向无关地沿随机方向散射光。
第一波长移位器WLS1可以将入射光的峰值波长转换或移位到第一峰值波长。例如，第一波长移位器WLS1可以将从发光元件层EML提供的蓝色光转换为具有610nm至650nm范围的单峰值波长的红色光并发出。第一波长移位器WLS1可以是量子点、量子棒或荧光体。量子点可以是电子从导带跃迁到价带时发出特定的颜色的粒子状物质。
从发光元件层EML提供的蓝色光的一部分可以借由第一波长移位器WLS1而不转换为红色光而透射第一波长转换部WLC1。在从发光元件层EML提供的蓝色光中没有被第一波长转换部WLC1转换而入射到第一滤色器CF1的光可以借由第一滤色器CF1而被阻挡。并且，从发光元件层EML提供的蓝色光中被第一波长转换部WLC1转换的红色光可以透射第一滤色器CF1并射出到外部。因此，第一发光区域LA1可以发出红色光。
第二波长转换部WLC2可以布置于第三绝缘膜IL3上的第二发光区域LA2。第二波长转换部WLC2可以被第一遮光部件BK1包围。第二波长转换部WLC2可以包括第二基础树脂BS2、第二散射体SCT2及第二波长移位器WLS2。
第二基础树脂BS2可以包括光透射率相对高的物质。第二基础树脂BS2可以利用透明有机物质构成。例如，第二基础树脂BS2可以利用与第一基础树脂BS1相同的物质构成，或者可以利用在第一基础树脂BS1中例示的物质构成。
第二散射体SCT2可以具有与第二基础树脂BS2不同的折射率，并可以与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包括散射透射光的至少一部分的光散射物质或光散射粒子。例如，第二散射体SCT2可以利用与第一散射体SCT1相同的物质构成，或者可以利用在第一散射体SCT1中例示的物质构成。
第二波长移位器WLS2可以将入射光的峰值波长转换或移位到与第一波长移位器WLS1的第一峰值波长不同的第二峰值波长。例如，第二波长移位器WLS2可以将从发光元件层EML提供的蓝色光转换为具有510nm至550nm范围的单峰值波长的绿色光并发出。第二波长移位器WLS2可以是量子点、量子棒或荧光体。第二波长移位器WLS2可以包括与第一波长移位器WLS1中例示的物质相同主旨的物质。第二波长移位器WLS2的波长转换范围可以利用使第二波长移位器WLS2的波长转换范围与第一波长移位器WLS1的波长转换范围不同的量子点、量子棒或荧光体构成。
光透射部LTU可以布置于第三绝缘膜IL3上的第三发光区域LA3。光透射部LTU可以被第一遮光部件BK1包围。光透射部LTU可以维持入射光的峰值波长并透射。光透射部LTU可以包括第三基础树脂BS3及第三散射体SCT3。
第三基础树脂BS3可以包括光透射率相对高的物质。第三基础树脂BS3可以利用透明有机物质构成。例如，第三基础树脂BS3可以利用与第一基础树脂BS1或第二基础树脂BS2相同的物质构成，或者可以利用第一基础树脂BS1或第二基础树脂BS2中例示的物质形成。
第三散射体SCT3可以具有与第三基础树脂BS3不同的折射率，并可以与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包括散射透射光的至少一部分的光散射物质或光散射粒子。例如，第三散射体SCT3可以利用与第一散射体SCT1或第二散射体SCT2相同的物质构成，或者可以利用在第一散射体SCT1或第二散射体SCT2中例示的物质构成。
由于波长转换层WLCL直接布置于发光元件层EML的第三绝缘膜IL3上，因此显示装置10可以不需要用于第一波长转换部WLC1及第二波长转换部WLC2和光透射部LTU的单独的基板。因此，第一波长转换部WLC1及第二波长转换部WLC2和光透射部LTU可以容易地分别与第一发光区域LA1、第二发光区域LA2及第三发光区域LA3对准，并且显示装置10的厚度可以相对地减小。
第二保护层PAS2可以覆盖第一波长转换部WLC1及第二波长转换部WLC2、光透射部LTU和第一遮光部件BK1。例如，第二保护层PAS2可以密封第一波长转换部WLC1及第二波长转换部WLC2和光透射部LTU来防止第一波长转换部WLC1及第二波长转换部WLC2和光透射部LTU的损坏或污染。例如，第二保护层PAS2可以包括无机物质。
第二平坦化层OC2可以布置于第二保护层PAS2上而平坦化第一波长转换部WLC1及第二波长转换部WLC2和光透射部LTU的上端。例如，第二平坦化层OC2可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质。
滤色器层CFL可以布置于波长转换层WLCL上。滤色器层CFL可以包括第二遮光部件BK2、第一滤色器CF1、第二滤色器CF2及第三滤色器CF3和第三保护层PAS3。
第二遮光部件BK2可以在波长转换层WLCL的第二平坦化层OC2上布置于遮光区域BA。第二遮光部件BK2可以与第一遮光部件BK1或子堤部SB沿厚度方向重叠。第二遮光部件BK2可以阻挡光的透射。第二遮光部件BK2可以防止光侵入到第一发光区域LA1、第二发光区域LA2及第三发光区域LA3之间并被混色，从而提高显示装置10的颜色再现率。第二遮光部件BK2可以在平面上布置成包围第一发光区域LA1、第二发光区域LA2及第三发光区域LA3的网格形态。
第一滤色器CF1可以布置于第二平坦化层OC2上的第一发光区域LA1。第一滤色器CF1可以被第二遮光部件BK2包围。第一滤色器CF1可以与第一波长转换部WLC1沿厚度方向重叠。第一滤色器CF1可以选择性地透射第一颜色的光(例如，红色光)，并阻挡或吸收第二颜色的光(例如，绿色光)及第三颜色的光(例如，蓝色光)。例如，第一滤色器CF1可以是红色滤色器，并可以包括红色的色料(Red Colorant)。
第二滤色器CF2可以布置于第二平坦化层OC2上的第二发光区域LA2。第二滤色器CF2可以被第二遮光部件BK2包围。第二滤色器CF2可以与第二波长转换部WLC2沿厚度方向重叠。第二滤色器CF2可以选择性地透射第二颜色的光(例如，绿色光)，并可以阻挡或吸收第一颜色的光(例如，红色光)及第三颜色的光(例如，蓝色光)。例如，第二滤色器CF2可以是绿色滤色器，并可以包括绿色的色料(Green Colorant)。
第三滤色器CF3可以布置于第二平坦化层OC2上的第三发光区域LA3。第三滤色器CF3可以被第二遮光部件BK2包围。第三滤色器CF3可以与光透射部LTU沿厚度方向重叠。第三滤色器CF3可以选择性地透射第三颜色的光(例如，蓝色光)，并可以阻挡或吸收第一颜色的光(例如，红色光)及第二颜色的光(例如，绿色光)。例如，第三滤色器CF3可以是蓝色滤色器，并可以包括蓝色的色料(Blue Colorant)。
第一滤色器CF1、第二滤色器CF2及第三滤色器CF3可以吸收从显示装置10的外部引入的光的一部分，以减少因外部光而引起的反射光。因此，第一滤色器CF1、第二滤色器CF2及第三滤色器CF3可以防止因外部光反射引起的颜色失真。
由于第一滤色器CF1、第二滤色器CF2及第三滤色器CF3直接布置于波长转换层WLCL的第二平坦化层OC2上，因此显示装置10可以不需要用于第一滤色器CF1、第二滤色器CF2及第三滤色器CF3的单独的基板。因此，显示装置10的厚度可以相对地减小。
第三保护层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2及第三滤色器CF3。第三保护层PAS3可以保护第一滤色器CF1、第二滤色器CF2及第三滤色器CF3。
封装层TFE可以布置于滤色器层CFL的第三保护层PAS3上。封装层TFE可以覆盖显示层DPL的上表面及侧表面。例如，封装层TFE可以包括至少一个无机膜以防止氧气或水分的渗透。并且，封装层TFE可以包括至少一个有机膜，以保护显示装置10免受诸如灰尘之类的异物的影响。
垫部PD可以布置于第一基板SUB1的一表面或上表面。垫部PD可以布置于平坦化的第一接触孔CNT1上。垫部PD的下表面可以是平坦的。垫部PD可以不插入到第一接触孔CNT1内。垫部PD可以连接到插入至第二接触孔CNT2的第一连接布线CWL1。垫部PD可以通过插入至第一接触孔CNT1的连接膜ACF而电连接于柔性膜FPCB。垫部PD可以将从柔性膜FPCB接收的电信号供应到第一连接布线CWL1。
因此，在显示装置10中，从第一基板SUB1的上表面对第一接触孔CNT1进行图案化，然后将垫部PD布置到平坦化的第一接触孔CNT1上，从而可以防止在接触孔从第一基板SUB1的下表面被图案化的情况下第一基板SUB1被损坏。并且，显示装置10可以防止在垫部PD插入到第一接触孔CNT1的情况下垫部PD被剥离。可以降低显示装置的制造工艺的难度来提高生产性及可靠性。
连接膜ACF可以插入到第一基板SUB1的第一接触孔CNT1。连接膜ACF的上表面可以与第一基板SUB1的上表面布置于同一平面。连接膜ACF可以将柔性膜FPCB的一端附着于垫部PD。连接膜ACF的一表面可以在第一接触孔CNT1的上端附着于垫部PD，连接膜ACF的另一表面可以在第一接触孔CNT1的下端附着于柔性膜FPCB。例如，连接膜ACF可以包括各向异性导电膜(Anisotropic Conductive Film)。在连接膜ACF包括各向异性导电膜的情况下，连接膜ACF可以在垫部PD与柔性膜FPCB的接触垫接触的区域具有导电性，并可以将柔性膜FPCB电连接到垫部PD。
柔性膜FPCB可以布置于第一基板SUB1的下表面。柔性膜FPCB可以通过粘合部件AD而附着于第一基板SUB1的下表面。粘合部件AD可以固定柔性膜FPCB并防止水分通过第一接触孔CNT1渗透。柔性膜FPCB的一侧可以通过连接膜ACF而电连接于垫部PD，柔性膜FPCB的另一侧可以电连接于源极电路板(未示出)。柔性膜FPCB可以将数据驱动部DIC的信号传送到显示装置10。例如，数据驱动部DIC可以是集成电路(IC：Integrated Circuit)。数据驱动部DIC可以以时序控制器的数据控制信号为基础将数字视频数据转换成模拟数据电压，并可以通过柔性膜FPCB将模拟数据电压供应到显示区域DA的数据线。显示装置10可以包括布置于第一基板SUB1的上表面的垫部PD及布置于第一基板SUB1的下表面的柔性膜FPCB，从而最小化非显示区域NDA的面积。
图6至图12是示出根据一实施例的显示装置的制造过程的剖视图。
在图6中，载体基板CG可以在显示装置10的制造过程中支撑显示装置10。例如，载体基板CG可以是载体玻璃，但并不限于此。
第一基板SUB1可以布置于载体基板CG上。第一基板SUB1可以是基础基板或基础部件。第一基板SUB1可以是可进行弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。例如，第一基板SUB1可以包括诸如聚酰亚胺(PI)之类的高分子树脂等的绝缘物质，但并不限于此。
第一接触孔CNT1可以形成在第一基板SUB1的一部分。第一接触孔CNT1可以从第一基板SUB1的上表面被图案化并贯通到第一基板SUB1的下表面。因此，第一接触孔CNT1的上部宽度可以大于第一接触孔CNT1的下部宽度。例如，第一接触孔CNT1可以利用光刻工艺而被图案化，但并不限于此。由于在第一基板SUB1被载体基板CG支撑的状态下第一接触孔CNT1被图案化，因此第一基板SUB1可以不损坏。作为另一示例，第一接触孔CNT1可以利用激光工艺或等离子体工艺而被图案化。
在图7中，填充部件FIL可以填充配备于第一基板SUB1的第一接触孔CNT1来平坦化第一基板SUB1的上端。填充部件FIL的上表面可以与第一基板SUB1的上表面布置于同一平面。填充部件FIL可以填充第一接触孔CNT1从而可以平坦化将要布置垫部PD的区域。
例如，填充部件FIL可以包括有机物质。填充部件FIL可以包括丙烯酸树脂(AcrylResin)、环氧树脂(Epoxy Resin)、酚醛树脂(Phenolic Resin)、聚酰胺树脂(PolyamideResin)及聚酰亚胺树脂(Polyimide Resin)中的至少一种。
作为另一示例，填充部件FIL可以包括光致抗蚀剂。填充部件FIL可以是正性光致抗蚀剂或负性光致抗蚀剂。
在图8中，垫部PD可以布置于第一基板SUB1的一表面或上表面。垫部PD可以布置于平坦化的第一接触孔CNT1上。垫部PD可以不插入到第一接触孔CNT1内。例如，在填充部件FIL未填充到第一接触孔CNT1内，而是垫部PD插入到第一接触孔CNT1的情况下，垫部PD可能在载体基板CG的拆卸过程中被剥离。因此，在显示装置10中，将垫部PD布置于平坦化的第一接触孔CNT1上，从而能够防止垫部PD被剥离。
第二基板SUB2可以布置于垫部PD及第一基板SUB1上。例如，第二基板SUB2可以包括诸如聚酰亚胺(PI)之类的高分子树脂等的绝缘物质，但并不限于此。第二基板SUB2可以包括第二接触孔CNT2。第二接触孔CNT2可以从第二基板SUB2的上表面被图案化并贯通至第二基板SUB2的下表面。
第一连接布线CWL1及遮光层BML可以在第二基板SUB2上布置成彼此隔开。第一连接布线CWL1可以与遮光层BML在同一层利用相同的物质构成。第一连接布线CWL1可以插入到第二接触孔CNT2而连接到垫部PD。
在图9中，显示层DPL可以堆叠于第二基板SUB2上。薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL及滤色器层CFL可以依次堆叠在第二基板SUB2上。封装层TFE可以覆盖显示层DPL的上表面及侧表面。
在图10中，可以从第一基板SUB1的下表面去除载体基板CG。例如，可以利用布置于载体基板CG与第一基板SUB1之间的牺牲层(未示出)而从第一基板SUB1的下表面去除载体基板CG，但并不限于此。
在图11中，可以通过蚀刻(Etching)工艺而去除插入到第一接触孔CNT1的填充部件FIL。可以对第一基板SUB1的下表面执行干式蚀刻(Dry Etching)工艺、等离子体蚀刻(Plasma Etching)工艺及激光蚀刻(Laser Etching)工艺中的至少一种工艺，并且填充部件FIL可以被选择性地去除。可以对第一基板SUB1的整个下表面执行具有预设定的蚀刻选择比(Etching Selectivity)的蚀刻工艺。在此，蚀刻选择比可以被设定为使得填充部件FIL的蚀刻速率显著大于第一基板SUB1的蚀刻速率。因此，蚀刻选择比可以被调节为使得第一基板SUB1的下表面不被蚀刻而填充部件FIL被蚀刻。例如，蚀刻选择比可以根据蚀刻工艺中使用的诸如气体、温度、压力、等离子体功率等的工艺条件来确定。因此，第一基板SUB1可以不损坏，并且填充部件FIL可以相对快速地去除。当填充部件FIL被蚀刻时，垫部PD的下表面可以通过第一接触孔CNT1而被暴露。
例如，在去除载体基板CG之后蚀刻第一基板SUB1的下表面来形成第一接触孔CNT1的情况下，第一基板SUB1可能损坏或图案化工艺可能需要过多的时间。因此，在显示装置10中，在从第一基板SUB1的上表面对第一接触孔CNT1进行图案化并利用填充部件FIL完成显示层DPL的堆叠之后，利用第一基板SUB1和填充部件FIL的蚀刻选择比来去除填充部件FIL，从而能够防止第一基板SUB1被损坏并快速地执行图案化工艺。
在图12中，连接膜ACF可以插入到第一基板SUB1的第一接触孔CNT1。连接膜ACF可以将柔性膜FPCB的一端附着于垫部PD。连接膜ACF的一表面可以在第一接触孔CNT1的上端附着于垫部PD，并且连接膜ACF的另一表面可以在第一接触孔CNT1的下端附着于柔性膜FPCB。
柔性膜FPCB可以布置于第一基板SUB1的下表面。柔性膜FPCB的一侧可以连接到垫部PD，柔性膜FPCB的另一侧可以在第一基板SUB1的下表面连接到源极电路板(未示出)。柔性膜FPCB可以将数据驱动部DIC的信号传送到显示装置10。
图13是沿图2的I-I'线剖切的另一示例的剖视图，图14是图13的A2区域的放大图。图13及图14的显示装置中残留在第一接触孔CNT1内的填充部件FIL的构成不同，将简略说明或省略与上述的构成相同的构成。
参照图13及图14，第一基板SUB1可以支撑显示装置10。第一基板SUB1可以是基础基板或基础部件。例如，第一基板SUB1可以包括诸如聚酰亚胺(PI)之类的高分子树脂等的绝缘物质，但并不限于此。
第一基板SUB1可以包括第一接触孔CNT1。第一接触孔CNT1可以从第一基板SUB1的上表面被图案化并贯通到第一基板SUB1的下表面。例如，第一接触孔CNT1的上部宽度W1可以大于第一接触孔CNT1的下部宽度W2。
填充部件FIL可以布置于第一接触孔CNT1的上部内侧。填充部件FIL可以在显示层DPL的堆叠过程中填充到第一接触孔CNT1内而使第一基板SUB1的上端平坦化，并可以在柔性膜FPCB布置于第一基板SUB1的下端之前被去除。可以对第一基板SUB1的整个下表面执行具有预设定的蚀刻选择比(Etching Selectivity)的蚀刻工艺。在此，蚀刻选择比可以被设定为使得填充部件FIL的蚀刻速率显著大于第一基板SUB1的蚀刻速率。因此，蚀刻选择比可以被调节为使得第一基板SUB1的下表面不被蚀刻而填充部件FIL被蚀刻。例如，在执行具有直线度的蚀刻工艺的情况下，由于第一接触孔CNT1的下部宽度W2小于第一接触孔CNT1的上部宽度W1，因此填充部件FIL可以残留在第一接触孔CNT1的上部内侧。填充部件FIL的残留量可以向第一接触孔CNT1的上部而增加。填充部件FIL可以包围插入到第一接触孔CNT1的连接膜ACF的上部，并可以支撑垫部PD的一部分。
例如，填充部件FIL可以包括有机物质。填充部件FIL可以包括丙烯酸树脂(AcrylResin)、环氧树脂(Epoxy Resin)、酚醛树脂(Phenolic Resin)、聚酰胺树脂(PolyamideResin)及聚酰亚胺树脂(Polyimide Resin)中的至少一种。
作为另一示例，填充部件FIL可以包括光致抗蚀剂。填充部件FIL可以是正性光致抗蚀剂或负性光致抗蚀剂。
垫部PD可以布置于第一基板SUB1的一表面或上表面。垫部PD可以布置于借由填充部件FIL而被平坦化的第一接触孔CNT1上。垫部PD可以不插入到第一接触孔CNT1内。垫部PD可以连接于插入到第二接触孔CNT2的第一连接布线CWL1。垫部PD可以通过插入到第一接触孔CNT1的连接膜ACF而电连接于柔性膜FPCB。垫部PD可以将从柔性膜FPCB接收的电信号供应到第一连接布线CWL1。
因此，在显示装置10中，从第一基板SUB1的上表面对第一接触孔CNT1进行图案化，然后将垫部PD布置于平坦化的第一接触孔CNT1上，从而可以防止在接触孔从第一基板SUB1的下表面被图案化的情况下第一基板SUB1被损坏。并且，在显示装置10中，可以防止在垫部PD插入到第一接触孔CNT1的情况下垫部PD被剥离。
连接膜ACF可以插入到第一基板SUB1的第一接触孔CNT1。连接膜ACF可以将柔性膜FPCB的一端附着于垫部PD。连接膜ACF的上部可以被残留的填充部件FIL包围。连接膜ACF的一表面可以在第一接触孔CNT1的上端附着于垫部PD，并且连接膜ACF的另一表面可以在第一接触孔CNT1的下端附着于柔性膜FPCB。例如，连接膜ACF可以包括各向异性导电膜(Anisotropic Conductive Film)。在连接膜ACF包括各向异性导电膜的情况下，连接膜ACF可以在垫部PD和柔性膜FPCB的接触垫接触的区域具有导电性，并可以将柔性膜FPCB电连接于垫部PD。
图15及图16是示出根据另一实施例的显示装置的制造过程的剖视图。图15的制造过程可以是图10的制造过程之后的过程。
在图15中，填充部件FIL的一部分可以通过蚀刻(Etching)工艺而去除，填充部件FIL的另一部分可以残留在第一接触孔CNT1的上部内侧。可以对第一基板SUB1的下表面执行干式蚀刻(Dry Etching)工艺、等离子体蚀刻(Plasma Etching)工艺及激光蚀刻(LaserEtching)工艺中的至少一种工艺，并且填充部件FIL可以被选择性地去除。可以对第一基板SUB1的整个下表面执行具有预设定的蚀刻选择比(Etching Selectivity)的蚀刻工艺。在此，蚀刻选择比可以被设定为使得填充部件FIL的蚀刻速率显著大于第一基板SUB1的蚀刻速率。因此，蚀刻选择比可以被调节为使得第一基板SUB1的下表面不被蚀刻而填充部件FIL被蚀刻。蚀刻选择比可以根据蚀刻工艺中使用的诸如气体、温度、压力、等离子体功率等的工艺条件来确定。例如，在执行具有直线度的蚀刻工艺的情况下，由于第一接触孔CNT1的下部宽度小于第一接触孔CNT1的上部宽度，因此填充部件FIL可以残留在第一接触孔CNT1的上部内侧。填充部件FIL的残留量可以向第一接触孔CNT1的上部而增加。填充部件FIL可以包围插入到第一接触孔CNT1的连接膜ACF的上部，并可以支撑垫部PD的一部分。因此，第一基板SUB1可以不损坏，并且填充部件FIL的大部分可以相对快速地被去除。当填充部件FIL被蚀刻时，垫部PD的下表面可以通过第一接触孔CNT1而被暴露。
例如，在去除载体基板CG之后蚀刻第一基板SUB1的下表面来形成第一接触孔CNT1的情况下，第一基板SUB1可能被损坏或图案化工艺可能需要过多的时间。因此，在显示装置10中，在从第一基板SUB1的上表面对第一接触孔CNT1进行图案化并利用填充部件FIL完成显示层DPL的堆叠之后，利用第一基板SUB1和填充部件FIL的蚀刻选择比来去除填充部件FIL，从而能够防止第一基板SUB1被损坏并快速地执行图案化工艺。
在图16中，连接膜ACF可以插入到第一基板SUB1的第一接触孔CNT1。连接膜ACF可以将柔性膜FPCB的一端附着于垫部PD。连接膜ACF的上部可以被残留的填充部件FIL包围。连接膜ACF的一表面可以在第一接触孔CNT1的上端附着于垫部PD，并且连接膜ACF的另一表面可以在第一接触孔CNT1的下端附着于柔性膜FPCB。
柔性膜FPCB可以布置于第一基板SUB1的下表面。柔性膜FPCB的一侧可以连接到垫部PD，柔性膜FPCB的另一侧可以在第一基板SUB1的下表面连接到源极电路板(未示出)。柔性膜FPCB可以将数据驱动部DIC的信号传送到显示装置10。
图17及图18是示出根据又一实施例的显示装置的制造过程的剖视图。图17的制造过程可以是图10的制造过程之后的过程。
在图17中，在显示层DPL的堆叠过程中，第一基板SUB1可以具有第一厚度T1，第二基板SUB2可以具有第三厚度T3。第一基板SUB1的下表面的一部分和插入到第一接触孔CNT1的填充部件FIL可以通过蚀刻(Etching)工艺而被去除。可以对第一基板SUB1的下表面执行干式蚀刻(Dry Etching)工艺、等离子体蚀刻(Plasma Etching)工艺及激光蚀刻(LaserEtching)工艺中的至少一种工艺，并且第一基板SUB1的下表面的一部分和填充部件FIL可以被选择性地去除。可以对第一基板SUB1的整个下表面执行具有预设定的蚀刻选择比(Etching Selectivity)的蚀刻工艺。在此，蚀刻选择比可以被设定为使得填充部件FIL的蚀刻速率显著大于第一基板SUB1的蚀刻速率。因此，蚀刻选择比可以被调节为使得第一基板SUB1的下表面被蚀刻一部分并且填充部件FIL全部被蚀刻。例如，蚀刻选择比可以根据蚀刻工艺中使用的诸如气体、温度、压力、等离子体功率等的工艺条件来确定。因此，执行蚀刻工艺的第一基板SUB1可以具有第二厚度T2，并且填充部件FIL可以全部被去除。第一基板SUB1的第二厚度T2可以等于第二基板SUB2的第三厚度T3，或者小于第三厚度T3，但并不限于此。当填充部件FIL被蚀刻时，垫部PD的下表面可以通过第一接触孔CNT1而被暴露。
例如，在去除载体基板CG之后蚀刻第一基板SUB1的下表面来形成第一接触孔CNT1的情况下，第一基板SUB1可能被损坏或图案化工艺可能需要过多的时间。因此，在显示装置10中，在从第一基板SUB1的上表面对第一接触孔CNT1进行图案化并利用填充部件FIL完成显示层DPL的堆叠之后，利用第一基板SUB1和填充部件FIL的蚀刻选择比来去除填充部件FIL，从而能够防止第一基板SUB1被损坏并快速地执行图案化工艺。
在图18中，连接膜ACF可以插入到第一基板SUB1的第一接触孔CNT1。连接膜ACF可以将柔性膜FPCB的一端附着于垫部PD。连接膜ACF的一表面可以在第一接触孔CNT1的上端附着于垫部PD，并且连接膜ACF的另一表面可以在第一接触孔CNT1的下端附着于柔性膜FPCB。
图19是示出根据一实施例的瓦片型显示装置的结合结构的平面图，图20是沿图19的II-II'线剖切的剖视图。
参照图19及图20，瓦片型显示装置TD可以包括多个显示装置10、结合部件20及盖部件30。多个显示装置10可以排列为网格型，但并不限于此。多个显示装置10可以沿第一方向(X轴方向)或第二方向(Y轴方向)连接，并且瓦片型显示装置TD可以具有特定形状。例如，多个显示装置10可以分别具有彼此相同的大小，但并不限于此。作为另一示例，多个显示装置10可以具有彼此不同的大小。
瓦片型显示装置TD可以包括第一显示装置10-1、第二显示装置10-2、第三显示装置10-3以及第四显示装置10-4。显示装置10的数量及结合关系并不限于图19的实施例。显示装置10的数量可以根据显示装置10及瓦片型显示装置TD中的每一个的尺寸来确定。
显示装置10可以包括显示区域DA及非显示区域NDA。显示区域DA可以包括多个像素来显示图像。非显示区域NDA可以布置于显示区域DA的周围来包围显示区域DA，并且可以不显示图像。
瓦片型显示装置TD可以包括布置于多个显示区域DA之间的结合区域SM。瓦片型显示装置TD可以通过连接相邻的各个显示装置10的非显示区域NDA来形成。多个显示装置10可以通过布置于结合区域SM的结合部件20或粘合部件而彼此连接。多个显示装置10中的每一个的结合区域SM可以不包括垫部或附着于垫部的柔性膜。因此，多个显示装置10中的每一个的显示区域DA之间的距离可以接近到多个显示装置10之间的结合区域SM不被用户识别的程度。并且，多个显示装置10中的每一个的显示区域DA的外部光反射率可以与多个显示装置10之间的结合区域SM的外部光反射率实质上相同。因此，瓦片型显示装置TD可以防止多个显示装置10之间的结合区域SM被用户识别，从而改善多个显示装置10之间的隔断感并提高图像的沉浸度。
显示装置10可以包括在显示区域DA沿着多个行和列而排列的多个像素。多个像素中的每一个可以包括借由像素定义膜或堤部(bank)而定义的发光区域LA，并可以通过发光区域LA而发出具有预定的峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2及第三发光区域LA3。第一发光区域LA1、第二发光区域LA2及第三发光区域LA3中的每一个可以是从显示装置10的发光元件生成的光发出到显示装置10的外部的区域。
第一发光区域LA1、第二发光区域LA2及第三发光区域LA3可以沿显示区域DA的第一方向(X轴方向)而依次重复布置。例如，第一发光区域LA1的面积可以大于第二发光区域LA2的面积，第二发光区域LA2的面积可以大于第三发光区域LA3的面积。作为另一示例，第一发光区域LA1的面积、第二发光区域LA2的面积及第三发光区域LA3的面积可以实质上相同。
显示装置10的显示区域DA可以包括包围多个发光区域LA的遮光区域BA。遮光区域BA可以防止从第一发光区域LA1、第二发光区域LA2及第三发光区域LA3发出的光的混色。
瓦片型显示装置TD可以利用布置于多个显示装置10之间的结合部件20来使相邻的显示装置10的侧表面彼此结合。结合部件20连接以网格形态排列的第一显示装置10-1至第四显示装置10-4的侧表面，从而可以实现瓦片型显示装置TD。结合部件20可以结合彼此相邻的显示装置10的第一基板SUB1及第二基板SUB2的侧表面、显示层DPL的侧表面及封装层TFE的侧表面。
例如，结合部件20利用具有相对薄的厚度的粘合剂或双面胶构成，从而可以最小化多个显示装置10之间的间隔。作为另一示例，结合部件20利用具有相对薄的厚度的结合框架构成，从而可以最小化多个显示装置10之间的间隔。因此，瓦片型显示装置TD可以防止多个显示装置10之间的结合区域SM被用户识别。
盖部件30可以布置于多个显示装置10及结合部件20的上表面，从而覆盖多个显示装置10及结合部件20。例如，盖部件30可以布置于多个显示装置10中的每一个的封装层TFE的上表面。盖部件30可以保护瓦片型显示装置TD的上表面。
以上，参照附图对本发明的实施例进行了说明，但只要是在本发明所属技术领域中具有普通知识的人员，便可以理解在不改变本发明的其技术思想或必要特征的情况下能够以其他具体形态实施。因此，应当理解，以上记述的实施例在所有方面均为示例性的，而不是限定性的。

Claims (20)

1.一种显示装置，包括：
第一基板，包括第一接触孔；
垫部，布置于所述第一基板上而覆盖所述第一接触孔；
第二基板，布置于所述垫部及所述第一基板上；
显示层，布置于所述第二基板上；
柔性膜，布置于所述第一基板的下表面；以及
连接膜，插入到所述第一接触孔而电连接所述垫部与所述柔性膜，
其中，所述第一接触孔的上部宽度大于所述第一接触孔的下部宽度。
2.根据权利要求1所述的显示装置，其中，
所述连接膜的上表面与所述第一基板的上表面布置于同一平面。
3.根据权利要求1所述的显示装置，其中，
所述垫部的下表面平坦。
4.根据权利要求1所述的显示装置，还包括：
填充部件，布置于所述第一接触孔的上部内侧而包围所述连接膜的上部。
5.根据权利要求4所述的显示装置，其中，
所述填充部件包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂及聚酰亚胺树脂中的至少一种。
6.根据权利要求4所述的显示装置，其中，
所述填充部件包括正性光致抗蚀剂或负性光致抗蚀剂。
7.根据权利要求1所述的显示装置，还包括：
粘合部件，将所述柔性膜附着于所述第一基板的下表面。
8.根据权利要求1所述的显示装置，还包括：
第一连接布线，布置于所述第二基板上并通过配备于所述第二基板的第二接触孔而连接于所述垫部。
9.根据权利要求8所述的显示装置，其中，
所述显示层包括：
薄膜晶体管层，布置于所述第二基板上并包括薄膜晶体管；
发光元件层，布置于所述薄膜晶体管层上并包括发光元件；以及
波长转换层，布置于所述发光元件层上并转换从所述发光元件发出的光的波长。
10.根据权利要求9所述的显示装置，其中，
所述薄膜晶体管层包括：
缓冲层，布置于所述第一连接布线及所述第二基板上；
栅极绝缘膜，布置于所述缓冲层上；
层间绝缘膜，布置于所述栅极绝缘膜上；
连接电极，布置于所述层间绝缘膜上并连接到所述薄膜晶体管；以及
第二连接布线，布置于所述层间绝缘膜上并通过贯通所述层间绝缘膜、所述栅极绝缘膜及所述缓冲层的第三接触孔而连接到所述第一连接布线。
11.一种显示装置的制造方法，包括如下步骤：
配备载体基板及在所述载体基板上的第一基板；
对所述第一基板的上表面进行图案化来形成第一接触孔；
在所述第一接触孔填充填充部件；
在所述填充部件上布置垫部；
形成覆盖所述垫部及所述第一基板的第二基板；
在所述第二基板上形成显示层；
从所述第一基板的下表面去除所述载体基板；
利用所述第一基板及所述填充部件的蚀刻选择比在所述第一基板的下表面蚀刻所述填充部件；以及
将连接膜插入到所述第一接触孔而将布置于所述第一基板的下表面的柔性膜电连接于所述垫部。
12.根据权利要求11所述的显示装置的制造方法，其中，
所述蚀刻选择比被设定为使得所述填充部件的蚀刻速率比所述第一基板的蚀刻速率快。
13.根据权利要求11所述的显示装置的制造方法，其中，
所述蚀刻选择比根据在蚀刻工艺使用的气体、温度、压力、等离子体功率中的至少一个工艺条件而确定。
14.根据权利要求11所述的显示装置的制造方法，其中，
蚀刻所述填充部件的步骤包括如下步骤：将所述填充部件的一部分残留在所述第一接触孔的上部内侧。
15.根据权利要求11所述的显示装置的制造方法，其中，
填充所述填充部件的步骤包括如下步骤：将所述填充部件的上表面与所述第一基板的上表面布置于同一平面。
16.根据权利要求11所述的显示装置的制造方法，其中，
蚀刻所述填充部件的步骤包括如下步骤：利用所述第一基板及所述填充部件的所述蚀刻选择比来蚀刻所述第一基板的下表面的一部分。
17.根据权利要求11所述的显示装置的制造方法，其中，
蚀刻所述填充部件的步骤包括如下步骤：执行干式蚀刻工艺、等离子体蚀刻工艺及激光蚀刻工艺中的至少一种工艺。
18.根据权利要求11所述的显示装置的制造方法，其中，
所述填充部件包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂及聚酰亚胺树脂中的至少一种。
19.根据权利要求11所述的显示装置的制造方法，其中，
所述填充部件包括正性光致抗蚀剂或负性光致抗蚀剂。
20.一种瓦片型显示装置，包括：
多个显示装置，包括配备有多个像素的显示区域及包围所述显示区域的非显示区域；以及
结合部件，结合所述多个显示装置，
所述多个显示装置中的每一个是根据权利要求1至10中的任意一项权利要求所述的显示装置。
CN202210219388.9A 2021-03-10 2022-03-08 显示装置、显示装置的制造方法及瓦片型显示装置 Pending CN115084200A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0031368 2021-03-10
KR1020210031368A KR102879572B1 (ko) 2021-03-10 2021-03-10 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN115084200A true CN115084200A (zh) 2022-09-20

Family

ID=83194064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210219388.9A Pending CN115084200A (zh) 2021-03-10 2022-03-08 显示装置、显示装置的制造方法及瓦片型显示装置

Country Status (2)

Country Link
KR (1) KR102879572B1 (zh)
CN (1) CN115084200A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
US10170711B2 (en) * 2015-05-05 2019-01-01 Apple Inc. Display with vias to access driver circuitry
US10217416B2 (en) * 2016-07-05 2019-02-26 Innolux Corporation Display device
US10674606B2 (en) * 2018-03-13 2020-06-02 Innolux Corporation Display panel and display device

Also Published As

Publication number Publication date
KR102879572B1 (ko) 2025-10-31
US20220293670A1 (en) 2022-09-15
KR20220127410A (ko) 2022-09-20

Similar Documents

Publication Publication Date Title
US20250194325A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR102838080B1 (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN117501838A (zh) 显示装置
CN115528073A (zh) 瓦片型显示装置
US11989481B2 (en) Display device, method of manufacturing the same and tiled display device including the same
CN116666418A (zh) 显示装置、制造其的方法及包括其的拼接显示装置
CN116709847A (zh) 显示装置、制造其的方法及具有其的拼接显示装置
KR102835637B1 (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230140659A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
EP4287255B1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230275114A1 (en) Display device and tiled display device including the same
CN118077053A (zh) 显示装置和包括该显示装置的拼接显示装置
CN115084200A (zh) 显示装置、显示装置的制造方法及瓦片型显示装置
US12550512B2 (en) Display device with connecting film electrically connecting pad part with flexible film, and tiled display device including the same
US12550491B2 (en) Display device, method of manufacturing the same and tiled display device including the same
KR102920473B1 (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20230129075A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN117546223A (zh) 显示装置和包括该显示装置的拼接显示装置
KR20220041262A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
CN114551491A (zh) 显示装置、制造其的方法以及包括其的拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination