CN114975108A - 半导体结构的形成方法 - Google Patents

Abstract

半导体结构的形成方法，包括：提供基底；在所述基底上形成多个分立的侧墙，所述侧墙包括掩膜侧墙和伪掩膜侧墙；去除部分区域的伪掩膜侧墙，使得所述掩膜侧墙和剩余的伪掩膜侧墙间隔距离的均匀度满足预设范围；以所述掩膜侧墙和剩余的伪掩膜侧墙为掩膜，图形化所述基底，形成与所述掩膜侧墙对应的鳍部和与所述剩余的伪掩膜侧墙对应的伪鳍部；去除所述伪鳍部。采用本发明实施例的半导体结构的形成方法，可以改善现有技术形成的鳍部具有不同的关键尺寸，从而使其满足工艺要求。

Description

半导体结构的形成方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

当前，在半导体制造中，随着半导体工艺不断的向着微型化发展，基于传统平面的金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Filed-EffectTransistor，MOSFET)的漏极(Drain)和源极(Source)的间距不断的减小，栅极(Grid)下面与漏极和源极的接触面积越来越小，导致栅极结构对沟道的控制能力随之变差，栅极电压夹断(Pinch Off)沟道的难度也越来越大，导致亚阈值漏电(Subthreshold Leakage)现象，即所谓的短沟道效应(Short-Channel Effects，SCE)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始由平面MOSFET转向有更高功效的三维立体式的晶体管，如鳍式场效应晶体管(FinFET)。根据工艺要求，通常还需要形成具有不同间距(Pitch)和关键尺寸(Critical Dimension，CD)的鳍部，目前常用的一种做法是通过鳍切(Fin Cut)工艺来形成具有不同间距和关键尺寸的鳍部。其中，鳍切工艺一般包括鳍先切(Cut First)工艺和鳍后切(Cut Last)工艺。

随着鳍部关键尺寸和鳍部间的间距的不断缩小，其相关制程也更加严格。采用鳍先切工艺可以扩大鳍切窗口(Window)，但是在通过图形化基底形成鳍部时，会造成鳍部具有不同的关键尺寸，不能满足工艺要求。

发明内容

本发明实施例解决的问题是提供一种半导体结构的形成方法，以改善现有技术形成的鳍部具有不同大小的关键尺寸，从而使其满足工艺要求。

本发明实施例提供的一种半导体结构的形成方法，包括：

提供基底；

在所述基底上形成多个分立的侧墙，所述侧墙包括掩膜侧墙和伪掩膜侧墙；

去除部分区域的伪掩膜侧墙，使得所述掩膜侧墙和剩余的伪掩膜侧墙间隔距离的均匀度满足预设范围；

以所述掩膜侧墙和剩余的伪掩膜侧墙为掩膜，图形化所述基底，形成与所述掩膜侧墙对应的鳍部和与所述剩余的伪掩膜侧墙对应的伪鳍部；

去除所述伪鳍部。

可选的，所述去除的所述部分区域的相邻的伪掩膜侧墙的数量小于等于2。

可选的，所述去除的所述部分区域的相邻的伪掩膜侧墙与有源区的距离小于或等于预设阈值。

可选的，所述预设阈值为15至45nm。

可选的，所述去除所述部分区域的伪掩膜侧墙，包括：

在所述基底上形成第一掩膜层，所述第一掩膜层具有第一开口，所述第一开口露出所述部分区域伪掩膜侧墙；

以所述第一掩膜层为掩膜，去除所述第一开口露出的所述部分区域的伪掩膜侧墙；

去除所述第一掩膜层。

可选的，所述第一掩膜层的材料为SOC。

可选的，所述去除所述伪鳍部，包括：

在所述基底上形成第二掩膜层，所述第二掩膜层具有第二开口，所述第二开口露出所述剩余部分的伪鳍部；

以所述第二掩膜层掩膜，去除所述伪鳍部；

去除所述第二掩膜层。

可选的，所述第二掩膜层的材料为SOC。

可选的，所述形成所述侧墙之前，所述形成方法，还包括：

在所述基底上形成硬掩膜材料层；

所述图形化所述基底，包括：

以所述掩膜侧墙和所述剩余的伪掩膜侧墙为掩膜，刻蚀所述硬掩膜材料层，形成硬掩膜层；

以所述硬掩膜层为掩膜，刻蚀所述基底。

可选的，采用各向异性刻蚀工艺去除所述部分区域的伪掩膜侧墙。

本发明实施例通过在所述基底上形成多个分立的侧墙，其中所述侧墙包括掩膜侧墙和伪掩膜侧墙，并去除部分区域的伪掩膜侧墙，使得所述掩膜侧墙和剩余的伪掩膜侧墙间隔距离的均匀度满足预设范围，换言之，所得到的剩余的伪掩膜侧墙和掩膜侧墙的间隔分布更加均匀，进而在后续以所述掩膜侧墙和所述剩余的伪掩膜侧墙为掩膜，图形化所述基底时，刻蚀速率较均匀，形成的鳍部和伪鳍部的关键尺寸的一致性更强，从而可以更好地满足工艺要求。

进一步地，由于去除的所述部分区域的相邻的伪掩膜侧墙的数量小于等于2，因而剩余的所述掩膜侧墙和剩余的伪掩膜侧墙的分布更加均匀，且间隔密度更大，因此在后续以所述掩膜侧墙和所述剩余的伪掩膜侧墙为掩膜，图形化所述基底时，刻蚀速率更加均匀，故形成的鳍部和伪鳍部的关键尺寸的一致性更强，从而可以更好地满足工艺要求。

进一步地，由于去除的所述部分区域的伪掩膜侧墙与有源区的距离小于或等于预设阈值，使得刻蚀伪鳍部的位置距离有源区有一定的距离，因此在刻蚀过程中，可以避免破坏鳍部或避免伪鳍部残留问题，从而可以提高半导体结构的良率。

附图说明

图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图。

图6至图19是本发明实施例一种半导体结构的形成方法中各步骤对应的结构示意图。

图20是本发明实施例一具体应用场景的鳍部关键尺寸示意图。

具体实施方式

目前所形成的器件仍有性能不佳的问题，现结合一种半导体结构的形成方法分析器件性能不佳的原因。

参照图1至图5，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。

参照图1，提供基底1，并在所述基底1上形成多个分立的侧墙，所述侧墙可以包括掩膜侧墙2和伪掩膜侧墙3。

参照图2，在所述基底上形成掩膜层4，所述掩膜层4具有开口5，所述开口5露出所述伪掩膜侧墙3的顶部。

结合图2，参照图3，以所述掩膜层4为掩膜，先进行第一次光刻和第一次刻蚀，去除部分伪掩膜侧墙3；再进行第二次光刻和第二次刻蚀，去除剩余的伪掩膜侧墙，经过上述连续两步，可以去除所有的伪掩膜侧墙3。

参照图4，去除所述掩膜层4。

参照图5，去除所述掩膜层4后，以所述掩膜侧墙2为掩膜，图形化所述基底1，形成与所述掩膜侧墙对应的鳍部6。

在上述半导体结构的形成的方法中，先去除伪掩膜侧墙3，去除伪掩膜侧墙3后，掩膜侧墙2具有不同的间距，使得掩膜侧墙2的图形密度不均匀，如图3所示。在以所述掩膜侧墙2为掩膜图形化基底的过程中，会导致具有不同图形密度的区域的刻蚀速率不均匀，形成的鳍部具有不同大小的关键尺寸，不能满足工艺的要求，如图5所示。

为解决上述问题，本发明实施例通过在所述基底上形成多个分立的侧墙，其中所述侧墙包括掩膜侧墙和伪掩膜侧墙，并去除部分区域的伪掩膜侧墙，使得所述掩膜侧墙和剩余的伪掩膜侧墙间隔的一致性满足预设范围，换言之，所得到的剩余的伪掩膜侧墙和掩膜侧墙的间隔分布更加均匀，进而在后续以所述掩膜侧墙和所述剩余的伪掩膜侧墙为掩膜，图形化所述基底时，刻蚀速率较均匀，形成的鳍部和伪鳍部的关键尺寸的一致性更强，从而可以更好地满足工艺要求。

为使本领域技术人员更好地理解和实施本发明实施例，下面结合附图对本发明实施例进行详细的描述。

参照图6至图19所示的本发明实施例一种半导体结构的形成方法中各步骤对应的结构示意图。

参照图6，提供基底100。

所述基底100为后续工艺制程提供加工平台，所述基底100还可以用于图形化工艺的待刻蚀材料层。在本发明实施例中，所述基底100用于形成衬底以及凸出衬底的鳍部和伪鳍部。

在本发明一些实施例中，基底100的材料为硅。在其他实施例中，所述基底100的材料还可以是锗、锗化硅、碳化硅、砷化镓或者镓化铟等其他材料。在具体实施中，所述基底100可以包括第一半导体层以及外延生长于第一半导体层上的第二半导体层，所述第一半导体层用于为后续形成衬底提供工艺基础，所述第二半导体层用于为后续形成鳍部提供工艺基础。

在具体实施中，作为可选工艺步骤，还可以在所述基底100上形成硬掩模材料层130，如图6所示，后续基于硬掩模材料层130可以形成硬掩模层，所述硬掩膜层可以作为后续刻蚀基底100的掩膜。

在本发明一些实施例中，硬掩模材料层130的材料为氧化硅。在其他实施例中，根据基底100以及后续侧墙的材料，所述硬掩膜材料层130的材料还可以为氮氧化硅、碳氮化硅或硅等其他合适的材料。

需要说明的是，在基底100上形成硬掩模材料层130之前，还可以在所基底100上形成衬垫氧化层110和位于衬垫氧化层110上的研磨停止层120。

其中，衬垫氧化层110用于在形成研磨停止层120时提供缓冲作用，避免在形成所述研磨停止层120时产生错位问题。在本发明实施例中，所述研磨停止层120的材料为氧化硅。

后续图形化基底100形成鳍部的过程中，研磨停止层120用于定义研磨工艺的停止位置。在本发明实施例中，所述研磨停止层120的材料为氮化硅。

后续在所述基底100上形成多个分立的侧墙后，还包括以掩膜侧墙和剩余的伪掩膜侧墙为掩膜，图形化硬掩模材料层130形成硬掩模层的步骤。

参照图7至图10，在基底100上形成多个分立的侧墙，包括掩膜侧墙140(如图11所示)和伪掩膜侧墙150(如图11所示)。其中，所述掩膜侧墙140和剩余伪掩膜侧墙150作为后续图形化所述基底100的刻蚀掩膜，所述伪掩膜侧墙150的部分伪掩膜侧墙作为待去除的侧墙，防止在后续图形化所述基底100形成不需要的图形。

在具体实施中，侧墙的材料包括氧化硅、氮氧化硅、硅或氧化钛等。在本发明的一些实施例中，所述侧墙材料可以为氮化硅。

在本发明实施例中，形成侧墙的步骤包括：

参照图7，在基底100上形成分立的核心层105，所述侧墙145(如图10所示)形成于所述核心层105的侧壁上，核心层105用于为形成的所述侧墙145提供支撑。

后续工艺会去除核心层105，因此，所述核心层105为易于去除的材料。在具体实施中，所述核心层105的材料包括无定形硅、氮化硅、氧化硅、无定形碳等。

在本发明一些实施例中，形成核心层105的步骤包括：在基底100上形成核心材料层(图未示)；图形化所述核心材料层，将剩余核心材料层作为所述核心层105。具体的，可以采用干法刻蚀工艺刻蚀所述核心层材料。

参照图8，形成保层覆盖在核心层105的顶部和侧壁以及基底100的侧墙材料层135，所述侧墙材料层135用于后续刻蚀工艺形成侧墙。

在具体实施中，可以采用原子层沉积工艺形成侧墙材料层135。选用原子层沉积工艺，有利于提高所述侧墙材料层135厚度的均一性和致密度，使侧墙材料层135的厚度能够得到精确控制。

参照图9，去除位于核心层105顶部以及基底100上的侧墙材料层135，保留位于所述核心层105侧壁的侧墙材料层135，作为侧墙145。

本发明实施例中，可以采用各向异性的刻蚀工艺刻蚀所述侧墙材料层135。通过采用各向异性的刻蚀工艺，从而能够通过无掩膜刻蚀的方式将位于所述核心层105顶部、所述基底100上的侧墙材料层135去除。具体的，采用无掩膜干法刻蚀工艺刻蚀所述侧墙材料层135。

参照图10，在本发明实施例中，形成侧墙后，所述形成方法还包括：去除所述核心层105，从而露出所述基底100以及所述侧墙的侧壁，为后续去除形成的部分伪掩膜侧墙150做准备。

在本发明实施例中，可以采用湿法刻蚀工艺刻蚀去除所述核心层105。

去除核心层105后，还需要去除部分区域的伪掩膜侧墙，使得剩余的伪掩膜侧墙150和掩膜侧墙140的间隔的均匀度满足预设范围。

参照图11和图12，在基底100上形成第一掩膜层160，所述第一掩膜层160具有第一开口170(如图12所示)，所述第一开口170露出部分区域的伪掩膜侧墙150。

第一掩膜层160可以作为后续去除部分区域的伪掩膜侧墙150的刻蚀掩膜。

后续工艺制程还会去除第一掩膜层160，因此，第一掩膜层160为易于去除的材料，且去除所述第一掩膜层160的工艺对掩膜侧墙140和剩余的伪掩膜侧墙150以及基底100的损伤小。在本发明的一些实施例中，所述第一掩膜层160的材料为旋涂碳(Spin On Carbon，SOC)材料。

在其他实施例中，第一掩膜层160的材料还可以为底部抗反射涂层(Bottom Anti-reflective Coat，BARC)、有机介电层(Organic Dielectric Layer，ODL)、深紫外光吸收氧化层(Deep UV Light Absorbing Oxide，DUO)等。

本发明实施例中，形成第一掩膜层160和第一开口170的步骤包括：

如图11所示，采用旋涂工艺，在基底100上形成所述第一掩膜层160。

继续参照图11，在第一掩膜层160的上面形成第一抗反射涂层161，在所述第一抗反射涂层161上形成第一光刻胶涂层162，所述第一光刻胶涂层162形成有露出部分第一抗反射涂层161的第一图形开口(图11中未标示)。其中，所述第一抗反射涂层161可以减小曝光时的反射效应，从而提高图形的转移精度，所述图形开口可以通过对所述第一光刻胶涂层162进行曝光、显影等光刻工艺形成。

参照图12，以第一光刻胶涂层162为掩膜，沿所述第一图形开口依次刻蚀抗反射涂层161和第一掩膜层160，在所述第一掩膜层160中形成第一开口170。

本发明实施例中，可以采用干法刻蚀工艺刻蚀第一掩膜层160和第一抗反射涂层161。

本发明实施例中，在进行刻蚀的过程中，抗反射涂层161和光刻胶涂层162被依次消耗，因此，在形成第一开口170后，仅保留部分厚度的第一掩膜层160。

参照图13，以第一掩膜层160为掩膜，去除第一开口170露出的部分区域的伪掩膜侧墙150。

本发明实施例中，第一开口170露出的部分区域的伪掩膜侧墙150与鳍切的位置相对应，因此，去除所述第一开口170露出的所述部分区域的伪掩膜侧墙150为鳍先切工艺。

本发明实施例中，可以采用各向异性刻蚀工艺去除第一开口170露出的部分区域的伪掩膜侧墙150。各向异性刻蚀工艺具有各向异性的刻蚀特性，在以所示第一掩膜层160为掩膜刻蚀去除所述第一光刻胶涂层162露出的所述掩膜侧墙150和所述伪掩膜侧墙140的过程中，不易对所述第一光刻胶涂层162遮挡的侧墙造成损伤。

在具体实施中，去除第一开口170露出的部分区域的相邻的伪掩膜侧墙150的数量小于等于2。由于去除的所述部分区域的相邻的伪掩膜侧墙的数量小于等于2，因而剩余的所述掩膜侧墙和剩余的伪掩膜侧墙的分布更加均匀，且间隔密度更大，因而在后续以所述掩膜侧墙和所述剩余的伪掩膜侧墙为掩膜，图形化所述基底时，刻蚀速率更加均匀，故形成的鳍部和伪鳍部的关键尺寸的一致性更强，从而可以更好地满足工艺要求。

以下结合图13，参照图20，对本发明实施例中去除的所述部分区域的相邻的伪掩膜侧墙的数量小于等于2进行详细说明。

参照图20，其中，纵坐标表示鳍部的关键尺寸的大小，单位为nm、横坐标表示去除不同伪掩膜侧墙后的图案。具体的，区域A中柱状图代表去除4个伪掩膜侧墙，形成的鳍部的关键尺寸；区域B中柱状图代表去除3个伪掩膜侧墙，形成的鳍部的关键尺寸；区域C中柱状图代表去除2个伪掩膜侧墙，形成的鳍部的关键尺寸。区域A中横坐标表示除4个伪掩膜侧墙后，剩余的3个鳍部、15个鳍部的图案；区域B代表去除3个伪掩膜侧墙后，剩余的13个鳍部的图案、14个鳍部的图案和15个鳍部的图案；区域C代表去除2个伪掩膜侧墙，剩余的13个鳍部的图案和14个鳍部的图案。

从图中可以看出，通过去除不同数量的伪掩膜侧墙，形成的鳍部具有不同的关键尺寸，其中，去除4个伪掩膜侧墙形成的鳍部的关键尺寸处于18.8～19.1nm，去除3个伪掩膜侧墙形成的鳍部的关键尺寸处于16.6～18.2nm，去除2个伪掩膜侧墙形成的鳍部的关键尺寸处于16.2～17.9nm。

在具体实施中，由于工艺要求的鳍部的关键尺寸在16.3nm左右，因此，本发明实施例采用去除的部分区域的相邻的伪掩膜侧墙的数量小于等于2，具体而言，可以通过去除部分区域相邻的1个伪掩膜侧墙或部分区域相邻的2个伪掩膜侧墙得到满足工艺要求的鳍部，还可以是去除部分区域的相邻1个伪掩膜侧墙和去除部分区域相邻的2个伪掩膜侧墙，得到满足工艺要求的鳍部。

在具体实施中，去除的伪掩膜侧墙的位置与有源区的距离小于或等于预设阈值，具体而言，所述预设阈值为相邻鳍部间隔的距离。由于去除的所述部分区域的伪掩膜侧墙与有源区的距离小于或等于预设阈值，使得刻蚀伪鳍部的位置距离有源区有一定的距离，根据去除不同的伪掩膜侧墙数量，所述距离一般为15至45nm。因此在刻蚀过程中，可以避免破坏鳍部或避免伪鳍部残留问题，从而可以提高半导体结构的良率。

参照图14，去除第一掩膜层160。

本发明实施例中，所述第一掩膜涂层160的材料为SOC，因此可以采用灰化(Asher)工艺去除所述第一掩膜层160，去除第一掩膜层160的工艺简单，且对掩膜侧墙140和剩余的伪掩膜侧墙150以及基底100的损伤小。

结合图14，参照图15，以掩膜侧墙140和剩余的伪掩膜侧墙150为掩膜，图形化基底100，形成与所述掩膜侧墙140对应的鳍部200和与所述剩余的伪掩膜侧墙150对应的伪鳍部300。

在本发明另一些实施例中，也可以所述掩膜侧墙140和所述剩余的伪掩膜侧墙150为掩膜，刻蚀所述硬掩膜材料层130，形成硬掩膜层，再以所述硬掩模层为掩膜，刻蚀所述基底100。其中，所述硬掩模层可以作为刻蚀停止层，避免在去除所述部分区域的伪掩膜侧墙，发生过刻蚀。

本发明实施例中，图形化基底100后，剩余基底100用作衬底，并在衬底上形成鳍部200和伪鳍部300。

本发明实施例中，所述鳍部200和伪鳍部300与对应的衬底为一体型结构。在其他实施例中，当基底100包括第一半导体层以及外延生长于第一半导体层上的第二半导体层时，刻蚀基底的步骤中，仅刻蚀所述第一半导体层，所述第一半导体层用于作为衬底，凸出于第一半导体层上的剩余第二半导体层用于作为鳍部200或伪鳍部300。

需要说明的是，在本发明实施例中，在图形传递的过程中，掩膜侧墙140和剩余的伪掩膜侧墙150会被消耗，因此，在图形化所述基底100后，所述掩膜侧墙140和所述剩余的伪掩膜侧墙150会被去除。

经过上述过程，可以得到具有相同关键尺寸且满足工艺要求的鳍部。然而，由于第一开口仅露出了部分区域的伪掩膜侧墙，剩余的伪掩膜侧墙在后续工艺中，尤其是在图形化基底过程中，形成了与所述剩余的掩膜侧墙对应的伪鳍部，因此需要通过后续工艺去除与所述剩余的掩膜侧墙对应的伪鳍部。下面结合附图对本发明实施例去除与剩余的掩膜侧墙对应的伪鳍部进行详细的描述。

参照图16和图17所示，在剩余的基底100上形成第二掩膜层180，所述第二掩膜层180具有第二开口190(如图18所示)，所述第二开口190露出与剩余的掩膜侧墙对应的伪鳍部300。

第二掩膜层180可以作为后续去除与剩余的掩膜侧墙对应的伪鳍部300的刻蚀掩膜。

后续工艺制程还会去除第二掩膜层180，因此，第二掩膜层180为易去除的材料，且去除所述第二掩膜层180的工艺对与掩膜侧墙140对应的鳍部200以及基底100的损伤小。在本发明实施例中，所述第二掩膜层180的材料为旋涂碳(Spin On Carbon，SOC)材料。

在其他实施例中，第二掩膜层180的材料还可以为底部抗反射涂层(Bottom Anti-reflective Coat，BARC)有机介电层(Organic Dielectric Layer，ODL)、深紫外光吸收氧化层(Deep UV Light Absorbing Oxide，DUO)等。

需要说明的是，在本发明实施例中，第一次光刻和第二次光刻在工艺上差别较大，因此，二者使用的掩膜版是不同，但是第一掩膜层和第二掩膜层的材料可以是相同的。在其他实施例中，按照本发明实施例形成的半导体结构中，所述第一掩膜层和所述第二掩膜层的材料也可以是不同的，本发明实施例对此不做限定。

本发明实施例中，形成第二掩膜层180和第二开口190的步骤包括：

如图16所示，采用旋涂工艺，在剩余的基底100上形成所述第二掩膜层180。

继续参照图16，在第二掩膜层180的上面形成第二抗反射涂层181，在第二抗反射涂层181上形成第二光刻胶涂层182，所述第二光刻胶涂层182形成有露出部分第二抗反射涂层181的第二图形开口(图17中未标示)，其中，所述第二抗反射涂层181可以减小曝光时的反射效应，从而提高图形的转移精度，所述图形开口通过对所述第二光刻胶涂层182进行曝光、显影等光刻工艺形成。

参照图17，以第二光刻胶涂层182为掩膜，沿所述第二图形开口依次刻蚀第二抗反射涂层181和第二掩膜层180，在所述第二掩膜层180中形成第二开口190。

本发明实施例中，采用干法刻蚀工艺刻蚀第二掩膜层180和第二抗反射涂层181。

本发明实施例中，在进行刻蚀的过程中，第二抗反射涂层181和第二光刻胶涂层182被依次消耗，因此，在形成第二开口190后，仅保留部分厚度的第二掩膜层180。

参照图18，以第二掩膜层180为掩膜，去除与剩余的掩膜侧墙对应的伪鳍部300。

本发明实施例中，第二开口190露出的伪鳍部300与鳍切的位置相对应，因此，去除所述第二开口190露出的所述伪鳍部300为鳍后切(Cut Last)工艺。

结合图18，参照图19，去除第二掩膜层180。

本发明实施例中，所述第二掩膜涂层180的材料为SOC，因此可以采用灰化(Asher)工艺去除所述第二掩膜层180，去除第二掩膜层180的工艺简单，且对鳍部200以及基底100的损伤小。

本发明实施例中，采用上述过程可以去除与剩余的伪掩膜侧墙对应的伪鳍部，最后得到目标图形全部为鳍部。此外，由于在第一次光刻和第一次刻蚀限制了去除的伪掩膜侧墙的数量及位置，从而扩大了刻蚀的工艺窗口，使得刻蚀伪鳍部的位置距离有源区有一定的距离。根据去除不同的伪掩膜侧墙数量，所述距离取值可以有所不同。在本发明一些实施例中，所述距离取值范围可以为15至45nm。因此在刻蚀过程中，可以避免破坏鳍部或避免伪鳍部残留问题，从而可以提高半导体结构的良率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成多个分立的侧墙，所述侧墙包括掩膜侧墙和伪掩膜侧墙；

去除部分区域的伪掩膜侧墙，使得所述掩膜侧墙和剩余的伪掩膜侧墙间隔距离的均匀度满足预设范围；

以所述掩膜侧墙和剩余的伪掩膜侧墙为掩膜，图形化所述基底，形成与所述掩膜侧墙对应的鳍部和与所述剩余的伪掩膜侧墙对应的伪鳍部；

去除所述伪鳍部。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述去除的所述部分区域的相邻的伪掩膜侧墙的数量小于等于2。

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述去除的所述部分区域的伪掩膜侧墙与有源区的距离小于或等于预设阈值。

4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述预设阈值为15至45nm。

5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述部分区域的伪掩膜侧墙，包括：

在所述基底上形成第一掩膜层，所述第一掩膜层具有第一开口，所述第一开口露出所述部分区域伪掩膜侧墙；

以所述第一掩膜层为掩膜，去除所述第一开口露出的所述部分区域的伪掩膜侧墙；

去除所述第一掩膜层。

6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料为SOC。

7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述伪鳍部，包括：

在所述基底上形成第二掩膜层，所述第二掩膜层具有第二开口，所述第二开口露出剩余部分的伪鳍部；

以所述第二掩膜层掩膜，去除所述伪鳍部；

去除所述第二掩膜层。

8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料为SOC。

9.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙之前，所述形成方法，还包括：在所述基底上形成硬掩膜材料层；

所述图形化所述基底，包括：

以所述掩膜侧墙和所述剩余的伪掩膜侧墙为掩膜，刻蚀所述硬掩膜材料层，形成硬掩膜层；

以所述硬掩膜层为掩膜，刻蚀所述基底。

10.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用各向异性刻蚀工艺去除所述部分区域的伪掩膜侧墙。

Images