[go: up one dir, main page]

CN114927427A - 嵌埋封装基板制作方法及封装基板 - Google Patents

嵌埋封装基板制作方法及封装基板 Download PDF

Info

Publication number
CN114927427A
CN114927427A CN202210398121.0A CN202210398121A CN114927427A CN 114927427 A CN114927427 A CN 114927427A CN 202210398121 A CN202210398121 A CN 202210398121A CN 114927427 A CN114927427 A CN 114927427A
Authority
CN
China
Prior art keywords
finished product
carrier board
circuit
electronic component
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210398121.0A
Other languages
English (en)
Inventor
陈先明
洪业杰
黄高
黄本霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202210398121.0A priority Critical patent/CN114927427A/zh
Publication of CN114927427A publication Critical patent/CN114927427A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/019
    • H10W70/05
    • H10W70/65
    • H10W74/012
    • H10W74/141
    • H10W74/15
    • H10W90/701
    • H10W70/60

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种嵌埋封装基板制作方法及封装基板,包括提供一底板,底板的表面设置有成品次外层线路以及设置在成品次外层线路上的第一通孔柱;提供一承载板,承载板的表面贴装有电子元器件,电子元器件有源面的连接端子与承载板接触连接;提供一封装材料,并将底板、封装材料和承载板进行层叠压合,其中,封装材料位于底板和承载板之间且覆盖于成品次外层线路和第一通孔柱,电子元器件位于封装材料的一侧;移除承载板,以露出电子元器件有源面的连接端子,得到半成品。不呢发明可以简化加工流程,减少物料的浪费,减少电子元器件封装后的加工工序,降低电子元器件的报废风险。

Description

嵌埋封装基板制作方法及封装基板
技术领域
本发明涉及半导体封装技术领域,特别涉及一种嵌埋封装基板制作方法及封装基板。
背景技术
为了提高封装基板的集成化密度,实现高密度互连,相关技术将电子元器件嵌埋封装在基板内。然而,在相关技术中,电子元器件的嵌埋封装通常需要在基板上加工或预加工出用于容纳电子元器件的空腔,然后将电子元器件贴装在空腔内,并通过封装材料进行封装。由于需要在基板上加工或预加工空腔,加工流程长,物料成本较高。此外,在完成电子元器件的嵌埋封装后还需要对基板进行较长的后工序加工,容易因电子元器件易碎而导致产品报废。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出一种嵌埋封装基板制作方法及封装基板,能够简化加工流程。
一方面,本发明实施例提供一种嵌埋封装基板制作方法,包括:
提供一底板,所述底板的表面设置有成品次外层线路以及设置在所述成品次外层线路上的第一通孔柱;
提供一承载板,所述承载板的表面贴装有电子元器件,所述电子元器件有源面的连接端子与所述承载板接触连接;
提供一封装材料,并将所述底板、所述封装材料和所述承载板进行层叠压合,其中,所述封装材料位于所述底板和所述承载板之间且覆盖于所述成品次外层线路和所述第一通孔柱,所述电子元器件位于所述封装材料的一侧;
移除所述承载板,以露出所述电子元器件有源面的连接端子,得到半成品。
本发明实施例至少具有如下有益效果:
通过层叠压合的方式将电子元器件嵌埋封装在底板上,无需加工或预加工出空腔,可以简化加工流程,减少物料的浪费;而且在成品次外层线路的基础上嵌埋封装电子元器件,使电子元器件的嵌埋封装流程后移,减少电子元器件封装后的加工工序,降低电子元器件的报废风险。
根据本发明的一些实施例,所述提供一承载板包括:
提供一承载板,所述承载板具有至少一个平整面;
在所述承载板的平整面上加工出黏性区;
将所述电子元器件贴装在承载板的所述黏性区内。
根据本发明的一些实施例,所述在所述承载板的平整面上加工出黏性区,包括:
在所述承载板的平整面上整面布置黏胶;
或者,在所述承载板的平整面的局部区域布置黏胶,所述局部区域的位置与所述电子元器件的待贴装位置相适配。
根据本发明的一些实施例,所述封装材料采用纯树脂材料片,所述将所述底板、封装材料和所述承载板进行层叠压合,包括:
将所述纯树脂材料片叠放在所述底板上;
将所述承载板叠放在所述纯树脂材料片上,其中,所述承载板贴装有所述电子元器件的一面朝向所述纯树脂材料片;
将层叠后的所述底板、所述纯树脂材料片和所述承载板进行压合。
根据本发明的一些实施例,所述移除所述承载板之后,所述方法还包括:
对所述半成品进行开孔处理,以露出所述第一通孔柱;
对所述半成品进行电镀处理,以得到成品最外层线路,所述成品最外层线路连接于所述第一通孔柱和所述电子元器件有源面的连接端子。
根据本发明的一些实施例,所述对所述半成品进行电镀处理,包括:
在所述半成品上加工第一种子层;
在所述第一种子层上加工第一感光遮蔽膜,以得到对应于所述成品最外层线路的线路图案;
对所述半成品进行电镀处理,以通过所述线路图案形成所述成品最外层线路;
去除所述第一感光遮蔽膜以及对所述第一种子层进行蚀刻处理。
根据本发明的一些实施例,所述对所述半成品进行电镀处理,包括:
在所述半成品上加工第一种子层;
对所述半成品进行整板电镀,以在所述第一种子层上形成电镀金属层;
在所述电镀金属层上加工第二感光遮蔽膜,以得到对应于所述成品最外层线路的线路图案;
对所述电镀金属层进行蚀刻处理,以通过所述线路图案形成所述成品最外层线路;
去除所述第二感光遮蔽膜。
根据本发明的一些实施例,所述成品最外层线路设置有焊盘,所述得到成品最外层线路之后,所述方法还包括:
在所述半成品上加工阻焊层,所述阻焊层设置有对应于所述焊盘的阻焊开窗;
对所述半成品进行金属表面处理,以对应于所述阻焊开窗的位置形成表面处理层。
根据本发明的一些实施例,所述底板具有多层线路,所述底板的相邻两层线路之间通过第二通孔柱连接。
另一方面,本发明实施例提供一种封装基板,通过上述的嵌埋封装基板制作方法制备得到。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例的嵌埋封装基板制作方法的步骤流程图;
图2为图1示出的嵌埋封装基板制作方法制备得到的成品结构示意图之一;
图3为图1示出的嵌埋封装基板制作方法制备得到的成品结构示意图之二;
图4至图8为本发明实施例的嵌埋封装基板制作方法中间过程的结构示意图;
图9为对图8的结构进行阻焊层加工和金属表面处理后得到的结构示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,“若干”的含义是一个或者多个,“多个”的含义是两个以上,大于、小于、超过等理解为不包括本数,“以上”、“以下”、“以内”等理解为包括本数。如果有描述到“第一”、“第二”等只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中,除非另有明确的限定,“设置”、“连接”等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
请参照图1,本实施例公开了一种嵌埋封装基板制作方法,包括步骤 S100~S400。需要说明的是,在本实施例的描述中,对方法步骤的连续标号是为了方便审查和理解,结合本实施例的整体技术方案以及各个步骤之间的逻辑关系,调整部分步骤之间的实施顺序并不会影响本实施例技术方案所达到的技术效果。下面对各个步骤的内容进行详细讨论:
S100、提供一底板100,底板100的表面设置有成品次外层线路110以及设置在成品次外层线路110上的第一通孔柱120。
在相关技术中,嵌埋电子元器件210的其中一种方法是预先制作具有空腔的聚合物框架,接着将电子元器件210嵌埋封装在空腔内并制作再布线层连接电子元器件210,然后在聚合物框架上进行增层制作。由于嵌埋电子元器件210的工序在整个生产流程中的工序位置靠前,电子元器件210嵌埋封装后还需要经过多道工序,部分工序(例如压合工序)可能会使电子元器件210损坏而报废,部分工序(例如增层线路的图形电镀工序)可能因线路质量问题而导致电子元器件 210所在的封装基板报废,从而造成电子元器件210浪费。
为此,本实施例将电子元器件210的嵌埋封装工序向后移,即在一底板100 的基础上嵌埋封装电子元器件210。需要说明的是,本实施例中涉及成品次外层线路110以及下文涉及的成品最外层线路130均是针对成品而言,例如,请参照图2,假设经过所有工序加工后得到的封装基板成品具有四层线路,其中L2、 L3层线路均为内层线路,L1、L4层线路均为外层线路,则成品次外层线路110 是指L2层线路、L3层线路,成品最外层线路130是指L1层线路、L4层线路。又例如,请参照图3,假设经过所有工序加工后得到的封装基板成品具有五层线路,其中,L2、L3、L4层线路均为内层线路,L1、L5层线路均为外层线路,则成品次外层线路110是指L2层线路、L4层线路,成品最外层线路130是指L1 层线路、L5层线路。值得注意的是,在加工过程中,产品均处于半成品状态(如图4所示),因此对于底板100而言,成品次外层线路110即为底板100的最外层线路,而设置在成品次外层线路110上的第一通孔柱120用作连接成品次外层线路110和成品最外层线路130的层间连接结构。
S200、请参照图5,提供一承载板200,承载板200的表面贴装有电子元器件210,电子元器件210有源面的连接端子与承载板200接触连接。
在实际生产过程中,一块底板100上可能存在多个相同的单元,每个单元均需要嵌埋对应的电子元器件210。为了能够实现电子元器件210的批量嵌埋封装,本实施例将电子元器件210贴装在承载板200上,使电子元器件210的排版能够独立进行,即将电子元器件210按照预设的位置布置在承载板200上,无需等到底板100加工完成后再逐一排版,有利于提高加工效率。希望理解的是,为了便于叙述,本实施例仅图示其中一个电子元器件210。电子元器件210可以是主动器件,例如芯片,电子元器件210也可以是被动器件,例如电阻、电容等。电子元器件210的有源面上设置由连接端子,为了便于后续对电子元器件210有源面上的连接端子进行线路连接,本实施例将电子元器件210有源面上的连接端子与承载板200接触连接。需要说明的是,电子元器件210可以从承载板200上进行分离,以便于后续移除承载板200。
S300、请参照图5和图6,提供一封装材料300,并将底板100、封装材料 300和承载板200进行层叠压合,其中,封装材料300位于底板100和承载板200 之间且覆盖于成品次外层线路110和第一通孔柱120,电子元器件210位于封装材料300的一侧。
与相关技术不同的是,本实施例无需在底板100上加工或预加工出空腔。在压合过程中,封装材料300能够从固态变成流动状态,填充底板100和承载板 200之间的间隙,从而将电子元器件210、成品次外层线路110和第一通孔柱120 进行覆盖,在完成压合后,封装材料300从流动状态变成固态,既可以将电子元器件210进行嵌埋封装,也可以形成绝缘介质层,为后续的成品最外层线路130 提供制作基础。
S400、请参照图6和图7,移除承载板200,以露出电子元器件210有源面的连接端子,得到半成品。
本实施例通过层叠压合的方式将电子元器件210嵌埋封装在底板100上,无需加工或预加工出空腔,可以简化加工流程,减少物料的浪费;而且在成品次外层线路110的基础上嵌埋封装电子元器件210,使电子元器件210的嵌埋封装流程后移,减少电子元器件210封装后的加工工序,降低电子元器件210的报废风险以及减少因生产质量导致的电子元器件210浪费。
请参照图5,在上述步骤S100中,提供一承载板200包括:
S110、提供一承载板200,承载板200具有至少一个平整面;
S120、在承载板200的平整面上加工出黏性区;
S130、将电子元器件210贴装在承载板200的黏性区内。
根据实际应用的不同需求,承载板200可以采用不同的材料,例如,本实施例的承载板200采用不锈钢板,不锈钢板具有较强的机械强度,不易发生形变,可以确保承载板200具有至少一个平整面,且不锈钢板的平整面可以做抛光处理,用以得到光滑的平整面,以便于后续的黏性区加工。其中,黏性区可以使电子元器件210临时贴装在承载板200上,且易于与承载板200分离。
其中,步骤S120、在承载板200的平整面上加工出黏性区,包括:
在承载板200的平整面上整面布置黏胶201;
或者,在承载板200的平整面的局部区域布置黏胶201,局部区域的位置与电子元器件210的待贴装位置相适配。
本实施例可以根据实际应用的需求而灵活调整黏性区的面积大小,例如,当电子元器件210的待贴装位置均匀分布在承载板200的平整面上时,可以在承载板200的平整面上整面布置黏胶201;当电子元器件210的待贴装位置集中分布在承载板200平整面的局部区域时,可以在该局部区域内布置黏胶201,有利于节省物料。其中,黏胶201可以采用双面胶或高温胶等。
为了能够更好地对电子元器件210进行封装,封装材料300采用纯树脂材料片,纯树脂材料片是指内部没有掺杂玻璃纤维等增加强度的材料,由于纯树脂具有良好的流动性,因此可以很好地包围电子元器件210,减少封装的气泡或者缝隙。相适应的,请参照图5,步骤S300、将底板100、封装材料300和承载板200 进行层叠压合,包括:
S310、将纯树脂材料片叠放在底板100上;
S320、将承载板200叠放在纯树脂材料片上,其中,承载板200贴装有电子元器件210的一面朝向纯树脂材料片;
S330、将层叠后的底板100、纯树脂材料片和承载板200进行压合。
请参照图7和图8,步骤S400、移除承载板200之后,本实施例的嵌埋封装基板制作方法还包括:
S510、对半成品进行开孔处理,以露出第一通孔柱120;
S520、对半成品进行电镀处理,以得到成品最外层线路130,成品最外层线路130连接于第一通孔柱120和电子元器件210有源面的连接端子。
经过压合后,封装材料300在底板100上形成绝缘介质层,绝缘介质层的厚度大于第一通孔柱120的高度,即第一通孔柱120嵌埋于绝缘介质层,因此,需要对半成品进行开孔处理,例如,对半成品进行镭射开孔,以去除对应于第一通孔柱120的封装材料300,从而以露出第一通孔柱120,然后加工出成品最外层线路130。需要说明的是,成品最外层线路130具有多根走线,部分走线与第一通孔柱120连接,从而实现成品最外层线路130与成品次外层线路110之间的互连;部分走线与电子元器件210有源面的连接端子连接,从而实现电子元器件 210与成品最外层线路130的互连;部分走线的两端分别连接于第一通孔柱120 和电子元器件210有源面的连接端子,可以实现电子元器件210与成品次外层线路110的互连。
在一些应用示例中,步骤S520、对半成品进行电镀处理,包括:
S521、在半成品上加工第一种子层(未图示);
S522、在第一种子层上加工第一感光遮蔽膜(未图示),以得到对应于成品最外层线路130的线路图案;
S523、对半成品进行电镀处理,以通过线路图案形成成品最外层线路130;
S524、去除第一感光遮蔽膜以及对第一种子层进行蚀刻处理。
其中,第一种子层的材料可以是铜、钛、镍、金、银、钨、铝、锡等的一种或者几种。第一种子层可通过物理溅射或者化学电镀工艺加工在半成品上。具体的,第一种子层的材料附着于绝缘介质层的表面,可以增强成品最外层线路130 与绝缘介质层的结合力。第一感光遮蔽膜的加工可以是将干膜贴附在第一种子层上,也可以将液态的感光材料涂覆在第一种子层上,然后通过曝光显影的方式得到线路图案。经过电镀处理后,可以得到初步的成品最外层线路130,去除第一感光遮蔽膜以及对第一种子层进行蚀刻处理,可以得到完整的成品最外层线路 130。
在又一些应用示例中,步骤S520、对半成品进行电镀处理,包括:
S525、在半成品上加工第一种子层;
S526、对半成品进行整板电镀,以在第一种子层上形成电镀金属层(未图示);
S527、在电镀金属层上加工第二感光遮蔽膜(未图示),以得到对应于成品最外层线路130的线路图案;
S528、对电镀金属层进行蚀刻处理,以通过线路图案形成成品最外层线路 130;
S529、去除第二感光遮蔽膜。
与上述应用示例不同的是,通过第一感光遮蔽膜加工得到的线路图案为正相图案,通过第二感光遮蔽膜加工得到的线路图案为反相图案。在对电镀金属层进行蚀刻处理的过程中,第二感光遮蔽膜对电镀金属层被覆盖的位置进行保护,电镀金属层未被覆盖的位置被蚀刻掉,从而得到成品最外层线路130。
请参照图8和图9,为了与其它外部组件进行焊接,成品最外层线路130设置有焊盘,得到成品最外层线路130之后,本实施例的嵌埋封装基板制作方法还包括:
S610、在半成品上加工阻焊层140,阻焊层140设置有对应于焊盘的阻焊开窗;
S620、对半成品进行金属表面处理,以对应于阻焊开窗的位置形成表面处理层150。
阻焊层140可以对成品最外层线路130进行保护,以及露出待焊接的位置,以形成阻焊开窗,阻焊开窗的位置加工表面处理层150,可以对焊盘进行保护。其中,表面处理可以是抗氧化、化镍钯金、镀锡或化银等。
请参照图2和图4,本实施例将电子元器件210的嵌埋封装工序从靠前的工序位置移动到生产流程靠后的位置,因此在对电子元器件210进行嵌埋封装之前,可以根据应用需求,将底板100加工成多层板,从而使底板100具有多层线路,底板100的相邻两层线路之间通过第二通孔柱160连接。例如,底板100 具有三层线路,三层线路分别为L1、L2、L3层线路,其中,L1层线路或L3层线路即为成品次外层线路110。如此,即使底板100在加工过程中出现报废,也不会造成电子元器件210的浪费,有利于节约物料成本。
本实施例提供一种封装基板,通过上述的嵌埋封装基板制作方法制备得到。本实施例通过层叠压合的方式将电子元器件210嵌埋封装在底板100上,无需加工或预加工出空腔,可以简化加工流程,减少物料的浪费;而且在成品次外层线路110的基础上嵌埋封装电子元器件210,使电子元器件210的嵌埋封装流程后移,减少电子元器件210封装后的加工工序,降低电子元器件210的报废风险以及减少因生产质量导致的电子元器件210浪费。
上面结合附图对本发明实施例作了详细说明,但是本发明不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种嵌埋封装基板制作方法,其特征在于,包括:
提供一底板(100),所述底板(100)的表面设置有成品次外层线路(110)以及设置在所述成品次外层线路(110)上的第一通孔柱(120);
提供一承载板(200),所述承载板(200)的表面贴装有电子元器件(210),所述电子元器件(210)有源面的连接端子与所述承载板(200)接触连接;
提供一封装材料(300),并将所述底板(100)、所述封装材料(300)和所述承载板(200)进行层叠压合,其中,所述封装材料(300)位于所述底板(100)和所述承载板(200)之间且覆盖于所述成品次外层线路(110)和所述第一通孔柱(120),所述电子元器件(210)位于所述封装材料(300)的一侧;
移除所述承载板(200),以露出所述电子元器件(210)有源面的连接端子,得到半成品。
2.根据权利要求1所述的嵌埋封装基板制作方法,其特征在于,所述提供一承载板(200)包括:
提供一承载板(200),所述承载板(200)具有至少一个平整面;
在所述承载板(200)的平整面上加工出黏性区;
将所述电子元器件(210)贴装在承载板(200)的所述黏性区内。
3.根据权利要求2所述的嵌埋封装基板制作方法,其特征在于,所述在所述承载板(200)的平整面上加工出黏性区,包括:
在所述承载板(200)的平整面上整面布置黏胶(201);
或者,在所述承载板(200)的平整面的局部区域布置黏胶(201),所述局部区域的位置与所述电子元器件(210)的待贴装位置相适配。
4.根据权利要求1所述的嵌埋封装基板制作方法,其特征在于,所述封装材料(300)采用纯树脂材料片,所述将所述底板(100)、封装材料(300)和所述承载板(200)进行层叠压合,包括:
将所述纯树脂材料片叠放在所述底板(100)上;
将所述承载板(200)叠放在所述纯树脂材料片上,其中,所述承载板(200)贴装有所述电子元器件(210)的一面朝向所述纯树脂材料片;
将层叠后的所述底板(100)、所述纯树脂材料片和所述承载板(200)进行压合。
5.根据权利要求1至4任意一项所述的嵌埋封装基板制作方法,其特征在于,所述移除所述承载板(200)之后,所述方法还包括:
对所述半成品进行开孔处理,以露出所述第一通孔柱(120);
对所述半成品进行电镀处理,以得到成品最外层线路(130),所述成品最外层线路(130)连接于所述第一通孔柱(120)和所述电子元器件(210)有源面的连接端子。
6.根据权利要求5所述的嵌埋封装基板制作方法,其特征在于,所述对所述半成品进行电镀处理,包括:
在所述半成品上加工第一种子层;
在所述第一种子层上加工第一感光遮蔽膜,以得到对应于所述成品最外层线路(130)的线路图案;
对所述半成品进行电镀处理,以通过所述线路图案形成所述成品最外层线路(130);
去除所述第一感光遮蔽膜以及对所述第一种子层进行蚀刻处理。
7.根据权利要求5所述的嵌埋封装基板制作方法,其特征在于,所述对所述半成品进行电镀处理,包括:
在所述半成品上加工第一种子层;
对所述半成品进行整板电镀,以在所述第一种子层上形成电镀金属层;
在所述电镀金属层上加工第二感光遮蔽膜,以得到对应于所述成品最外层线路(130)的线路图案;
对所述电镀金属层进行蚀刻处理,以通过所述线路图案形成所述成品最外层线路(130);
去除所述第二感光遮蔽膜。
8.根据权利要求5所述的嵌埋封装基板制作方法,其特征在于,所述成品最外层线路(130)设置有焊盘,所述得到成品最外层线路(130)之后,所述方法还包括:
在所述半成品上加工阻焊层(140),所述阻焊层(140)设置有对应于所述焊盘的阻焊开窗;
对所述半成品进行金属表面处理,以对应于所述阻焊开窗的位置形成表面处理层(150)。
9.根据权利要求1所述的嵌埋封装基板制作方法,其特征在于,所述底板(100)具有多层线路,所述底板(100)的相邻两层线路之间通过第二通孔柱(160)连接。
10.一种封装基板,其特征在于,通过权利要求1至9任意一项所述的嵌埋封装基板制作方法制备得到。
CN202210398121.0A 2022-04-08 2022-04-08 嵌埋封装基板制作方法及封装基板 Pending CN114927427A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210398121.0A CN114927427A (zh) 2022-04-08 2022-04-08 嵌埋封装基板制作方法及封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210398121.0A CN114927427A (zh) 2022-04-08 2022-04-08 嵌埋封装基板制作方法及封装基板

Publications (1)

Publication Number Publication Date
CN114927427A true CN114927427A (zh) 2022-08-19

Family

ID=82806594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210398121.0A Pending CN114927427A (zh) 2022-04-08 2022-04-08 嵌埋封装基板制作方法及封装基板

Country Status (1)

Country Link
CN (1) CN114927427A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI866522B (zh) * 2022-12-02 2024-12-11 大陸商珠海越亞半導體股份有限公司 一種元器件封裝基板結構及其製作方法
CN119812013A (zh) * 2024-12-31 2025-04-11 珠海越芯半导体有限公司 嵌埋封装基板结构及制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI866522B (zh) * 2022-12-02 2024-12-11 大陸商珠海越亞半導體股份有限公司 一種元器件封裝基板結構及其製作方法
CN119812013A (zh) * 2024-12-31 2025-04-11 珠海越芯半导体有限公司 嵌埋封装基板结构及制作方法

Similar Documents

Publication Publication Date Title
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7705446B2 (en) Package structure having semiconductor chip embedded therein and method for fabricating the same
US7670962B2 (en) Substrate having stiffener fabrication method
CN106409688B (zh) 一种超薄无芯封装基板的加工方法和结构
US20120279630A1 (en) Manufacturing method of circuit substrate
CN102017142A (zh) 三维安装半导体装置及其制造方法
US20080116562A1 (en) Carrier structure for semiconductor chip and method for manufacturing the same
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
CN114927427A (zh) 嵌埋封装基板制作方法及封装基板
TWI811721B (zh) 嵌埋結構的製備方法
CN112103194A (zh) 转接基板及其制作方法、器件封装结构
KR100658022B1 (ko) 회로 장치의 제조 방법
CN107046016A (zh) 尺寸减小的通孔连接盘结构及其制造方法
JP4333492B2 (ja) 回路モジュール体の製造方法
CN1059982C (zh) 制造集成电路封装电路板的方法
KR20040030301A (ko) 회로 장치의 제조 방법
CN101383329B (zh) 嵌埋有芯片的封装结构及其制作方法
JPH06177315A (ja) 多層リードフレーム
KR102799737B1 (ko) 소자 패키지 기판 구조 및 이의 제조 방법
JP2006019425A (ja) 回路モジュール体及びその製造方法
CN113286440B (zh) 导线架及其制作方法
CN113921503B (zh) 一种芯片屏蔽互连转接板及其制备方法
KR0134646B1 (ko) 역적층 초박형 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination