CN114927411A - 半导体器件的制备方法及结构 - Google Patents

Abstract

本公开提供了一种半导体器件的制备方法及结构，属于离子注入技术领域。该半导体器件的制备方法包括：提供衬底；在衬底的一侧形成有源层；在有源层远离衬底的一侧形成覆盖有源层的屏蔽层；在屏蔽层上方进行第一元素的离子注入，以在有源层的表面形成重掺杂层；第一元素的注入浓度峰值所对应的注入深度，与屏蔽层的厚度相同。该重掺杂层则能够在一定程度上降低有源层的氧化速率，进而提高半导体器件的良率。

Description

半导体器件的制备方法及结构

技术领域

本公开涉及离子注入技术领域，尤其涉及一种半导体器件的制备方法及结构。

背景技术

在半导体器件制备过程中，硅锗层与硅衬底之间通常需要利用热氧化层隔开，从而避免硅锗层与硅衬底之间直接接触而产生不必要的界面态。而对于硅锗层来说，由于硅锗的氧化速率大于硅的氧化速率，因此现有技术中一般利用快速热氢化或快速热氮化的工艺来钝化硅锗，以使硅锗的氧化速率与硅的氧化速率保持相同。但是氢原子和氮原子的引入会造成半导体设备的降级，泄漏及一系列可靠性问题。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体器件的制备方法及结构，能够在一定程度上降低有源层的氧化速率，从而提高半导体器件的良率。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种半导体器件的制备方法，所述制备方法包括：

提供衬底；

在所述衬底的一侧形成有源层；

在所述有源层远离所述衬底的一侧形成覆盖所述有源层的屏蔽层；

在所述屏蔽层上方进行第一元素的离子注入，以在所述有源层的表面形成重掺杂层；

所述第一元素的注入浓度峰值所对应的注入深度，与所述屏蔽层的厚度相同。

在本公开的一种示例性实施例中，所述衬底包括第一元素，所述有源层包括第一元素和第二元素，在所述有源层中所述第一元素的含量大于所述第二元素的含量。

在本公开的一种示例性实施例中，所述第一元素和所述第二元素均包含硅元素或锗元素。

在本公开的一种示例性实施例中，形成所述有源层包括：

利用包含所述第一元素的气体和包含所述第二元素的气体，通过化学气相沉积的方式在所述衬底上沉积第一预设时间，形成所述有源层。

在本公开的一种示例性实施例中，所述屏蔽层的厚度为1nm～500nm。

在本公开的一种示例性实施例中，形成所述屏蔽层的材料包括氧化物、氮化物、氮氧化物、碳氧化物、氢氧化物或无定形碳中的一种或多种的组合。

在本公开的一种示例性实施例中，形成所述重掺杂层包括：

利用包含所述第一元素的气体，通过离子注入技术将所述第一元素所对应的离子以预设角度注入到所述屏蔽层中。

在本公开的一种示例性实施例中，所述离子注入的剂量为10¹⁵～10¹⁸/cm²，所述离子注入的能量为1keV～500keV，所述离子注入的温度为-40℃～140℃。

在本公开的一种示例性实施例中，所述制备方法还包括：在完成所述离子注入后，对所述半导体结构进行热退火处理，退火温度为800℃～1100℃，退火时间为1s～30s。

在本公开的一种示例性实施例中，所述制备方法还包括：在所述热退火处理之后，移除所述屏蔽层；

在所述有源层远离所述衬底的一侧形成界面层，在所述界面层的上方依次形成介质层和栅极堆叠层。

根据本公开的第二个方面，提供一种半导体器件结构，利用上述的制备方法制备，其特征在于，所述半导体器件结构包括：

衬底；

有源层，位于所述衬底上；

重掺杂层，位于所述有源层远离所述衬底的表面；

界面层，位于所述有源层表面上方，所述重掺杂层位于所述有源层和所述界面层之间。

在本公开的一种示例性实施例中，所述重掺杂层的厚度小于所述界面层的厚度。

在本公开的一种示例性实施例中，所述界面层的厚度小于所述有源层的厚度。

在本公开的一种示例性实施例中，所述半导体器件结构还包括：介质层和栅极堆叠层，所述介质层位于所述界面层上方，所述栅极堆叠层位于所述介质层上方。

在本公开的一种示例性实施例中，其特征在于，所述衬底包含硅衬底，所述有源层包括硅锗层，所述重掺杂层包括硅层。

在本公开中，通过在屏蔽层上方利用离子注入技术将第一元素的离子注入到有源层，该第一元素的注入浓度峰值所对应的注入深度，与屏蔽层的厚度相同。当离子注入到屏蔽层内后，随着注入的离子能量逐渐受到消耗，离子注入速度减慢。由于该第一元素的注入浓度峰值所对应的注入深度，与屏蔽层的厚度相同，从而较多的离子在屏蔽层内移动一定距离后刚好停止在有源层表面，从而在有源层的表面形成重掺杂层。而该重掺杂层则能够在一定程度上降低有源层的氧化速率，进而提高半导体器件的良率。

附图说明

为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施方式的一种半导体器件制备方法的流程图。

图2是本公开实施方式的一种形成有源层的结构示意图。

图3是本公开实施方式的一种形成屏蔽层的结构示意图。

图4是本公开实施方式的一种形成重掺杂层的结构示意图。

图5是本公开实施方式的一种去掉屏蔽层的结构示意图。

图6是本公开实施方式的一种形成界面层、介质层、栅极堆叠层的结构示意图。

图7是本公开实施方式的一种离子注入深度与硅离子浓度的关系坐标图。

图中主要元件附图标记说明如下：

10、衬底；20、有源层；30、屏蔽层；40、重掺杂层；50、界面层；60、介质层；70、栅极堆叠层。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。

在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。

当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。

在半导体器件制备过程中，硅锗层与硅衬底10之间通常需要利用热氧化层隔开，从而避免硅锗层与硅衬底10之间直接接触而产生不必要的界面态。而对于硅锗层来说，由于硅锗的氧化速率大于硅的氧化速率，因此现有技术中一般利用快速热氢化或快速热氮化的工艺来钝化硅锗，以使硅锗的氧化速率与硅的氧化速率保持相同。但是氢原子和氮原子的引入会造成半导体设备的降级，泄漏及一系列可靠性问题。

本公开实施方式中提供一种半导体器件的制备方法，如图1所示，该制备方法可以包括：

步骤S110，提供衬底10；

步骤S120，在衬底10的一侧形成有源层20；

步骤S130，在有源层20远离衬底10的一侧形成覆盖有源层20的屏蔽层30；

步骤S140，在屏蔽层30上方进行第一元素的离子注入，以在有源层20的表面形成重掺杂层40；第一元素的注入浓度峰值所对应的注入深度，与屏蔽层30的厚度相同。

在本公开中，通过在屏蔽层30上方利用离子注入技术将第一元素的离子注入到有源层20，该第一元素的注入浓度峰值所对应的注入深度，与屏蔽层30的厚度相同。当离子注入到屏蔽层30内后，随着注入的离子能量逐渐受到消耗，离子注入速度减慢。由于该第一元素的注入浓度峰值所对应的注入深度，与屏蔽层30的厚度相同，从而较多的离子在屏蔽层30内移动一定距离后刚好停止在有源层20表面，从而在有源层20的表面形成重掺杂层40。而该重掺杂层40则能够在一定程度上降低有源层20的氧化速率，进而提高半导体器件的良率。

下面结合附图对本公开实施方式提供的半导体器件制备方法的各个步骤进行详细说明：

在本公开的一种实施例中，衬底10可呈平板结构，其形状可以是矩形，也可以是圆形，还可以是椭圆形或不规则图形，当然，还可以是其他形状，在此不再一一列举。

衬底10可以是以下所提到的材料中的至少ー种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S—SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明中优选绝缘体上硅(SOI)，所述绝缘体上硅(SOI)从下往上依次为支撑衬底10、氧化物绝缘层以及半导体材料层，但并不局限于上述示例。

可选的，在步骤S110中，该衬底10可以包括第一元素，有源层20可以包括第一元素和第二元素，在有源层20中第一元素的含量可以大于第二元素的含量。

可选的，第一元素和第二元素均可以包含有硅元素和锗元素。具体而言，一些实施例中，第一元素可以包含硅元素，即衬底10可以包括硅元素，有源层20可以包括硅元素和锗元素。在有源层20中硅元素的含量可以大于锗元素的含量。由于硅锗元素的氧化速率高于硅元素，进而降低制备有源层20的质量。因此，本公开中在屏蔽层30上方进行硅元素的离子注入，以在有源层20的表面形成重掺杂层40，该重掺杂层40包括硅离子。而重掺杂层40能够使得有源层20表面的硅元素的浓度增大，重掺杂层40对有源层20内部的硅锗材料形成保护，从而一定程度上降低有源层20中硅锗的氧化速率，从而提高有源层20的质量，提高半导体器件的良率。

可选的，如图2所示在衬底10的一侧形成有源层20，而形成所述有源层20可以利用包含有第一元素的和包含有第二元素的气体，通过化学气相沉积的方式在衬底10上沉积第一预设时间，以形成有源层20。具体的，在反应腔内通入包含有第一元素的气体和包含有第二元素的气体，上述两种气体可以在反应腔内发生化学反应。而该化学反应产生的反应物能够沉积至衬底10，从而形成有源层20。值得注意的是，本公开中的化学反应发生在衬底10的表面或者非常接近表面的区域，这样可以生成高质量的薄膜，即可以生成高质量的有源层20。若化学反应发生在距离衬底10表面较远的地方，则会导致其化学反应产生的反应物黏附性变差，密度降低，进而导致有源层20一系列缺陷的产生。

可选的，有源层20可以为硅锗层，衬底10为包含有硅元素的衬底10。本公开中可以利用含包含硅元素气体和包含锗元素气体通过化学气相沉积的方式在衬底10上沉积第一预设时间，以形成硅锗层。在硅锗层中，硅元素的含量大于锗元素的含量。

可选的，根据反应腔内的压力和提供的反应能量的不同，本公开中的化学气相沉积方法可以包括常压化学气相淀积、低压化学气相淀积、等离子体辅助化学气相沉积。其中等离子体辅助化学气相沉积可以包括等离子体增强化学气相沉积和高密度等离子体化学气相沉积。本公开在此不做特殊的限定，本领域技术人员能够根据反应腔内的压力选取与之相匹配的化学气相沉积方式。

可选的，根据反应腔加热模式的不同，本公开中的反应腔可以包括热壁反应腔和冷壁反应腔。具体而言，热壁反应腔使用的加热方法是热电阻环绕着反应腔形成一个热壁反应器，不仅加热硅片，还加热硅片的支持物以及反应腔的侧壁。这种模式会在反应腔的侧壁上形成膜，因而可以经常清洗或者原位清除来减小颗粒沾污。而冷壁反应腔只加热硅片和硅片支持物，反应腔的侧壁温度较低没有足够的能量发生淀积反应。例如在反应腔中采用RF感应加热或者红外线加热方式。

可选的，在步骤S130中，如图3所示在有源层20远离衬底10的一侧形成覆盖有源层20的屏蔽层30。具体的，在有源层20远离衬底10的一侧可以利用化学气相沉积的方式沉积第二预设时间形成覆盖有源层20的屏蔽层30。该屏蔽层30用于阻止杂质扩散到衬底10中，从而对杂质起屏蔽和掩蔽作用。

可选的，形成屏蔽层30的材料可以包括氧化物、氮化物、氮氧化物、碳氧化物、氢氧化物或无定形碳中的一种或多种的组合。本公开在此不做特别的限定，本领域技术人员能够根据实际需求的不同来选取不同的材料。

可选的，形成屏蔽层30的厚度可以为1nm～500nm。举例而言，屏蔽层30的厚度可以为1nm、10nm、100nm、200nm、400nm。本公开中可以根据不同的离子注入深度可以选取与之相对应的屏蔽层30厚度。

可选的，在步骤S140中，如图4所示的，利用离子注入技术将形成重掺杂层40，该重掺杂层40可以位于有源层20和屏蔽层30之间。具体的，形成重掺杂层40可以包括利用包含第一元素的气体，通过离子注入技术将第一元素所对应的离子以预设角度注入到屏蔽层30中。具体的，可以包含有第一元素的气体进行离子化，经磁场选择和电场加速到一定的能量，形成一定电流密度且具有动能的离子束流，该离子束流被直接打入屏蔽层30。而具有一定动能的离子在射进屏蔽层30内部后，由于屏蔽层30内原子核和电子的不规则作用，以及原子间的多次碰撞，从而使得注入的离子束流的能量逐渐受到消耗。随着能量不断受到消耗，离子束流的速度不断减慢，在屏蔽层30内移动一定距离后就停止在距离衬底10的某一位置处，形成PN结。在本公开中，利用离子注入技术能够灵活的选取需要掺杂源，且能够提高掺杂浓度范围。即：无论从轻掺杂还是重掺杂，离子注入都能够实现准确控制。此外，由于离子注入过程中，离子注入的浓度和剂量是可控的，因此能够提高其空间定位的准确性。

可选的，当第一元素为硅元素时，包含有硅元素的气体可以为硅烷或者四氟化硅。当然，也可以是其他含硅元素的气体，本公开在此不做特殊的限定。

在本公开的一些实施例中，在通过离子注入技术将第一元素所对应的离子以预设角度注入到屏蔽层30中时。由于离子注入是靠较高的动能将离子打入屏蔽层30的，这样会产生一些问题，比如沟道效应、晶体缺陷、颗粒污染等。举例而言，沟道效应指的是：晶硅原子的排列是长程有序的，当杂质离子穿过晶格间隙的通道注入而不与电子和原子核发生碰撞(能量损失少)而减速，杂质离子将进入硅中很深的地方，大大超过了预期的射程，即超过了设计的结深，这就叫发生了沟道效应。针对上述沟道效应，本公开在进行离子注入时，并不是将包含有第一元素的离子垂直打入屏蔽层30，而是使得离子偏离屏蔽层30中轴线一定角度，这样能够减小沟道效应，从而获得期望的结特性。示例性的，本公开中子偏离屏蔽层30中轴线一定角度的范围可以为15°～35°。例如其偏离的角度可以为15°、20°、30°、35°。当然，还可以是其他角度，在此不做特殊限定，以能够满足上述角度范围内为准。

可选的，在离子注入时，离子注入的剂量、束流大小以及离子注入时间的关系可以利用如下关系表示：

其中，A为注入面积；q为注入的离子价数；e为一个电荷电量；D为离子注入的剂量；t为离子注入的时间。

由上述可以看出，在同样的注入面积下，注入的束流大小与离子注入时间直接决定着离子注入剂量的大小，束流越大，注入时间越长，达到的剂量越大。因此，本公开中可以通过控制束流大小和注入时间来达到千万的剂量。

可选的，本公开中可以利用法拉第杯传感器测量离子束的电流来实时监控剂量的大小，从而来达到离子注入的均匀性。当然，还可以利用其他方式来实时监控剂量的大小，在此不做特殊的限定。

可选的，在本公开中离子注入的剂量为10¹⁵～10¹⁸/cm²，所述离子注入的能量为1keV～500keV，所述离子注入的温度为-40℃～140℃。示例性的，离子注入的剂量可以是10¹⁵/cm²、10¹⁶/cm²、10¹⁷/cm²、10¹⁸/cm²。当然，还可以是其他的注入剂量，在此不再一一列举。在示例性的，离子注入的能量可以是1keV、10keV、100keV、300keV、500keV。当然，还可以是其他注入的能量，在此不做特殊的限定。在示例性的，离子注入的温度可以为-40℃、50℃、100℃、130℃、140℃。由此可以看出，本公开利用离子注入技术，能够有效提高其温度范围，不仅在低温范围内还可以在高温范围内掺杂。当然，离子注入的温度还可以是其他，在此不做特殊的限定。

可选的，在步骤S140中，第一元素的注入浓度峰值对应的注入深度与屏蔽层30的厚度相同。举例而言，当第一元素为硅元素时，如图7所示的离子注入的深度与硅元素的浓度关系的坐标图。图7中横坐标H表示离子注入的深度，纵坐标C表示硅元素的浓度。从图7中可以看出，当离子注入的深度为A时，其硅元素的浓度达到峰值。因此，利用上述关系，本公开通过将硅元素的浓度峰值对应的注入深度A与屏蔽层30的厚度相同，即可以将硅元素刚好注入到有源层20的表面，从而形成保护有源层20的重掺杂层40。当然，本公开中的第一元素除了硅元素之外，也可以是其他元素。本领域技术人员同样能够根据本公开所提供的技术构思，即第一元素的注入浓度峰值对应的注入深度与屏蔽层30的厚度相同将所述第一元素刚好注入到有源层20的表面。

可选的，可以利用离子注入机将包含有第一元素的离子注入至屏蔽层30内。根据注入剂量和能量的范围不同，本公开中的离子注入机可以为大束流离子注入机、高能量离子注入机、中束流离子注入机。其中，高能量注入机所得到的离子束具有较高能量。一般单价离子在通过特殊加速处理后，其能量可以达到500keV～1.2MeV；大束流注入机能获得较大的离子束电流，其掺杂浓度较大；中束流注人机则能获得中等能量和电流的离子束，适用与所有的离子掺杂工艺。

在本公开的另一些实施例中，还可以通过扩散技术将包含有第一元素的离子扩散至屏蔽层30中，以在上述有源层20的表面形成重掺杂层40。具体而言，扩散指的是原子、分子和离子都会从高浓度向低浓度处进行扩散运动。因此，在扩散时，本公开通过预设浓度差和预设能量使包含有第一元素的离子扩散至屏蔽层30中，以在有源层20的表面形成重掺杂层40。在利用扩散技术对第一元素的离子进行扩散时，由于扩散工艺较为简单，因此可以极大降低扩散所需的成本。

可选的，本公开中的屏蔽层30的材料可以为二氧化硅或氮化硅，由于二氧化硅和氮化硅具有耐高温的特性，因此该屏蔽层30能够满足在扩散时高温的要求。

可选的，在步骤S140中还可以包括步骤S150，即：

步骤S150，在完成所述离子注入后，对半导体结构进行热退火处理。具体的，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。

可选的，退火温度为800℃～1100℃，退火时间为1s～30s。具体的，其退火温度其可以是800℃、900℃、1000℃或1100℃；在一实施方式中，为了能够有效降低离子进一步扩散至衬底10，退火时间可以为1s～30s。其可以是1s、5s、10s、20s、30s、当然，还可以是其他退火时间，在此不再一一列举。

可选的，在步骤S140中还可以包括步骤S160，即：

步骤S160，如图5～图6所示的，在所述热退火处理之后，移除所述屏蔽层30。在所述有源层20远离所述衬底10的一侧形成界面层50，在所述界面层50的上方依次形成介质层60和栅极堆叠层70。其中，界面层50位于重掺杂层40的上方，即重掺杂层40位于界面层50和有源层20之间。此外，在界面层50的上方依次是介质层60和栅极堆叠层70；介质层60位于栅极堆叠层70和界面层50之间。由于在有源层20的表面形成了包含有第一元素的重掺杂层40，因此其第一元素的浓度很高，而高浓度的第一元素也可以满足介质层60和栅极堆叠层70的生长，从而能够满足介质层60和栅极堆叠层70的质量要求。

本公开实施方式还提供一种半导体器件结构，该结构可以利用上述的制备方法进行制备。该半导体器件结构可以包括：

衬底10；

有源层20，位于衬底10上；

重掺杂层40，位于所述有源层20远离所述衬底10的表面；

界面层50，位于所述有源层20表面上方，所述重掺杂层40位于所述有源层20和所述界面层50之间。

本公开的半导体器件结构的重掺杂层40，能够很好的保护有源层20不被氧化，从而提高半导体器件的良率。

可选的，重掺杂层40的厚度可以小于界面层50的厚度。而界面层50的厚度可以小于有源层20的厚度。

可选的，半导体器件结构还可以包括介质层60和栅极堆叠层70，该介质层60可以位于界面层50的上方，栅极堆叠层70可以位于介质层60的上方。即重掺杂层40位于有源层20与界面层50之间，界面层50位于重掺杂层40与介质层60之间，介质层60位于界面层50与栅极堆叠层70之间。

可选的，所述介质层60可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的介质层60。然后沉积栅极堆叠层70，所述栅极堆叠层70包含半导体材料的多层结构，例如硅、钨金属或其组合。对所述栅极堆叠层70以及栅极材料层进行蚀刻形成栅极结构。形成栅极结构后在栅极的两侧形成间隙壁，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的ー个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成。

可选的，衬底10可以包括硅衬底10，有源层20可以包括硅锗层，该重掺杂层40可以包括硅层。因此，该半导体器件结构可以包括：

硅衬底10；

硅锗层，位于硅衬底10；

硅层，位于硅锗层远离硅衬底10的表面；

界面层50，位于硅锗层表面上方，该硅层位于硅锗层和界面层50之间。

本公开实施例通过控制硅元素的最大离子注入浓度所对应的注入深度，与屏蔽层的深度相同，可以最好的将硅离子注入到硅锗层的表面，在硅锗层的表面位置处得到较大浓度的Si离子重掺杂层，使得重掺杂层中的Si含量接近于硅衬底。由于硅锗层表面生成的硅层的存在，一方面，在沟道与栅极堆叠结构之间的界面层一般为氧化物材料，比如采用二氧化硅材料形成界面层，此时，由于重掺杂层几乎为硅层，可以在该硅层的表面直接生长界面层氧化物，且生成的界面层氧化物的质量可以与硅沟道氧化物的质量相当。另一方面，表面的硅层也对其下方的硅锗层起到一定的保护作用，SiGe的氧化速率高于Si，因此，表面Si层的存在一定程度上降低了沟道中SiGe材料的氧化速率。

本公开实施方式的半导体器件可以是存储芯片，例如，DRAM(Dynamic RandomAccess Memory，动态随机存取存储器)，当然，还可以是其它半导体器件，在此不再一一列举。该半导体器件的有益效果可参考上述的半导体器件结构的有益效果，在此不再赘述。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。

应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (15)

1.一种半导体器件的制备方法，其特征在于，所述制备方法包括：

提供衬底；

在所述衬底的一侧形成有源层；

在所述有源层远离所述衬底的一侧形成覆盖所述有源层的屏蔽层；

在所述屏蔽层上方进行第一元素的离子注入，以在所述有源层的表面形成重掺杂层；

所述第一元素的注入浓度峰值所对应的注入深度，与所述屏蔽层的厚度相同。

2.根据权利要求1所述的制备方法，其特征在于，所述衬底包括第一元素，所述有源层包括第一元素和第二元素，在所述有源层中所述第一元素的含量大于所述第二元素的含量。

3.根据权利要求2所述的制备方法，其特征在于，所述第一元素和所述第二元素均包含硅元素或锗元素。

4.根据权利要求2所述的制备方法，其特征在于，形成所述有源层包括：

利用包含所述第一元素的气体和包含所述第二元素的气体，通过化学气相沉积的方式在所述衬底上沉积第一预设时间，形成所述有源层。

5.根据权利要求1所述的制备方法，其特征在于，所述屏蔽层的厚度为1nm～500nm。

6.根据权利要求1所述的制备方法，其特征在于，形成所述屏蔽层的材料包括氧化物、氮化物、氮氧化物、碳氧化物、氢氧化物或无定形碳中的一种或多种的组合。

7.根据权利要求1所述的制备方法，其特征在于，形成所述重掺杂层包括：

利用包含所述第一元素的气体，通过离子注入技术将所述第一元素所对应的离子以预设角度注入到所述屏蔽层中。

8.根据权利要求7所述的制备方法，其特征在于，所述离子注入的剂量为10¹⁵～10¹⁸/cm²，所述离子注入的能量为1keV～500keV，所述离子注入的温度为-40℃～140℃。

9.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括：在完成所述离子注入后，对所述半导体结构进行热退火处理，退火温度为800℃～1100℃，退火时间为1s～30s。

10.根据权利要求9所述的制备方法，其特征在于，所述制备方法还包括：在所述热退火处理之后，移除所述屏蔽层；

在所述有源层远离所述衬底的一侧形成界面层，在所述界面层的上方依次形成介质层和栅极堆叠层。

11.一种半导体器件结构，利用如权利要求1～10任意一项所述的制备方法制备，其特征在于，所述半导体器件结构包括：

衬底；

有源层，位于所述衬底上；

重掺杂层，位于所述有源层远离所述衬底的表面；

界面层，位于所述有源层表面上方，所述重掺杂层位于所述有源层和所述界面层之间。

12.根据权利要求11所述的半导体器件结构，其特征在于，所述重掺杂层的厚度小于所述界面层的厚度。

13.根据权利要求11所述的半导体器件结构，其特征在于，所述界面层的厚度小于所述有源层的厚度。

14.根据权利要求11所述的半导体器件结构，其特征在于，所述半导体器件结构还包括：介质层和栅极堆叠层，所述介质层位于所述界面层上方，所述栅极堆叠层位于所述介质层上方。

15.根据权利要求11-14中任一项所述的半导体器件结构，其特征在于，所述衬底包含硅衬底，所述有源层包括硅锗层，所述重掺杂层包括硅层。

Images