CN114916120A - 具有波导结构的电路板及其制造方法 - Google Patents
具有波导结构的电路板及其制造方法 Download PDFInfo
- Publication number
- CN114916120A CN114916120A CN202110180498.4A CN202110180498A CN114916120A CN 114916120 A CN114916120 A CN 114916120A CN 202110180498 A CN202110180498 A CN 202110180498A CN 114916120 A CN114916120 A CN 114916120A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- ground plane
- circuit board
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 claims description 66
- 229910052751 metal Inorganic materials 0.000 claims description 66
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 229920000642 polymer Polymers 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 230000000644 propagated effect Effects 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 188
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种具有波导结构的电路板及其制造方法，电路板至少包括依次层叠的第一层导电图案、第二层导电图案和第三层导电图案，以及设于各层导电图案之间的绝缘层；信号线路设于第二层导电图案中；第一层导电图案对应信号线路的位置设有第一接地平面，第三层导电图案对应信号线路的位置设有第二接地平面；第一接地平面和第二接地平面沿信号线路的走线方向延伸；信号线路两侧的绝缘层内分别设有至少一个沟槽结构，沟槽结构沿信号线路走线方向延伸，并连接第一接地平面和第二接地平面，沟槽结构内设有至少覆盖其侧壁的导电结构。在电路板内信号线路周侧形成包覆其的波导结构，有效阻挡及反射电磁波，使得信号线路的电磁信号在波导内被定向传播。
Description
技术领域
本发明涉及电路板领域，具体地涉及一种具有波导结构的电路板及其制造方法。
背景技术
随着电子器件的发展，电路板上的表层器件越来越多，这些器件通过PCB内层互联从而实现电气性能，然而由于线路、电气信号孔增多的同时，电路板受限于其厚度及导热限制，内层线路走线越来越复杂，从而使信号线路上的信号传输路径存在有愈发严重串扰。如在高速光模块中，受MSA协议(Multi-Source Agreement)及模块壳体的导热限制，PCB板厚及层数受到限制，为避开电气信号孔，PCB高速链路只能内层走线绕开，线长可达1300～1600mil。在频率达到40GHZ时，高速链路插损较大，在-3dB时带宽大约在25GHZ左右，高频性能受到较大影响，导致模块性能变差。
发明内容
本发明的目的在于提供一种具有波导结构的电路板及其制造方法。
本发明提供一种具有波导结构的电路板，所述电路板至少包括依次层叠的第一层导电图案、第二层导电图案和第三层导电图案，以及设于各层导电图案之间的绝缘层；所述信号线路设于所述第二层导电图案中；所述第一层导电图案对应所述信号线路的位置设有第一接地平面，所述第三层导电图案对应所述信号线路的位置设有第二接地平面；所述第一接地平面和第二接地平面沿所述信号线路的走线方向延伸；
所述信号线路两侧的绝缘层内分别设有至少一个沟槽结构，所述沟槽结构沿信号线路走线方向延伸，并连接所述第一接地平面和所述第二接地平面，所述沟槽结构内设有至少覆盖其侧壁的导电结构；
所述第一接地平面、所述第二接地平面与所述导电结构围设形成包围所述信号线路的波导结构。
作为本发明的进一步改进，所述沟槽结构为单个沟槽，或者，所述沟槽结构为一组多个沟槽堆叠形成的沟槽组。
作为本发明的进一步改进，所述沟槽的长度与所述信号线路的长度一致。
作为本发明的进一步改进，所述第一接地平面和所述信号线路之间设有第一绝缘层，所述第二接地平面和所述信号线路之间设有第二绝缘层。
作为本发明的进一步改进，所述沟槽组包括分别贯穿所述第一绝缘层和所述第二绝缘层的第一沟槽和第二沟槽，所述第二层导电图案中设有连接盘，所述第一沟槽的导电结构电性连接于所述连接盘和所述第一接地平面，所述第二沟槽内的导电结构电性连接于所述连接盘和所述第二接地平面。
作为本发明的进一步改进，所述沟槽同时贯穿所述第一绝缘层和第二绝缘层。
作为本发明的进一步改进，所述导电结构为覆于所述沟槽内壁上的导电层，所述沟槽内设有高分子填充物。
作为本发明的进一步改进，所述导电结构为设于所述沟槽内的导电块或导电片。
本发明还提供一种具有波导结构的电路板的制造方法，包括步骤：
制作包括依次层叠的至少一层第一层导电图案、至少一层第二层导电图案和至少一层第三层导电图案的层压板，所述第一层导电图案包括第一接地平面，所述第二层导电图案包括信号线路，所述第三层导电图案包括第二接地平面；
于信号线路两侧分别形成沟槽结构，所述沟槽结构沿所述信号线路走线方向延伸，所述沟槽结构连通所述第一接地平面和所述第二接地平面；
于所述沟槽结构内形成至少覆盖其侧壁的导电结构，将所述第一接地平面和所述第二接地平面电性连接；
所述第一接地平面、所述第二接地平面与所述导电结构围设形成包围所述信号线路的波导结构。
作为本发明的进一步改进，所述沟槽结构为单个沟槽或多个沟槽堆叠形成的沟槽组。
作为本发明的进一步改进，所述制作包括依次层叠的至少一层第一层导电图案、至少一层第二层导电图案和至少一层第三层导电图案的层压板，以及所述形成沟槽结构的制作方法包括如下步骤：
提供一上下面分别覆有第二金属层和第三金属层的第二绝缘层；
形成两处贯穿所述第二绝缘层的第二沟槽，于所述第二沟槽内形成至少覆盖其侧壁的导电结构，将所述第二金属层和所述第三金属层电性连接；
于所述第三金属层上蚀刻形成第三层导电图案，所述第三层导电图案包括电性连接两处所述第二沟槽内导电结构的第二接地平面，于所述第二金属层上蚀刻出第二层导电图案，所述第二层导电图案包括位于两处所述第二沟槽之间的信号线路和覆盖所述第二沟槽的连接盘；
于所述第二层导电图案一侧层压第一绝缘层和第一金属层；
于所述第一绝缘层内形成两处堆叠于所述第二沟槽之上的第一沟槽，于所述第一沟槽内形成导电结构，电性连接所述连接盘和所述第一金属层；
于所述第一金属层上蚀刻出第一层导电图案，所述第一层导电图案包括电性连接两处所述第一沟槽内导电结构的第一接地平面。
作为本发明的进一步改进，所述制作依次包括至少一层第一层导电图案、至少一层第二层导电图案和至少一层第三层导电图案的层压板，以及所述形成沟槽结构的制作方法包括如下步骤：
提供一上下面分别覆有第二金属层和第三金属层的第二绝缘层，分别于所述第二金属层和所述第三金属层上蚀刻形成第二层导电图案和第三层导电图案，所述第三层导电图案包括第二接地平面，所述第二层导电图案包括信号线路，并于信号线路两侧预留用于制作所述沟槽的空白区域，所述信号线路位于所述第二接地平面的上方；
于所述第二层导电图案一侧层压第一绝缘层和第一金属层；
于所述信号线路两侧预留的所述空白区域处形成两处贯穿所述第一绝缘层和所述第二绝缘层的所述沟槽，于所述沟槽内形成至少覆盖其侧壁的导电结构，所述导电结构电性连接第二接地平面和第一金属层；
于所述第一金属层上蚀刻形成第一层导电图案，所述第一层导电图案包括电性连接两处所述沟槽内导电结构的第一接地平面。
作为本发明的进一步改进，“于所述沟槽内形成至少覆盖其侧壁的导电结构”包括步骤：
于所述沟槽侧壁及所述沟槽所暴露的金属层上镀覆形成导电层；
于所述沟槽内填充高分子填充物。
作为本发明的进一步改进，“于所述沟槽内形成至少覆盖其侧壁的导电结构”包括步骤：
于所述沟槽内埋设导电块或导电片。
本发明的有益效果是：本发明通过在电路板内信号线路周侧形成包围其的屏蔽波导结构，波导结构的各面能够有效阻挡及反射电磁波，使得信号线路的电磁信号在矩形波导内被定向引导传播，从而一方面，能够有效减少信号的损耗，另一方面，能够有效减少信号线路及外部线路之间的电磁干扰，进而提升高频性能。另外，通过形成内嵌的波导结构，其所占用的电路板空间少，不会额外占用信号线路及电源线路走线空间。
附图说明
图1是本发明实施例1中的具有波导结构的电路板截面示意图。
图2是本发明实施例2中的具有波导结构的电路板截面示意图。
图3是本发明实施例4中的具有波导结构的电路板的制造方法流程示意图。
图4至图9是本发明实施例4中的具有波导结构的电路板的制造方法的各步骤示意图。
图10是本发明实施例5中的具有波导结构的电路板的制造方法流程示意图。
图11至图14是本发明实施例5中的具有波导结构的电路板的制造方法的各步骤示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本发明提供一种具有波导结构的电路板，电路板设有信号线路41。电路板至少包括依次层叠的第一层导电图案1、第二层导电图案4和第三层导电图案3，以及设于各层导电图案之间的绝缘层2；信号线路41设于第二层导电图案4中；第一层导电图案1对应信号线路41的位置设有第一接地平面11，第三层导电图案对应信号线路41的位置设有第二接地平面31；第一接地平面11和第二接地平面31沿信号线路41的走线方向延伸。
本发明中的电路板还包括常规电路板中的诸如表面层焊盘、将各层电性连接的过孔等结构，其与现有技术相似，在此不再赘述。各层导电图案中均可包括其它布线，如其它信号走线、电源供电平面、金手指等。
接地平面作为电位的参考点，为整个电路提供一个基准电位。整个电路在设计时，以接地线路电压为0V，以统一整个电路电位。
在本实施方式中，以中间的第二层导电图案4中设有信号线路41，及位于其上下层的第一层导电图案1和第三层导电图案3中分别设置第一接地平面11和第二接地平面31为例，于其他实施方式中，以上线路层也可根据需要分别设计更多的层，以及以其他的顺序排布，只要使信号线路41位于第一接地平面11和第二接地平面31之间即可，从而可以配合沟槽5形成包围信号线路的波导结构。
信号线路41两侧的绝缘层2内分别设有至少一个沟槽结构，所述沟槽结构沿信号线路41走线方向延伸，并连接第一接地平面1和第二接地平面3，沟槽结构内设有至少覆盖其侧壁的导电结构6，导电结构6将第一接地平面11和第二接地平面31电性连接。第一接地平面11、第二接地平面31和导电结构6形成包围信号线路41的波导结构，以屏蔽信号干扰、减少辐射损耗。
沟槽结构为单个沟槽5，或者，所述沟槽结构为一组多个沟槽5堆叠形成的沟槽组。
信号线路两侧沟槽5内的导电结构6分别遮蔽信号线路左右侧的空间，第一接地平面11和第二接地平面31分别遮蔽信号线路上下侧的空间，并且，左右两侧的导电结构6均与第一接地平面11以及第二接地平面31电性连接，在信号线路周侧形成包围其的屏蔽波导结构，波导结构的各面能够有效阻挡及反射电磁波，使得信号线路的电磁信号在波导结构内被定向引导传播，从而一方面，能够有效减少信号的损耗，另一方面，能够有效减少信号线路及外部线路之间的电磁干扰。另外，通过形成内嵌的波导结构，其所占用的电路板空间少，不会额外占用信号线路及电源线路走线空间。
第一接地平面11和第二接地平面31分别为第一层导电图案1和第三层导电图案3中未被蚀刻而保留的金属导电层，通常为诸如铜层等导电性良好的金属层。
示例性的，在本实施方式中，沟槽5包括分设于信号线路两侧的左沟槽51和右沟槽52，左沟槽51和右沟槽52的长度不小于信号线路长度，从而确保波导结构能够完全包覆信号线路。
于本发明的其他实施方式中，也可根据电路板的尺寸、信号线路的数量及分布位置调整沟槽5的数量，从而形成多个并列设置的波导结构，以进一步减少各信号线路的损耗以及内外线路的信号干扰。
在本发明中，沟槽5及导电结构6有多种实施方式，下面就几个实施例进行具体描述。
如图1所示，在实施例1中，电路板包括依次设置的第一层导电图案1、第二层导电图案4和第三层导电图案3，各层导电图案均为导电层蚀刻而成。第一层导电图案1和第二层导电图案4之间设有第一绝缘层21，第三层导电图案3和第二层导电图案4之间设有第二绝缘层22。第一层导电图案1中设有第一接地平面11，第二层导电图案4中设有信号线路41，第三层导电图案3中设有第二接地平面31。
绝缘层2为环氧树脂玻纤布基板、或芳香族聚酰胺树脂纤维的织布、或环氧树脂无纺布基板等现有电路板中常见绝缘层2材料，在此不再赘述。
沟槽5包括分别贯穿第一绝缘层21和第二绝缘层22的第一沟槽5a和第二沟槽5b，信号线路41周侧设有连接盘42，信号线路41和连接盘42之间绝缘，第一沟槽5a内的导电结构6电性连接于连接盘42和第一接地平面1，第二沟槽5b内的导电结构6电性连接于连接盘42和第二接地平面3。在信号线路41的两侧，分别依次形成第一接地平面11、第一沟槽5a内的导电结构6、连接盘42、第二沟槽5b内的导电结构6和第二接地平面31的串连电性连接顺序。
实施例1中的分段堆叠式沟槽结构，在制程中可以在各线路层内形成单个沟槽5后再进行压合，从而提高沟槽5及其内部导电结构6的制作精度，提高电路板的可靠性并保证制作良率。
在实施例一的一些其他实施方式中，也可根据实际需要调整导电图案的层数，并根据不同的层数而调整分段式沟槽5的数量，只要使其形成连续的屏蔽层，并与接地平面形成串连通路即可。
进一步的，沟槽5的横截面形状呈长方形，沿信号线路方向延伸。于其他实施方式中，沟槽5横截面形状也可根据信号线路实际走线方向进行适应性调整，并不限于长方形。
导电结构6为覆于沟槽5内壁上的金属导电层61，金属导电层61为铜等具有良好导电性及具有良好粘附性的金属。沟槽5内还可填充高分子填充物62，即沟槽5内空间，除了金属导电层61外被高分子填充物62完全占据，高分子填充物62为环氧树脂等常见介电材料，其上镀覆有导电金属，将导电结构6与第一接地平面11及第二接地平面31电性连接。
这里，导电结构6形成金属层、环氧树脂层、金属层的结构，双层的金属层结构与环氧树脂之间形成多个反射界面，可以对电磁波的多次反射，进一步加强了导电结构6对电磁波的屏蔽作用，从而进一步降低内外线路之间的电磁干扰。
如图2所示，在实施例2中，其与实施例1的区别在于：
沟槽5同时贯穿第一绝缘层21和第二绝缘层22，沟槽5内壁的导电结构6直接将第一接地平面11和第二接地平面31电性连接。
实施例2中的一体式沟槽结构，在制程中可以在将各层层压后，通过一次开槽工艺形成，简化了工艺步骤。
在实施例3中，其与实施例1的区别在于：
导电结构6为埋设于沟槽5内的导电块或导电片，或者也可为于沟槽5内电镀形成的、完全填充沟槽5的导电层。
本发明还提供一种具有波导结构的电路板的制造方法，包括步骤：
制作依次包括至少一层第一层导电图案1、至少一层第二层导电图案4和至少一层第三层导电图案3的层压板。其中，第一层导电图案1包括第一接地平面11，第二层导电图案4包括信号线路41，第三层导电图案3包括第二接地平面31。
于信号线路41两侧分别形成沟槽结构，所述沟槽结构沿所述信号线路走线方向延伸，所述沟槽结构连通第一接地平面11和第二接地平面31。
进一步的，形成沟槽结构包括形成单个沟槽，或者，形成多个沟槽堆叠形成的沟槽组。
于沟槽结构内形成至少覆盖其侧壁的导电结构6，将第一接地平面11和第二接地平面31电性连接。
第一接地平面11、第二接地平面31与导电结构6围设形成包覆信号线路41的波导结构。
该制造方法还可包括制作过孔并蚀刻外层线路等步骤。
具体的，在本发明中，根据不同的沟槽5及导电结构6，制造流程有多种，下面将就多个实施例进行说明：
如图3所示，在实施例4中，形成多个沟槽5堆叠的沟槽组，其包括步骤：
S1a：如图4所示，提供一上下面分别覆有第二金属层和第三金属层的第二绝缘层22。
S2a：如图5所示，形成两处贯穿第二绝缘层22的第二沟槽5b，于第二沟槽5b内形成至少覆盖其侧壁的导电结构6，将第二金属层和第三金属层电性连接。
具体的，沟槽5通过连续激光形成，根据激光照射的面，通过调整激光的功率和曝光时间等参数来对第二绝缘层22表面的金属层及第二绝缘层22进行开槽，同时避免烧蚀第二绝缘层22背面的金属层。
在本实施例的一些其他实施方式中，也可通过机械加工，如控深铣等方式形成沟槽5。
沟槽5设于后续步骤中形成的信号线路的两侧。
进一步的，在实施例4中，形成导电结构6具体包括步骤：
S2a11：在沟槽5侧壁及沟槽5所暴露的金属层上镀覆形成导电层。
具体的，在本实施例中，可采用基于精密线路的mSAP(Modified Semi-AdditiveProcess，改良的半加成法)工艺做沟槽内连续的均匀侧边镀铜，以达到更高的板内单位线长带宽。
S2a12：在沟槽5内填充高分子填充物62。
具体的，在本实施例中，在沟槽5内两镀铜侧壁之间的空心内填充环氧树脂。
S2a13：在高分子填充物62上镀覆补充导电层。将激光开槽区域内的导电层补充镀覆，将导电层与第二金属层或第三金属层电性连接。具体的，可在沟槽5开口处镀铜封口，以电连接该开口处所在的金属层
S3a：如图6所示，于第三金属层上蚀刻形成第三层导电图案3，该第三层导电图案3包括电性连接两处第二沟槽5b内导电结构6的第二接地平面31，于第二金属层上蚀刻形成第二层导电图案4，该第二层导电图案4包括位于两处第二沟槽5b之间的信号线路41和覆盖第二沟槽5b的连接盘42。
S4a：如图7所示，于第二层导电图案4一侧层压第一绝缘层21和第一金属层。
S5a：如图8所示，于第一绝缘层21内形成两处堆叠设于第二沟槽5b之上的第一沟槽5a，于第一沟槽5a内形成导电结构6，电性连接连接盘42和第一金属层。
具体的，在第一沟槽5a内形成导电结构6的步骤与步骤S2a11至S2a13类似，在此不再赘述。
S6a：如图9所示，于第一金属层上蚀刻形成第一层导电图案1，该第一层导电图案1包括电性连接两处所述第一沟槽内导电结构的第一接地平面11。
该制造方法还可包括制作过孔并蚀刻外层线路等步骤。
本发明中的过孔制作、线路蚀刻、线路层综黑化、层压等步骤为本领域的常规技术手段，在此不再赘述。
如图10所示，在实施例5中，形成一体式的沟槽5，其包括步骤：
S1b：如图11所示，提供一上下面分别覆有第二金属层和第三金属层的第二绝缘层22，分别于第二金属层和第三金属层上蚀刻形成第二层导电图案4和第三层导电图案3，第三层导电图案3包括第二接地平面31，第二层导电图案4包括信号线路41，并于信号线路41的两侧预留用于制作沟槽的空白区域，信号线路41位于第二接地平面31的上方。
S2b：如图12所示，于第二层导电图案4一侧层压第一绝缘层21和第一金属层。
S3b：如图13所示，于信号线路两侧形成两处贯穿第一绝缘层21和第二绝缘层22的沟槽5，于沟槽5内形成至少覆盖其侧壁的导电结构6，该导电结构电性连接第二接地平面3和第一金属层。
具体的，在沟槽5内形成导电结构6的步骤与步骤S2a11至S2a13类似，在此不再赘述。
S4b：如图14所示，于第一金属层上蚀刻形成第一层导电图案1，该第一层导电图案1包括电性连接两处沟槽5内导电结构的第一接地平面11。
该制造方法还可包括制作过孔并蚀刻外层线路等步骤。
在实施例6中，其与实施例4的区别在于导电结构6的制造过程存在差别，其包括步骤：
S2a21：将匹配于沟槽5形状的导电块或导电片棕化处理。
具体的，在本实施例中，导电块或导电片为铜块或铜片，通过棕化处理使铜块和铜片的表面更加粗糙，从而增加铜块和沟槽5之间的结合力。
S2a22：于沟槽5内埋设导电块或导电片。
通过压合等手段将导电块或导电片与沟槽5固定。
综上所述，本发明通过在电路板内信号线路周侧形成包覆其的屏蔽波导结构，波导结构的各面能够有效阻挡及反射电磁波，使得信号线路的电磁信号在矩形波导内被定向引导传播，从而一方面，能够有效减少信号的损耗，另一方面，能够有效减少信号线路及外部线路之间的电磁干扰，进而提升高频性能。另外，通过形成内嵌的波导结构，其所占用的电路板空间少，不会额外占用信号线路及电源线路走线空间。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (14)
1.一种具有波导结构的电路板，所述电路板设有信号线路，其特征在于，
所述电路板至少包括依次层叠的第一层导电图案、第二层导电图案和第三层导电图案，以及设于各层导电图案之间的绝缘层；所述信号线路设于所述第二层导电图案中；所述第一层导电图案对应所述信号线路的位置设有第一接地平面，所述第三层导电图案对应所述信号线路的位置设有第二接地平面；所述第一接地平面和第二接地平面沿所述信号线路的走线方向延伸；
所述信号线路两侧的绝缘层内分别设有至少一个沟槽结构，所述沟槽结构沿信号线路走线方向延伸，并连接所述第一接地平面和所述第二接地平面，所述沟槽结构内设有至少覆盖其侧壁的导电结构；
所述第一接地平面、所述第二接地平面与所述导电结构围设形成包围所述信号线路的波导结构。
2.根据权利要求1所述的具有波导结构的电路板，其特征在于，所述沟槽结构为单个沟槽，或者，所述沟槽结构为一组多个沟槽堆叠形成的沟槽组。
3.根据权利要求2所述的具有波导结构的电路板，其特征在于，所述沟槽的长度与所述信号线路的长度一致。
4.根据权利要求3所述的具有波导结构的电路板，其特征在于，所述第一接地平面和所述信号线路之间设有第一绝缘层，所述第二接地平面和所述信号线路之间设有第二绝缘层。
5.根据权利要求4所述的具有波导结构的电路板，其特征在于，所述沟槽组包括分别贯穿所述第一绝缘层和所述第二绝缘层的第一沟槽和第二沟槽，所述第二层导电图案中设有连接盘，所述第一沟槽的导电结构电性连接于所述连接盘和所述第一接地平面，所述第二沟槽内的导电结构电性连接于所述连接盘和所述第二接地平面。
6.根据权利要求5所述的具有波导结构的电路板，其特征在于，所述沟槽同时贯穿所述第一绝缘层和第二绝缘层。
7.根据权利要求1-6任一项所述的具有波导结构的电路板，其特征在于，所述导电结构为覆于所述沟槽内壁上的导电层，所述沟槽内设有高分子填充物。
8.根据权利要求1-6任一项所述的具有波导结构的电路板，其特征在于，所述导电结构为设于所述沟槽内的导电块或导电片。
9.一种具有波导结构的电路板的制造方法，其特征在于，包括步骤：
制作包括依次层叠的至少一层第一层导电图案、至少一层第二层导电图案和至少一层第三层导电图案的层压板，所述第一层导电图案包括第一接地平面，所述第二层导电图案包括信号线路，所述第三层导电图案包括第二接地平面；
于信号线路两侧分别形成沟槽结构，所述沟槽结构沿所述信号线路走线方向延伸，所述沟槽结构连通所述第一接地平面和所述第二接地平面；
于所述沟槽结构内形成至少覆盖其侧壁的导电结构，将所述第一接地平面和所述第二接地平面电性连接；
所述第一接地平面、所述第二接地平面与所述导电结构围设形成包围所述信号线路的波导结构。
10.根据权利要求9所述的具有波导结构的电路板的制造方法，其特征在于，所述沟槽结构为单个沟槽或多个沟槽堆叠形成的沟槽组。
11.根据权利要求9所述的具有波导结构的电路板的制造方法，其特征在于，所述制作包括依次层叠的至少一层第一层导电图案、至少一层第二层导电图案和至少一层第三层导电图案的层压板，以及所述形成沟槽结构的制作方法包括如下步骤：
提供一上下面分别覆有第二金属层和第三金属层的第二绝缘层；
形成两处贯穿所述第二绝缘层的第二沟槽，于所述第二沟槽内形成至少覆盖其侧壁的导电结构，将所述第二金属层和所述第三金属层电性连接；
于所述第三金属层上蚀刻形成第三层导电图案，所述第三层导电图案包括电性连接两处所述第二沟槽内导电结构的第二接地平面，于所述第二金属层上蚀刻出第二层导电图案，所述第二层导电图案包括位于两处所述第二沟槽之间的信号线路和覆盖所述第二沟槽的连接盘；
于所述第二层导电图案一侧层压第一绝缘层和第一金属层；
于所述第一绝缘层内形成两处堆叠于所述第二沟槽之上的第一沟槽，于所述第一沟槽内形成导电结构，电性连接所述连接盘和所述第一金属层；
于所述第一金属层上蚀刻出第一层导电图案，所述第一层导电图案包括电性连接两处所述第一沟槽内导电结构的第一接地平面。
12.根据权利要求9所述的具有波导结构的电路板的制造方法，其特征在于，所述制作依次包括至少一层第一层导电图案、至少一层第二层导电图案和至少一层第三层导电图案的层压板，以及所述形成沟槽结构的制作方法包括如下步骤：
提供一上下面分别覆有第二金属层和第三金属层的第二绝缘层，分别于所述第二金属层和所述第三金属层上蚀刻形成第二层导电图案和第三层导电图案，所述第三层导电图案包括第二接地平面，所述第二层导电图案包括信号线路，并于信号线路两侧预留用于制作所述沟槽的空白区域，所述信号线路位于所述第二接地平面的上方；
于所述第二层导电图案一侧层压第一绝缘层和第一金属层；
于所述信号线路两侧预留的所述空白区域处形成两处贯穿所述第一绝缘层和所述第二绝缘层的所述沟槽，于所述沟槽内形成至少覆盖其侧壁的导电结构，所述导电结构电性连接第二接地平面和第一金属层；
于所述第一金属层上蚀刻形成第一层导电图案，所述第一层导电图案包括电性连接两处所述沟槽内导电结构的第一接地平面。
13.根据权利要求9-12任一项所述的具有波导结构的电路板的制造方法，其特征在于，“于所述沟槽内形成至少覆盖其侧壁的导电结构”包括步骤：
于所述沟槽侧壁及所述沟槽所暴露的金属层上镀覆形成导电层；
于所述沟槽内填充高分子填充物。
14.根据权利要求9-12任一项所述的具有波导结构的电路板的制造方法，其特征在于，“于所述沟槽内形成至少覆盖其侧壁的导电结构”包括步骤：
于所述沟槽内埋设导电块或导电片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110180498.4A CN114916120A (zh) | 2021-02-09 | 2021-02-09 | 具有波导结构的电路板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110180498.4A CN114916120A (zh) | 2021-02-09 | 2021-02-09 | 具有波导结构的电路板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114916120A true CN114916120A (zh) | 2022-08-16 |
Family
ID=82760719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110180498.4A Withdrawn CN114916120A (zh) | 2021-02-09 | 2021-02-09 | 具有波导结构的电路板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114916120A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI883401B (zh) * | 2023-03-09 | 2025-05-11 | 宏達國際電子股份有限公司 | 電路板及其佈局方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040108921A1 (en) * | 2002-12-10 | 2004-06-10 | Eastman Kodak Company | Parallel plate wave-guide structure in a layered medium for transmitting complementary signals |
| CN103596353A (zh) * | 2012-08-17 | 2014-02-19 | 欣兴电子股份有限公司 | 线路结构及其制作方法 |
| CN106470523A (zh) * | 2015-08-19 | 2017-03-01 | 富葵精密组件(深圳)有限公司 | 柔性电路板及其制作方法 |
| CN110447312A (zh) * | 2017-05-08 | 2019-11-12 | 吉佳蓝科技股份有限公司 | 线宽缩小型软性电路板及其制造方法 |
-
2021
- 2021-02-09 CN CN202110180498.4A patent/CN114916120A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040108921A1 (en) * | 2002-12-10 | 2004-06-10 | Eastman Kodak Company | Parallel plate wave-guide structure in a layered medium for transmitting complementary signals |
| CN103596353A (zh) * | 2012-08-17 | 2014-02-19 | 欣兴电子股份有限公司 | 线路结构及其制作方法 |
| CN106470523A (zh) * | 2015-08-19 | 2017-03-01 | 富葵精密组件(深圳)有限公司 | 柔性电路板及其制作方法 |
| CN110447312A (zh) * | 2017-05-08 | 2019-11-12 | 吉佳蓝科技股份有限公司 | 线宽缩小型软性电路板及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI883401B (zh) * | 2023-03-09 | 2025-05-11 | 宏達國際電子股份有限公司 | 電路板及其佈局方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7155261B2 (ja) | 無線周波数回路におけるアディティブ製造技術（ａｍｔ）ファラデー境界 | |
| CN1596485B (zh) | 在印刷电路板中形成波导的方法 | |
| US7991250B2 (en) | Printed circuit board | |
| EP3547363B1 (en) | Electronic assembly and electronic system with impedance matched interconnect structures | |
| US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
| EP2785155B1 (en) | Circuit board and electronic device | |
| US20120187550A1 (en) | Interconnection structure, apparatus therewith, circuit structure therewith | |
| JP2017204598A (ja) | プリント回路基板、及び光モジュール | |
| EP0219817B1 (en) | Shielded interconnection boards and method for making same | |
| CN103517576B (zh) | 印刷电路板加工方法及印刷电路板和电子设备 | |
| US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
| CN111565524B (zh) | 一种电路板及其制备工艺 | |
| US6802120B2 (en) | Method of manufacturing a printed wiring board having a non-through mounting hole | |
| US7349196B2 (en) | Composite distributed dielectric structure | |
| JP2001298273A (ja) | 電子部品内蔵実装基板及びそれを用いた半導体パッケージ | |
| CN114916120A (zh) | 具有波导结构的电路板及其制造方法 | |
| CN115767887A (zh) | Pcb板与芯片的互联结构、互联结构的制备方法及光模块 | |
| TW202322665A (zh) | 電路板結構 | |
| CN112533349B (zh) | 电路板及其制作方法 | |
| US11653442B2 (en) | Optical module and method for manufacturing the same | |
| CN114916127B (zh) | 电路板及其制造方法 | |
| CN112867235B (zh) | 一种高频微波电路板盲槽结构及实现方法、装置 | |
| CN120742504B (zh) | 一种光模块 | |
| CN114509725A (zh) | 一种雷达板及其制备方法、毫米波雷达 | |
| CN218039166U (zh) | 封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220816 |