[go: up one dir, main page]

CN114899224A - 一种异质结结构、半导体器件结构及其制造方法 - Google Patents

一种异质结结构、半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN114899224A
CN114899224A CN202210411896.7A CN202210411896A CN114899224A CN 114899224 A CN114899224 A CN 114899224A CN 202210411896 A CN202210411896 A CN 202210411896A CN 114899224 A CN114899224 A CN 114899224A
Authority
CN
China
Prior art keywords
layer
heterostructure
heterojunction
substrate
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210411896.7A
Other languages
English (en)
Inventor
王鹏飞
陆磊
王云萍
杨欢
周晓梁
张盛东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN202210411896.7A priority Critical patent/CN114899224A/zh
Publication of CN114899224A publication Critical patent/CN114899224A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10P14/3434—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一种异质结结构、半导体器件结构及其制造方法，其方法中通过在两种半导体有源层之间形成中间结构层材料，中间结构层材料一方面使得阻挡两种半导体有源层之间的金属元素的扩散，另一方面中间结构层材料的能带对于电子具有较低的势垒，使得电子在两种半导体有源层之间能够发生自由迁移或者大量隧穿，从而使得第一有源层和第二有源层之间能够形成较理想的异质结界面，获得更深的异质结势阱。形成更为理想的半导体异质结，使得真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。提升了现有的高迁移率高稳定性的晶体管或高耐压性的二极管等器件的性能。

Description

一种异质结结构、半导体器件结构及其制造方法
技术领域
本发明涉及异质结场效应晶体管，具体涉及一种异质结结构、半导体器件结构及其制造方法。
背景技术
半导体的异质结是一种特殊的PN结，由两层以上不同的半导体材料薄膜依次沉积在同一基座上形成。由于两种不同半导体的能带差异(主要是导带底能级和费米能级的差异)，在接触界面处能够分别形成势阱和势垒，从而形成异质结(如图1所示)，其中两种半导体界面形成的异质结势阱中能够存在大量电子。半导体异质结被认为是获得更高性能的半导体器件的有效手段，例如，目前的高迁移率高稳定性的晶体管、高耐压性的二极管等器件。
现有的金属氧化物半导体异质结工艺中，由于金属氧化物半导体的非晶态特性以及器件制备中常用的高温工艺(如退火等)，两种甚至多种金属氧化物之间容易发生元素扩散。这就导致理想的半导体异质结难以形成，无法真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。从而使得现有的高迁移率高稳定性的晶体管或高耐压性的二极管等器件的性能还需进一步提升。
发明内容
本发明主要解决的技术问题是提出一种异质结结构、半导体器件结构及其制造方法，使得更好的发挥异质结在金属氧化物半导体器件中的性能优势，进一步提升器件性能。
根据第一方面，一种实施例中提供一种用于半导体器件的异质结结构，包括：位于基底以及基底上方的异质结构层；
所述异质结构层包括至少两层有源层以及位于相邻的两层所述有源层之间的中间结构层，其中，相邻的两层所述有源层的带隙不同，以使得在相邻的两层有源层之间形成异质结，所述中间结构层用于阻挡金属和氧元素的扩散，所述中间结构层的厚度和能带结构允许载流子穿过，并在所述第一有源层和所述第二有源层之间传输。
可选的，所述中间结构层为：氧化铝、氧化铪、氧化钽或氧化钛。
可选的，所述有源层为IGZO、IZO、ZTO、ITZO、AZO、ZnO、GaO或InO。
可选的，所述中间结构层的厚度为0-5nm。
根据第二方面，一种实施例中提供一种异质结半导体器件结构，包括：
衬底；
异质结构层，述异质结构层为上述任一异质结结构，位于所述衬底的部分上表面；
栅极绝缘层，位于所述异质结构层的部分上表面；
栅电极层，位于所述栅极绝缘层的上方；
钝化层，所述钝化层覆盖所述栅电极层和所述栅极绝缘层；
源漏电极层，底部接触所述异质结构层，并位于所述栅电极层的两端，其中，所述钝化层将所述源漏电极层与所述栅电极层分隔开。
根据第三方面，一种实施例中提供一种异质结半导体器件结构，包括：
衬底；
位于所述衬底部分上表面的栅电极层；
栅极绝缘层，位于所述衬底的上表面并覆盖所述栅电极层；
异质结构层，所述异质结构层为上述任一异质结结构，位于所述栅极绝缘层的部分上表面；
源漏电极层，分布在所述栅电极层的两端，底部同时接触所述异质结构层和所述栅极绝缘层。
根据第四方面，一种实施例中提供一种异质结半导体器件结构，包括：
衬底；
位于所述衬底部分上表面的栅电极层；
栅极绝缘层，位于所述衬底的上表面并覆盖所述栅电极层；
异质结构层，所述异质结构层为上述中任一异质结结构，位于所述栅极绝缘层的部分上表面；
刻蚀阻挡层，位于所述异质结构层的部分上表面；
源漏电极层，分布在所述栅电极层的两端，底部同时接触所述刻蚀阻挡层、异质结构层和栅极绝缘层。
根据第五方面，一种实施例中提供一种异质结半导体器件结构，包括：
衬底；
位于所述衬底上表面的底电极；
位于所述底电极上方部分表面的异质结构层，所述异质结构层为上述中任一异质结结构；
顶电极，位于所述异质结构层上方的部分表面；
钝化层，分布于所述顶电极的两端，并且，所述钝化层的底部同时接触所述异质结构层和所述底电极。
根据第六方面，一种实施例中提供一种异质结半导体器件结构，包括：
衬底；
异质结构层，所述异质结构层为上述任一异质结结构，位于所述衬底的部分上表面；
栅电极层，位于所述异质结构层上方的部分表面；
钝化层，覆盖所述栅电极层；
源漏电极层，底部接触所述异质结构层，并分布在所述栅电极层的两端，其中，所述钝化层将所述源漏电极层与所述栅电极层分隔开。
根据第七方面，一种实施例中提供一种异质结半导体器件结构的制造方法，包括：
在衬底上形成第一有源层；
在所述第一有源层的上表面形成中间结构层；
在所述中间结构层上表面形成第二有源层，所述第二有源层和所述第一有源层具有不同的带隙，以使得在所述第一有源层和所述第二有源层之间形成异质结；所述中间结构层能够阻挡金属和氧元素的扩散，具有预设厚度，所述中间结构层的厚度和能带结构允许载流子穿过，并在所述第一有源层和所述第二有源层之间传输。
依据上述实施例的异质结结构、半导体器件结构及其制造方法，其方法中通过在两种半导体有源层之间形成中间结构层材料，中间结构层材料一方面使得阻挡两种半导体有源层之间的金属元素的扩散，另一方面中间结构层材料的能带对于电子具有较低的势垒，使得电子在两种半导体有源层之间能够发生自由迁移或者大量隧穿，从而使得第一有源层和第二有源层之间能够形成较理想的异质结界面，获得更深的异质结势阱。形成更为理想的半导体异质结，使得真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。提升了现有的高迁移率高稳定性的晶体管或高耐压性的二极管等器件的性能。
附图说明
图1为现有技术中的半导体异质结能带图；
图2为本实施例中提供的半导体异质结能带图；
图3为本实施例中提供的异质结结构应用在顶栅自对准型薄膜晶体管的结构示意图；
图4为本实施例中提供的异质结结构应用在底栅背沟道刻蚀型薄膜晶体管的结构示意图；
图5为本实施例中提供的异质结结构应用在底栅刻蚀阻挡型薄膜晶体管的结构示意图；
图6为本实施例中提供的异质结结构应用在肖特基二极管的结构示意图；
图7为本实施例中提供的异质结结构应用在肖特基栅极晶体管的结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
由背景技术可知，现有的金属氧化物半导体异质结工艺中，由于金属氧化物半导体的非晶态特性以及器件制备中常用的高温工艺(如退火等)，两种甚至多种金属氧化物之间容易发生元素扩散，导致理想的半导体异质结难以形成，无法真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。
在本发明实施例中，可以结合图2，在两种半导体有源层之间插入中间结构层30材料，如氧化铝、氧化铪、氧化坦等等。由于该中间结构层30一方面能阻挡两种半导体有源层之间的金属元素的扩散，例如第一有源层10和第二有源层20为两种能带不同的半导体材料，由于中间结构层30的能带对于电子具有较低的势垒，使得电子在两种半导体之间能够发生自由迁移或者大量隧穿，从而使得第一有源层10和第二有源层20之间能够形成较理想的异质结界面，获得更深的异质结势阱。
本实施例中提供一种用于半导体器件的异质结结构包括：位于基底以及基底上方的异质结构层。该异质结构层包括至少两层有源层以及位于相邻的两层该有源层之间的中间结构层，其中，相邻的两层该有源层的带隙不同，以使得在相邻的两层有源层之间形成异质结，该中间结构层能够阻挡金属和氧元素的扩散，该中间结构层的厚度和能带结构允许载流子穿过，并在该第一有源层和该第二有源层之间传输。
本实施例中的该中间结构层的材料可以为氧化铝、氧化铪、氧化钽或氧化钛。该中间结构层的厚度最好不超过5nm，在能够起到作用的同时，该中间结构层的厚度越薄越好，例如可以是1nm、2nm、3nm、4nm或5nm左右。
该有源层的材料可以为IGZO、IZO、ZTO、ITZO、AZO、ZnO、GaO或InO。两种或两种以上的有源层可以根据需要选择不同的有源层材料，该中间结构层可应用在双层、三层或更多层的半导体异质结中。
请结合参考图3，本实施例提供一种异质结半导体器件结构，具体可以是上述的异质结结构应用在顶栅自对准型薄膜晶体管中，其结构包括：衬底100、异质结构层、栅极绝缘层104、栅电极层105、钝化层106以及源漏电极层106。
该衬底100材料可以是硅、玻璃等材料，也可以是PI、PET等柔性材料。
该异质结构层包括至少两个有源层组成的双层、三层或更多层的半导体异质结。例如双层半导体异质结结构，包括第一有源层101、第二有源层102以及两个有源层之间设置有中间结构层103，该双层半导体异质结结构位于该衬底的部分上表面。
该栅极绝缘层104位于该异质结构层上方的部分表面。
该栅电极层105位于该栅极绝缘层104的上方。
该钝化层106覆盖该栅电极层105和该栅极绝缘层104。
该源漏电极层107的底部接触该异质结构层，并位于该栅电极层105的两端，其中，该钝化层106将该源漏电极层107与该栅电极层105分隔开。
请结合参考图4，本实施例提供一种异质结半导体器件结构，具体可以是上述的异质结结构应用在底栅背沟道刻蚀型薄膜晶体管中，其结构包括：衬底200、栅电极层202、栅极绝缘层201、异质结构层以及源漏电极层206。
该衬底200材料可以是硅、玻璃等材料，也可以是PI、PET等柔性材料。
栅电极层202位于该衬底上方的部分表面，为金属。
栅极绝缘层201位于该衬底200的上表面并覆盖该栅电极层202。
该异质结构层位于该栅极绝缘层201的部分上表面，包括至少两个有源层组成的双层、三层或更多层的半导体异质结。例如图中是双层半导体异质结结构，包括第一有源层203、第二有源层205以及两个有源层之间设置有中间结构层204。
源漏电极层206分布在该栅电极层202的两侧位置，底部同时接触该异质结构层和该栅极绝缘层。
请结合参考图5，本实施例提供一种异质结半导体器件结构，具体可以是上述的异质结结构应用在底栅刻蚀阻挡型薄膜晶体管中，其结构包括：衬底300、栅电极层302、栅极绝缘层301、异质结构层、刻蚀阻挡层306以及源漏电极层307。该衬底300材料可以是硅、玻璃等材料，也可以是PI、PET等柔性材料。
栅电极层302位于该衬底300部分上表面，为金属。
栅极绝缘层301位于该衬底300的上表面并覆盖该栅电极层302。
该异质结构层位于该栅极绝缘层301的部分上表面，包括至少两个有源层组成的双层、三层或更多层的半导体异质结。例如图中是双层半导体异质结结构，包括第一有源层303、第二有源层305以及两个有源层之间设置有中间结构层304。
该刻蚀阻挡层306为金属氧化物，位于该异质结构层的部分上表面。
该源漏电极层307分布在该栅电极层302的两端，该源漏电极层307的底部同时接触该刻蚀阻挡层306、异质结构层和栅极绝缘层301。
请结合参考图6，本实施例提供一种异质结半导体器件结构，具体可以是上述的异质结结构应用在肖特基二极管中，其结构包括衬底400、底电极401、异质结构层、顶电极405以及钝化层406。
该衬底400材料可以是硅、玻璃等材料，也可以是PI、PET等柔性材料。
底电极401为金属，位于该衬底400的上表面。
该异质结构层位于该底电极400上方的部分表面，包括至少两个有源层组成的双层、三层或更多层的半导体异质结。例如图中是双层半导体异质结结构，包括第一有源层402、第二有源层404以及两个有源层之间设置有中间结构层403。
该顶电极405为金属，位于该异质结构层上方的部分表面。
该钝化层406分布于该顶电极405的两端，并且，该钝化层406的底部同时接触该异质结构层和该底电极401。
请结合参考图7，本实施例提供一种异质结半导体器件结构，具体可以是上述的异质结结构应用在肖特基栅极晶体管，其结构包括：衬底500、异质结构层、栅电极层504、钝化层505以及源漏电极层506。
该衬底500材料可以是硅、玻璃等材料，也可以是PI、PET等柔性材料。
该异质结构层位于该衬底500的部分上表面，包括至少两个有源层组成的双层、三层或更多层的半导体异质结。例如图中是双层半导体异质结结构，包括第一有源层502、第二有源层503以及两个有源层之间设置有中间结构层502。
该栅电极层504为金属，作为肖特基顶栅电极，位于该异质结构层上方的部分表面。钝化层505覆盖该栅电极层504。
源漏电极层506位于该栅电极层504的两端，源漏电极层506的底部接触该异质结构层，并且该钝化层505将该源漏电极层506与该栅电极层504分隔开。本实施例还提供一种异质结半导体器件结构的制造方法，包括：
步骤1，在衬底上形成第一有源层。
步骤2，在该第一有源层的上表面形成中间结构层。
中间结构层的制备方式可以是直接溅射、反应溅射、ALD生长或单质材料经过后处理(如氧化)等等。
步骤3，在该中间结构层上表面形成第二有源层，该第二有源层和该第一有源层具有不同的带隙，以使得在该第一有源层和该第二有源层之间形成异质结；该中间结构层能够阻挡金属和氧元素的扩散，具有预设厚度，该中间结构层的厚度和能带结构允许载流子穿过，并在该第一有源层和该第二有源层之间传输。
当形成三层或更多层的半导体异质结时，可以多次在两个有源层之间通过直接溅射、反应溅射、ALD生长或单质材料经过后处理(如氧化)等方式形成中间结构层，该中间结构层的材料可以为氧化铝、氧化铪、氧化钽或氧化钛。
通过在两种半导体有源层之间形成中间结构层材料，如氧化铝、氧化铪、氧化坦等，一方面使得阻挡两种半导体有源层之间的金属元素的扩散，另一方面中间结构层材料的能带对于电子具有较低的势垒，使得电子在两种半导体有源层之间能够发生自由迁移或者大量隧穿，从而使得第一有源层和第二有源层之间能够形成较理想的异质结界面，获得更深的异质结势阱。形成更为理想的半导体异质结，使得真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。提升了现有的高迁移率高稳定性的晶体管或高耐压性的二极管等器件的性能。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种用于半导体器件的异质结结构，其特征在于，包括：位于基底以及基底上方的异质结构层；
所述异质结构层包括至少两层有源层以及位于相邻的两层所述有源层之间的中间结构层，其中，相邻的两层所述有源层的带隙不同，以使得在相邻的两层有源层之间形成异质结，所述中间结构层用于阻挡金属和氧元素的扩散，所述中间结构层的厚度和能带结构允许载流子穿过，并在所述第一有源层和所述第二有源层之间传输。
2.如权利要求1所述的异质结结构，其特征在于，所述中间结构层为：氧化铝、氧化铪、氧化钽或氧化钛。
3.如权利要求1所述的异质结结构，其特征在于，所述有源层为IGZO、IZO、ZTO、ITZO、AZO、ZnO、GaO或InO。
4.如权利要求1所述的异质结结构，其特征在于，所述中间结构层的厚度为0-5nm。
5.一种异质结半导体器件结构，其特征在于，包括：
衬底；
异质结构层，述异质结构层为权利要求1-4中任一结构，位于所述衬底的部分上表面；
栅极绝缘层，位于所述异质结构层的部分上表面；
栅电极层，位于所述栅极绝缘层的上方；
钝化层，所述钝化层覆盖所述栅电极层和所述栅极绝缘层；
源漏电极层，底部接触所述异质结构层，并位于所述栅电极层的两端，其中，所述钝化层将所述源漏电极层与所述栅电极层分隔开。
6.一种异质结半导体器件结构，其特征在于，包括：
衬底；
位于所述衬底部分上表面的栅电极层；
栅极绝缘层，位于所述衬底的上表面并覆盖所述栅电极层；
异质结构层，所述异质结构层为权利要求1-4中任一结构，位于所述栅极绝缘层的部分上表面；
源漏电极层，分布在所述栅电极层的两端，底部同时接触所述异质结构层和所述栅极绝缘层。
7.一种异质结半导体器件结构，其特征在于，包括：
衬底；
位于所述衬底部分上表面的栅电极层；
栅极绝缘层，位于所述衬底的上表面并覆盖所述栅电极层；
异质结构层，所述异质结构层为权利要求1-4中任一结构，位于所述栅极绝缘层的部分上表面；
刻蚀阻挡层，位于所述异质结构层的部分上表面；
源漏电极层，分布在所述栅电极层的两端，底部同时接触所述刻蚀阻挡层、异质结构层和栅极绝缘层。
8.一种异质结半导体器件结构，其特征在于，包括：
衬底；
位于所述衬底上表面的底电极；
位于所述底电极上方部分表面的异质结构层，所述异质结构层为权利要求1-4中任一结构；
顶电极，位于所述异质结构层上方的部分表面；
钝化层，分布于所述顶电极的两端，并且，所述钝化层的底部同时接触所述异质结构层和所述底电极。
9.一种异质结半导体器件结构，其特征在于，包括：
衬底；
异质结构层，所述异质结构层为权利要求1-4中任一结构，位于所述衬底的部分上表面；
栅电极层，位于所述异质结构层上方的部分表面；
钝化层，覆盖所述栅电极层；
源漏电极层，底部接触所述异质结构层，并分布在所述栅电极层的两端，其中，所述钝化层将所述源漏电极层与所述栅电极层分隔开。
10.一种异质结半导体器件结构的制造方法，其特征在于，包括：
在衬底上形成第一有源层；
在所述第一有源层的上表面形成中间结构层；
在所述中间结构层上表面形成第二有源层，所述第二有源层和所述第一有源层具有不同的带隙，以使得在所述第一有源层和所述第二有源层之间形成异质结；所述中间结构层能够阻挡金属和氧元素的扩散，具有预设厚度，所述中间结构层的厚度和能带结构允许载流子穿过，并在所述第一有源层和所述第二有源层之间传输。
CN202210411896.7A 2022-04-19 2022-04-19 一种异质结结构、半导体器件结构及其制造方法 Pending CN114899224A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210411896.7A CN114899224A (zh) 2022-04-19 2022-04-19 一种异质结结构、半导体器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210411896.7A CN114899224A (zh) 2022-04-19 2022-04-19 一种异质结结构、半导体器件结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114899224A true CN114899224A (zh) 2022-08-12

Family

ID=82717045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210411896.7A Pending CN114899224A (zh) 2022-04-19 2022-04-19 一种异质结结构、半导体器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114899224A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026021009A1 (zh) * 2024-07-25 2026-01-29 京东方科技集团股份有限公司 金属氧化物膜层和薄膜晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321731A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
JP2011054809A (ja) * 2009-09-03 2011-03-17 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
CN102956591A (zh) * 2011-08-10 2013-03-06 瑞萨电子株式会社 半导体器件及其制造方法
US20130320317A1 (en) * 2012-06-05 2013-12-05 Innolux Corporation Thin film transistor substrate and display
CN103534816A (zh) * 2011-03-31 2014-01-22 集成光伏公司 光电结构
CN105742172A (zh) * 2016-04-13 2016-07-06 上海大学 具有正电荷阻挡层的金属氧化物薄膜晶管器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321731A1 (en) * 2008-06-30 2009-12-31 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
JP2011054809A (ja) * 2009-09-03 2011-03-17 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
CN103534816A (zh) * 2011-03-31 2014-01-22 集成光伏公司 光电结构
CN102956591A (zh) * 2011-08-10 2013-03-06 瑞萨电子株式会社 半导体器件及其制造方法
US20130320317A1 (en) * 2012-06-05 2013-12-05 Innolux Corporation Thin film transistor substrate and display
CN105742172A (zh) * 2016-04-13 2016-07-06 上海大学 具有正电荷阻挡层的金属氧化物薄膜晶管器件及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HIMCHAN OH等: "Enhanced bias illumination stability of oxide thin film transistor through insertion of ultrathin positive charge barrier into active material", APPLIED PHYSICS LETTERS, vol. 99, no. 2, 12 July 2011 (2011-07-12), pages 022105 - 1 *
李吉业 杨欢 陆磊: "高性能氧化物异质结薄膜晶体管的研究进展", 中国基础科学, 25 July 2023 (2023-07-25), pages 55 - 59 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026021009A1 (zh) * 2024-07-25 2026-01-29 京东方科技集团股份有限公司 金属氧化物膜层和薄膜晶体管

Similar Documents

Publication Publication Date Title
US9978868B2 (en) Negative capacitance field effect transistor with charged dielectric material
KR101922115B1 (ko) 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터
CN110189997B (zh) 堆叠纳米片环栅晶体管及其制备方法
US20140374766A1 (en) Bi-directional gallium nitride switch with self-managed substrate bias
CN106257687B (zh) 一种半导体装置及其制造方法
CN102842595A (zh) 半导体器件及其制造方法
TW201010059A (en) Integrated circuits
JP2009238955A (ja) 半導体基板、半導体装置、および半導体装置の製造方法
US20120289004A1 (en) Fabrication method of germanium-based n-type schottky field effect transistor
WO2011153816A1 (zh) 一种场效应晶体管及其制备方法
CN102222687A (zh) 一种锗基nmos器件及其制备方法
US20120305891A1 (en) Graphene channel transistors and method for producing same
CN108198855B (zh) 半导体元件、半导体基底及其形成方法
TWI553743B (zh) 半導體元件與其形成方法及電晶體的形成方法
KR20140072789A (ko) 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터 및 그 제조방법
CN115332322B (zh) 一种多沟道GaN HEMT器件及制作方法
US10361284B2 (en) Method for vertical gate-last process
CN113838930B (zh) 具有混合栅电极结构的氮化镓常关型器件及其制备方法
CN114899224A (zh) 一种异质结结构、半导体器件结构及其制造方法
CN105977291B (zh) 半导体装置和形成该半导体装置的方法
US10818765B2 (en) Silicene electronic device
CN113284802B (zh) 一种高电子迁移率晶体管及其制备方法
KR20240089265A (ko) 전자/광 디바이스 및 그 제조 방법
CN109155333B (zh) 一种隧穿晶体管及其制备方法
WO2024221887A1 (zh) 半导体器件及其制造方法以及包括该器件的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination