CN114839907B - 一种多通道模拟隔离采集电路及一种芯片 - Google Patents

Abstract

本发明公开了一种多通道模拟隔离采集电路及一种芯片，该电路包括多通道隔离电源、多通道模拟隔离转换电路以及FPGA系统；多通道隔离电源与多通道模拟隔离转换电路一一对应电连接；多通道模拟隔离转换电路与FPGA系统连接；任一通道的模拟隔离转换电路均包括有依次连接设置的信号调理电路、电压/数字转换电路以及数字隔离器ISO；多通道模拟隔离转换电路实现被采模拟量到数字量的转换以及数字量隔离并将隔离后数字量输出给FPGA系统，FPGA系统实现数字信号滤波器和对外的SPI接口。该电路集成度高，器件占用面积少，数字化的输出接口提高了电路的通用性和灵活性，能够在较小的电路面积下实现数十路甚至上百路的模拟电压信号隔离采集的需求。

Description

一种多通道模拟隔离采集电路及一种芯片

技术领域

本发明属于微电子领域，涉及一种多通道模拟隔离采集电路及一种芯片。

背景技术

在航天航空遥测系统中，为监测各电气节点工作状态，需要测量大量的电压、电流、温度等模拟电压信号，同时为避免环路共地减少各信号、系统间的互相影响，需要对各电气节点进行隔离测量。

如图1所示，传统模拟信号隔离采集方法是以线性光耦或者数字光耦为核心器件实现模拟信号的隔离，由于数字光耦与线性光耦均为基于光介质的传输器件，不可避免的具有转换精度低、体积大、绝缘耐压低、功耗高等一系列问题。通常为实现多路测量还需要增加模拟开关对采集通道进行选通，同时要引入运放跟随器避免模拟开关造成的阻抗不匹配问题，最后经过模数转换器转换后的测量数据通过转换器的数字接口进入FPGA构成完整的隔离测量系统。同时每个采集通道都须具备独立的隔离电源，整个采集电路器件众多，设计环节复杂，成本高的同时还需要占用大量的印制板面积，造成该方法价格高、带宽低、功耗高、精度低且需要占用较大的印制板面积。

随着新一代航天设备小型化、轻质化、智能化的发展趋势，遥测系统中，需要隔离测量的通道数不断上升，甚至高达上百路，对测量的精度也不断提出新的要求，同时印制板面积却在不断减小。传统测量系统难以应对不断增长的测量需求，如此繁杂的隔离采集电路无论是器件成本、设计难度还是电路板面积都难以满足实际需求，急需研制一款小型化、高集成、多通道、内置多路隔离电源的模拟电压隔离采集电路。

发明内容

针对现有技术中存在的问题，本发明提供一种多通道模拟隔离采集电路及一种芯片，从而达到在较小的电路面积下实现多路模拟电压信号无失真、高精度的隔离采集需求。

本发明是通过以下技术方案来实现：

一种多通道模拟隔离采集电路，包括多通道隔离电源、多通道模拟隔离转换电路以及FPGA系统；

所述多通道隔离电源的电流输出端与所述多通道模拟隔离转换电路的电流输入端一一对应电连接；所述多通道模拟隔离转换电路与FPGA系统数据传输连接；

所述多通道隔离电源包括输入去耦电容C1、欠压保护电路、驱动自举电路、斩波电路、同步Buck控制器U1、平面变压器T1、原边反馈回路以及多通道输出端整流滤波回路；

所述输入去耦电容C1的一端与输入电源VIN正端相连，另一端接地；所述欠压保护电路与输入电源VIN正端以及同步Buck控制器U1连接设置；所述驱动自举电路与输入电源VIN正端以及同步Buck控制器U1连接设置；所述斩波电路与同步Buck控制器U1以及平面变压器T1连接设置；所述原边反馈回路与平面变压器T1以及同步Buck控制器U1连接设置；所述多通道输出端整流滤波回路与平面变压器T1以及输出V_OUT连接设置；

所述多通道模拟隔离转换电路中任一通道的模拟隔离转换电路均包括有依次连接设置的信号调理电路、电压/数字转换电路以及数字隔离器ISO。

优选的，所述欠压保护电路包括电阻R1和电阻R2；所述电阻R1和电阻R2串联设置为分压电路；所述电阻R1自由端与输入电源VIN正端相连，所述电阻R2自由端与所述同步Buck控制器U1的虚地端GND相连，所述电阻R1与电阻R2分压端与同步Buck控制器U1的使能端EN相连。

优选的，所述驱动自举电路包括肖特基二极管D1和电容C4；所述肖特基二极管D1的阳极与输入电源VIN正端相连；所述肖特基二极管D1的阴极与所述同步Buck控制器的自举电容引脚BST相连；所述电容C4的一端与所述同步Buck控制器的自举电容引脚BST相连，另一端与所述同步Buck控制器的开关节点SW相连。

优选的，所述平面变压器T1包括第一印制板、若干层第二印制板以及平面磁芯；所述第一印制板上设有初级绕组，若干层所述第二印制板上均设置有次级绕组；所述第一印制板以及若干层第二印制板堆叠设置，所述平面磁芯插接在堆叠后的第一印制板以及若干层第二印制板的两侧；堆叠后第一印制板与若干层第二印制板的厚度与所述平面磁芯的高度一致。

优选的，所述斩波电路包括NMOS管Q1和NMOS管Q2；所述NMOS管Q1的栅极与所述同步Buck控制器U1的高压开启端HO相连，所述NMOS管Q1的漏极与输入电压VIN正端相连，所述NMOS管Q1的源极与所述NMOS管Q2的漏极、所述同步Buck控制器U1的开关节点SW以及所述初级绕组均连接设置；所述NMOS管Q2的栅极与所述同步Buck控制器的低压开启端LO相连，所述NMOS管Q2的源极与所述同步Buck控制器U1的虚地端GND相连。

优选的，所述原边反馈回路包括电容C2、电容C3、电阻R3以及电阻R4；所述电阻R3与所述电阻R4串联设置为分压电路；所述电阻R3的自由端与所述初级绕组相连，所述电阻R4的自由端与同步Buck控制器U1的虚地端GND相连；所述电阻R3与电阻R4的分压端与所述同步Buck控制器的反馈端FB相连；所述电容C3与所述电阻R3并联设置，所述C3的一端与所述电阻R3与电阻R4的分压端相连，另一端接地；所述电容C2的一端与所述初级绕组相连，另一端与同步Buck控制器U1的虚地端GND相连。

优选的，所述多通道输出端整流滤波回路中的任一回路均包括肖特基二极管D3、磁珠MB1、电容C6以及电容C7；所述肖特基二极管D3的阴极与所述电容C6的一端相连，所述次级绕组的两端分别与所述肖特基二极管D3的阳极以及所述电容C6的另一端连接设置；所述磁珠MB1串联接入输出V_OUT的正端，所述电容C7与输出V_OUT并联设置。

优选的，所述信号调理电路包括运算放大器Op1和运算放大器Op2；所述运算放大器Op1的反相输入端与所述运算放大器Op1的输出端相连，所述运算放大器Op1的同相端输入端与输入信号相连；所述运算放大器Op2的反相输入端以及所述运算放大器Op2的输出端均连接虚地，所述运算放大器Op2同相端输入端与电压基准VREF的分压电路的分压端连接。

优选的，所述电压/数字转换电路包括求和节点SUM1、求和节点SUM2、积分器I1、积分器I2、迟滞比较器CMP、电压基准VREF以及触发器FILP；所述求和节点SUM1的正向输入端与所述跟随器Op1的输出端相连，所述求和节点SUM1的反向输入端与所述触发器FILP的结果输出端相连；所述求和节点SUM1的输出端与所述积分器I1的输入端相连；所述求和节点SUM2的正向输入端与所述积分器I1的输出端相连，所述求和节点SUM2的反向输入端与所述触发器FILP的结果输出端相连，所述求和节点SUM2的输出端与所述积分器I2的输入端相连；所述迟滞比较器CMP的输入端与所述积分器I2的输出端相连，所述迟滞比较器CMP的输出端与所述触发器FILP的输入D端相连；所述触发器FILP电源端VCC与电压基准VREF相连；

所述数字隔离器ISO的一个通道隔离时钟信号CLK并接入所述触发器FILP的CLK端，另一个通道隔离触发器FILP的数据信号DATA。

一种多通道模拟隔离采集芯片，包括依次堆叠固定设置的第一层电路板、第二层电路板、第三层电路板以及底板；

所述第一层电路板以及第二层电路板上均包括上述的模拟隔离转换电路；

所述第三层电路板上包括有上述的多通道隔离电源以及FPGA系统；

所述第一层电路板、第二层电路板、第三层电路板以及底板之间的间距为0.3～0.5mm。

与现有技术相比，本发明具有以下有益的技术效果：

一种多通道模拟隔离采集电路，包括多通道隔离电源、多通道模拟隔离转换电路以及FPGA系统。多通道隔离电源为多通道模拟隔离转换电路提供器件所需电源，多通道模拟隔离转换电路实现被采模拟量到数字量的转换以及数字量隔离并将隔离后数字量输出给FPGA系统，FPGA系统实现数字信号滤波器和对外的SPI接口。多通道隔离电源中的输入去耦电容C1可以对输入电压V_IN进行滤波，降低输入电压的噪声影响。欠压保护电路可有效防止电源系统在输入电压过低时工作，驱动自举电路以提供浮地电源使得NMOS管能够按需导通，斩波电路将输入直流电源变为交流脉冲电源，同步Buck控制器U1完成环路补偿、栅极同步驱动、过流保护以及过温保护等功能，平面变压器T1构成输入绕组和次级绕组实现功率变换电路中的能量转换回路，原边反馈回路维持斩波过程中变压器T1原端有效激励电压不变，保持输出稳定多通道输出端整流滤波回路。通过电容式数字隔离器进行隔离，实现了无失真、高精度的模拟信号隔离转换；同时包括有平面变压器的多通道隔离电源仅需单电源输入，即可实现多通道隔离输出，设计简单，适用于隔离信号测量系统；同时该电路内置FPGA系统，将调制信号的数字抽取、滤波工作放置在电路内部完成，满足用户多种需求，经过抽取滤波后的信号通过SPI接口串行发送，通用性强，便于使用。该电路集成度高，器件占用面积得到了大幅减少同时摆脱了传统复杂设计带来的风险，数字化的输出接口提高了电路的通用性和灵活性，能够在较小的电路面积下实现数十路甚至上百路的模拟电压信号隔离采集的需求。

进一步的，欠压保护电路包括电阻R1和电阻R2，电阻R1与电阻R2分压端与同步Buck控制器U1的使能端EN相连，如果输入电压过低达不到使能端开启电平，同步Buck控制器停止工作，可有效防止电源系统在输入电压过低时工作。

进一步的，驱动自举电路用于提供浮地电源，肖特基二极管D1导通时对电容C4进行充电，保证同步Buck控制器的自举电容引脚BST端电压高于SW端，使NMOS管Q1导通。

进一步的，平面变压器采用多层印制板绕线作为变压器绕组，如需增加绕组数量只需增加印制板层数即可。平面变压器采用扁平磁芯，直接插接在印制板两侧，堆叠后印制板的厚度与所述平面磁芯的高度一致，有效地降低了电源高度，利于集成化设计。

进一步的，斩波电路包括NMOS管Q1和NMOS管Q2，同步Buck控制器U1会以固定频率打开高压侧功率NMOS管Q1，打开时平面变压器T1初级绕组电流线性上升，当感应到高压侧NMOS管Q1的峰值电流上升到高于内部电压时，该器件关闭高压侧NMOS管Q1，打开低压侧NMOS管Q2。当NMOS管Q2导通时，电感电流会减少。在下一个周期上升沿关闭低压侧NMOS管Q2，打开高压侧NMOS管Q1，实现对平面变压器初级绕组的充放电。

进一步的，原边反馈回路包括电容C2、电容C3、电阻R3以及电阻R4，电阻R3以及电阻R4作为分压电阻对输出端电压进行反馈，电容C3为反馈回路传递函数中引入一个极点，电容C2作为输出端电容滤波。

进一步的，多通道输出端整流滤波回路中的任一回路均包括肖特基二极管D3、磁珠MB1、电容C6以及电容C7，肖特基二极管D3和电容C6将输出电压整流为直流，磁珠MB1和电容C7用于输出电源的滤波。

进一步的，信号调理电路包括运算放大器Op1和运算放大器Op2，述运算放大器Op1以及运算放大器Op2反相端连接输出端构成跟随器，运算放大器Op1对输入信号进行跟随，运算放大器Op2对电压基准VREF的一半进行跟随以提供虚地VG。

一种多通道模拟隔离采集芯片，采用印制板空间堆叠的设计思路，大幅度提高系统集成度与灵活性的同时，还可以降低整个系统的设计复杂度，减少设计风险，降低开发成本，满足新一代航天设备小型化、轻质化、智能化的发展趋势。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为现有技术中隔离式电压采集系统框图；

图2为本发明中多通道模拟隔离采集电路框图；

图3为本发明中隔离电源的电路连接示意图；

图4为本发明中模拟隔离转换电路的连接示意图；

图5为本发明中平面变压器T1的组成示意图；

图6为本发明中FPGA系统的框图；

图7为本发明中接口SPI的双DOUT线串行输出时序；

图8为本发明中多通道模拟隔离采集芯片的单板功能分布及电路集成示意图；

图9为本发明中多通道模拟隔离采集芯片的堆叠结构示意图。

其中，1、第一印制板，11、初级绕组，2、第二印制板，21、次级绕组，3、平面磁芯，4、印制板底层，41、绕组扇出回线，1-1、第一层电路板，1-2、第二层电路板，1-3、第三层电路板，1-4、底板，1-5、定位销，1-6、垫板DB板。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明实施例的描述中，需要说明的是，若出现术语“上”、“下”、“水平”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

此外，若出现术语“水平”，并不表示要求部件绝对水平，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

下面结合附图对本发明做进一步详细描述：

本项目立足于解决多组非共地模拟电压信号的隔离测量问题，提供一种多通道模拟隔离采集电路，电路内置多通道电容式隔离模拟量采集电路、多通道微功率隔离电源、FPGA系统。PoP工艺采用印制板空间堆叠的设计思路，大幅度提高系统集成度与灵活性的同时，还可以降低整个系统的设计复杂度，减少设计风险，降低开发成本，满足新一代航天设备的需求。在传统模拟信号隔离采集系统中，针对用户不同的测量输入需求，需要针对性定制化设计，增加了设计难度，提升了风险。采用PoP技术，模块集成电容式隔离模拟量采集电路、八路微功率隔离电源、FPGA系统。用户仅需一路单电源输入，即可通过模块标准SPI接口接收八路串行隔离采集数据。极大的减小了设计风险，提高了测量的精确性，设计的灵活性，系统的可测试性。该电路基于PoP工艺设计，集成度高，器件占用面积得到了大幅减少同时摆脱了传统复杂设计带来的风险，数字化的输出接口提高了电路的通用性和灵活性，能够在较小的电路面积下实现数十路甚至上百路的模拟电压信号隔离采集的需求。

如图2所示，一种多通道模拟隔离采集电路，包括多通道隔离电源，即多通道微功率隔离电源、多通道模拟隔离转换电路以及FPGA系统；其中多通道隔离电源的电流输出端与多通道模拟隔离转换电路的电流输入端一一对应电连接；多通道模拟隔离转换电路与FPGA系统数据传输连接，传输的数据包括时钟信号CLK以及数据信号DATA。

第一、针对隔离电源：传统隔离电源基于fly-back拓扑设计依靠副边光电耦合器反馈，但光耦体积大且热稳定性不高，与之搭配使用的立式绕线制变压器高度成为制约电路集成度的主要原因。绕线变压器通常由手工绕制成本高，且批次间无法实现一致，磁路闭合不严，漏感较大且容易产生电磁干扰。不利于小型化、轻质化设计。原边反馈隔离式buck-boost拓扑改用原边电容电压反馈，保持原边输出电容电压稳定的同时将其作为变压器初级绕组的激励电压，摒弃输出电压反馈的复杂设计方案。在输入电压稳定，电流连续的条件下，副边的输出电压仅与变压器匝比和负载相关，这种拓扑极大降低了设计的复杂性。

如图3所示，多通道隔离电源包括输入去耦电容C1、欠压保护电路、驱动自举电路、斩波电路、同步Buck控制器U1、平面变压器T1、原边反馈回路以及多通道输出端整流滤波回路；输入去耦电容C1的一端与输入电源VIN正端相连，另一端接地；同步Buck控制器U1用于实现环路补偿、栅极同步驱动、过流保护和过温保护等功能；欠压保护电路与输入电源VIN正端以及同步Buck控制器U1连接设置，防止电源系统在输入电压过低时工作；所述驱动自举电路与输入电源VIN正端以及同步Buck控制器U1连接设置，以提供浮地电源使得NMOS管Q1能够按需导通；斩波电路与同步Buck控制器U1以及平面变压器T1连接设置，斩波电路用于将输入直流电源变为交流脉冲电源；原边反馈回路与平面变压器T1以及同步Buck控制器U1连接设置；所述多通道输出端整流滤波回路与平面变压器T1以及输出V_OUT连接设置。其中，输入去耦电容C1、欠压保护电路、驱动自举电路、斩波电路、同步Buck控制器U1以及原边反馈回路均为原边，平面变压器T1的包括一个初级绕组以及若干个次级绕组，同时输出端的整流滤波回路也为若干个，该若干个整流滤波回路与若干个次级绕组一一对应连接。更具体的：

(1)输入去耦电容C1用于对输入电压V_IN进行滤波，降低输入电压的噪声影响；

(2)欠压保护电路用于防止电源系统在输入电压过低时工作，具体包括电阻R1和电阻R2；电阻R1和电阻R2串联设置为分压电路；电阻R1自由端与输入电源VIN正端相连，所述电阻R2自由端与所述同步Buck控制器U1的虚地端GND相连，所述电阻R1与电阻R2分压端与同步Buck控制器U1的使能端EN相连。

(3)驱动自举电路用于提供浮地电源使得NMOS管Q1能够按需导通，具体包括肖特基二极管D1和电容C4；肖特基二极管D1的阳极与输入电源VIN正端相连；肖特基二极管D1的阴极与同步Buck控制器的自举电容引脚BST相连；电容C4的一端与同步Buck控制器的自举电容引脚BST相连，另一端与所述同步Buck控制器的开关节点SW相连。

(4)如图5所示，平面变压器T1包括第一印制板1、若干层第二印制板2以及平面磁芯3；所述第一印制板1上设有初级绕组11，所述若干层第二印制板2上均设置有次级绕组21；所述第一印制板1以及若干层第二印制2板堆叠设置，平面磁芯3插接在堆叠后的第一印制板1以及若干层第二印制板2的两侧，一侧的平面磁芯可以为1/2E型平面磁芯，另一侧为1/2I型平面磁芯，堆叠后印制板的厚度与所述平面磁芯的高度一致。平面变压器T1还包括印制板底层4，印制板底层4上设置有绕组扇出回线41。更优选的，第二印制板2的数量优选八层，形成八通道隔离电源。平面变压器T1采用多层印制板绕线作为变压器绕组，如需增加绕组数量只需增加印制板层数即可。平面变压器采用扁平磁芯，直接插接在印制板两侧，印制板厚度与磁芯高度相重合，即堆叠后印制板的厚度与所述平面磁芯的高度一致，有效地降低了电源高度，利于集成化设计。印制板耦合紧密漏感小，省去立式绕线制变压器人工绕制的复杂过程，利于批次性生产，平面变压器T1用于实现功率变换电路中的能量转换回路。

(5)斩波电路用于将输入直流电源变为交流脉冲电源，具体包括NMOS管Q1和NMOS管Q2；所述NMOS管Q1的栅极与所述同步Buck控制器U1的高压开启端HO相连，所述NMOS管Q1的漏极与输入电压VIN正端相连，所述NMOS管Q1的源极与所述NMOS管Q2的漏极、所述同步Buck控制器U1的开关节点SW以及所述初级绕组11均连接设置；所述NMOS管Q2的栅极与所述同步Buck控制器的低压开启端LO相连，所述NMOS管Q2的源极与所述同步Buck控制器U1的虚地端GND相连。

(6)原边反馈回路用于维持斩波过程中平面变压器T1原端有效激励电压不变，具体包括电容C2、电容C3、电阻R3以及电阻R4；所述电阻R3与所述电阻R4串联设置为分压电路；所述电阻R3的自由端与所述初级绕组11相连，所述电阻R4的自由端与同步Buck控制器U1的虚地端GND相连；所述电阻R3与电阻R4的分压端与所述同步Buck控制器的反馈端FB相连；所述电容C3与所述电阻R3并联设置，所述C3的一端与分压端相连，另一端接地；所述电容C2的一端与所述初级绕组11相连，另一端与同步Buck控制器U1的虚地端GND相连。

(7)多通道输出端整流滤波回路用于保持输出稳定，其中的任一回路均包括肖特基二极管D3、磁珠MB1、电容C6以及电容C7；所述肖特基二极管D3的阴极与所述电容C6的一端相连，所述次级绕组21的两端分别与所述肖特基二极管D3的阳极以及所述电容C6的另一端连接设置；所述磁珠MB1串联接入输出V_OUT的正端，所述电容C7与输出V_OUT并联设置。

第二、在隔离采集电路中，传统光耦测量方式由于线性度和温漂等问题很难实现对模拟信号的准确测量。而数字信号只存在高低电平也就是“0”或“1”的信号在传输过程中具有很强的抗干扰性，为确保隔离采集的精度，在隔离通道上传输的就必须是数字信号。在隔离前采用高频数字信号作为载波对低频模拟信号进行调制，调制后的数字信号中既包含高频数字载波信号也包含低频模拟信号，通过数字隔离器就可以实现无损隔离传输。最后信号进入FPGA中，通过搭建的可滤除高频数字载波信号的低通滤波器，就可以恢复原始模拟信号。如此在隔离前实现模拟信号与数字信号的转换，以数字信号的形式在隔离通道传输，不存在信号失真和衰减的现象，简化了系统设计难度，提升了系统采集精度，同时提高系统灵活性和可靠性。

如图2所示，多通道电容式模拟隔离转换电路中，单个通道的模拟隔离转换电路均包括有依次连接设置的信号调理电路、电压/数字转换电路以及数字隔离器ISO，即由两个运算放大器构成的信号调理电路，两个求和节点SUM1和SUM2，两个由运算放大器构成的积分器I1和I2，一个迟滞比较器CMP，一个电压基准VREF，一个D触发器FILP和一个数字隔离器ISO构成。

如图4所示，信号调理电路包括运算放大器Op1和运算放大器Op2；两个运算放大器均设计为跟随输入模式，跟随模式具有高输入阻抗低输出阻抗的特点，运算放大器Op1实现对模拟输入信号的缓冲，运算放大器Op2输出虚地信号VG，能在一定程度输出或吸收电流，维持虚地信号VG电平不变。运算放大器Op1的反相输入端与所述运算放大器Op1的输出端相连，所述运算放大器Op1的同相端输入端与输入信号相连；所述运算放大器Op2的反相输入端以及所述运算放大器Op2的输出端均连接虚地，所述运算放大器Op2同相端输入端与电压基准VREF的分压电路的分压端连接。

电压/数字转换电路包括求和节点SUM1、求和节点SUM2、积分器I1、积分器I2、迟滞比较器CMP、电压基准VREF以及触发器FILP；所述求和节点SUM1的正向输入端与所述跟随器Op1的输出端相连，所述求和节点SUM1的反向输入端与所述触发器FILP的结果输出端相连；所述求和节点SUM1的输出端与所述积分器I1的输入端相连；所述求和节点SUM2的正向输入端与所述积分器I1的输出端相连，所述求和节点SUM2的反向输入端与所述触发器FILP的结果输出端相连，所述求和节点SUM2的输出端与所述积分器I2的输入端相连；所述迟滞比较器CMP的输入端与所述积分器I2的输出端相连，所述迟滞比较器CMP的输出端与所述触发器FILP的输入D端相连；所述触发器FILP电源端VCC与电压基准VREF相连；

求和节点SUM1对单极性正电压VOUT和触发器FILP的输出信号Q做减法，即对运算放大器Op1的输出信号以及触发器FILP的输出信号做减法，得到的结果通过积分器I1做连续时间积分；

求和节点SUM2对积分器I1的输出和触发器FILP的输出信号Q做减法，得到的结果通过积分器I2做连续时间积分；

所述迟滞比较器CMP用于对积分器I2的输出信号以及Op2的输出虚地信号VG进行比较，当积分器I2的输出信号高于虚地信号VG时，输出数字量“1”，当积分器I2的输出信号低于虚地信号VG时，输出数字量“0”。且比较器内部具备一定的迟滞范围，以减少电路噪声影响；

D触发器FILP在输入时钟CLK的影响下，按时钟周期对迟滞比较器CMP的输出信号进行锁存，按CLK的时钟周期输出数字信号“1”或者“0”，对应模拟电压为“+VREF”或“0”，并接入求和节点SUM1和SUM2成为系统反馈信号；

所述数字隔离器ISO为双通道电容式数字隔离器，其中一个通道隔离时钟信号CLK并接入所述触发器FILP的CLK端，另一个通道隔离触发器FILP的数据信号DATA。

第三、电容式隔离模拟量采集电路输出为高速的低位数据流，为了得到高精度的输出信号，必须后接一个数字滤波器滤除噪声整形的高频载波信号和带宽外的输入信号，同时可以降低信号速率到奈奎斯特频率。采用数字滤波器可以轻松实现高阶滤波器，通过滤波器后采样信号可直接在数字系统中进行后续分析处理。采用通用数字接口如SPI接口作为整个电路输出接口提高了系统可靠性、通用性、灵活性。使用小封装、小资源FPGA可以轻松实现数字滤波器与SPI接口设计。FPGA系统框图如图6所示。FPGA系统包括FPGA单元、SPI FLASH单元、晶振单元以及数字电源单元，为系统提供所需数字1.2V和3.3V。SPI FLASH单元与FPGA单元连接设置；晶振单元与FPGA单元连接设置；数字电源单元与FPGA单元、SPIFLASH单元以及晶振单元连接设置；FPGA单元内依次连接设置有数字滤波器、存储器FIFO以及接口SPI；数字滤波器包括第一级抽取、第二级抽取以及第三级抽取。第一级为CIC级联积分梳状滤波器，实现32倍抽取；第二级为HBF半带滤波器，实现2倍抽取；第三级为FIR滤波器，实现降2倍抽取滤波器。三级结构可以显著降低整个滤波器的运算量和存储量，简化滤波器设计，减少有限字长效应。采样频率的降低主要由第一级CIC滤波器完成，CIC滤波器相比其它滤波器结构而言不需要乘法器，只需要加法器和减法器，极大降低了运算时间和资源。第二级HBF滤波器用于衰减经过第一级CIC滤波器后混叠在基带内的信号分量和量化噪声分量。采用HBF滤波器为一种特殊的线性相位滤波器，其近一半系数为零，运算量与相同长度的其他FIR滤波器减少将近一半。经过前两级滤波器，信号频率降低64倍，为降低至乃奎斯特频率还需对信号进行2倍降采样，采用FIR滤波器作为第三级，可以得到较小的通带纹波和较大的阻带衰减。

经过数字抽取滤波器后输出信号恢复到奎斯特频率，将八个通道降采样后的数据缓存在FIFO中，当外部主设备访问电路时即可将缓存数据通过SPI接口发送，双DOUT串行接口时序图如图7所示。此时对外FPGA为Slave模式，在CS信拉低后，DOUTA在下64个时钟周期中串行输出CH1-CH4采样值，同时DOUTB在64个时钟周期中串行输出CH5-CH8采样值。

本发明设计的多通道模拟隔离采集电路，能将模拟信号输入调制为“0”和“1”的数字信号，通过电容式数字隔离器进行隔离，实现了无失真、高精度的模拟信号隔离转换；同时综合原边反馈的隔离式buck-boost电源拓扑与平面变压器的微功率隔离电源，仅需单电源输入，即可实现多通道隔离输出，设计简单，非常适用于隔离信号测量系统；内置FPGA系统，将调制信号的数字抽取、滤波工作放置在电路内部完成，用户也可通过OS[0:2]引脚配置过采样率，满足用户多种需求。经过抽取滤波后的信号通过双DOUT线SPI接口串行发送通用性强，便于使用。采用PoP工艺进行集成，最大程度提高印制板系统集成度,避免了采用裸芯片带来的可测试性低、可修复性差、工艺成本高昂等问题。基于PoP工艺的宇航产品已经过大量验证，工艺成熟可靠。具有小型化、高集成度、高灵活性等特点，可广泛应用于航天航空、工业控制等领域。

本发明还公开一种多通道模拟隔离采集芯片，如图8所示，包括依次堆叠固定设置的第一层电路板1-1、第二层电路板1-2、第三层电路板1-3以及底板1-4；第一层电路板1-1以及第二层电路板1-2上均包括有本发明中的模拟隔离转换电路，如果受到尺寸限制，电路板可以设置多个，包括若干通道模拟隔离转换电路。在本实施例中，第一层电路板1-1与第二层电路板1-2均设置有四路模拟隔离转换电路，可分别实现四路电压的输入转换和隔离。形成八通道的模拟隔离转换电路。第三层电路板1-3上包括有上述的多通道隔离电源以及FPGA系统，实现了数字信号滤波、SPI接口和多通道隔离电源输出；底板1-4为光板，确保器件底面平整，绝缘。如图9所示，第一层电路板1-1、第二层电路板1-2、第三层电路板1-3以及底板1-4采用堆叠的方式设置，采用高精度定位孔与定位销1-5实现精确定位，使用不同厚度的定制垫板DB板1-6实现板间高度控制在0.3～0.5mm安全间距内。整个电路采用DIP32方式引出引脚。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种多通道模拟隔离采集电路，其特征在于，包括多通道隔离电源、多通道模拟隔离转换电路以及FPGA系统；

所述多通道隔离电源的电流输出端与所述多通道模拟隔离转换电路的电流输入端一一对应电连接；所述多通道模拟隔离转换电路与FPGA系统数据传输连接；

所述多通道隔离电源包括输入去耦电容C1、欠压保护电路、驱动自举电路、斩波电路、同步Buck控制器U1、平面变压器T1、原边反馈回路以及多通道输出端整流滤波回路；

所述输入去耦电容C1的一端与输入电源VIN正端相连，另一端接地；所述欠压保护电路与输入电源VIN正端以及同步Buck控制器U1连接设置；所述驱动自举电路与输入电源VIN正端以及同步Buck控制器U1连接设置；所述斩波电路与同步Buck控制器U1以及平面变压器T1连接设置；所述原边反馈回路与平面变压器T1以及同步Buck控制器U1连接设置；所述多通道输出端整流滤波回路与平面变压器T1以及输出V_OUT连接设置；

所述多通道模拟隔离转换电路中任一通道的模拟隔离转换电路均包括有依次连接设置的信号调理电路、电压/数字转换电路以及数字隔离器ISO；

所述原边反馈回路包括电容C2、电容C3、电阻R3以及电阻R4；所述电阻R3与所述电阻R4串联设置为分压电路；所述电阻R3的自由端与初级绕组11相连，所述电阻R4的自由端与同步Buck控制器U1的虚地端GND相连；所述电阻R3与电阻R4的分压端与所述同步Buck控制器的反馈端FB相连；所述电容C3与所述电阻R3并联设置，所述C3的一端与所述电阻R3与电阻R4的分压端相连，另一端接地；所述电容C2的一端与所述初级绕组11相连，另一端与同步Buck控制器U1的虚地端GND相连；

所述信号调理电路包括运算放大器Op1和运算放大器Op2；所述运算放大器Op1的反相输入端与所述运算放大器Op1的输出端相连，所述运算放大器Op1的同相端输入端与输入信号相连；所述运算放大器Op2的反相输入端以及所述运算放大器Op2的输出端均连接虚地，所述运算放大器Op2同相端输入端与电压基准VREF的分压电路的分压端连接；

所述电压/数字转换电路包括求和节点SUM1、求和节点SUM2、积分器I1、积分器I2、迟滞比较器CMP、电压基准VREF以及触发器FILP；所述求和节点SUM1的正向输入端与所述运算放大器Op1的输出端相连，所述求和节点SUM1的反向输入端与所述触发器FILP的结果输出端相连；所述求和节点SUM1的输出端与所述积分器I1的输入端相连；所述求和节点SUM2的正向输入端与所述积分器I1的输出端相连，所述求和节点SUM2的反向输入端与所述触发器FILP的结果输出端相连，所述求和节点SUM2的输出端与所述积分器I2的输入端相连；所述迟滞比较器CMP的输入端与所述积分器I2的输出端相连，所述迟滞比较器CMP的输出端与所述触发器FILP的输入D端相连；所述触发器FILP电源端VCC与电压基准VREF相连；

所述数字隔离器ISO的一个通道隔离时钟信号CLK并接入所述触发器FILP的CLK端，另一个通道隔离触发器FILP的数据信号DATA。

2.根据权利要求1所述的一种多通道模拟隔离采集电路，其特征在于，所述欠压保护电路包括电阻R1和电阻R2；所述电阻R1和电阻R2串联设置为分压电路；所述电阻R1自由端与输入电源VIN正端相连，所述电阻R2自由端与所述同步Buck控制器U1的虚地端GND相连，所述电阻R1与电阻R2分压端与同步Buck控制器U1的使能端EN相连。

3.根据权利要求1所述的一种多通道模拟隔离采集电路，其特征在于，所述驱动自举电路包括肖特基二极管D1和电容C4；所述肖特基二极管D1的阳极与输入电源VIN正端相连；所述肖特基二极管D1的阴极与所述同步Buck控制器的自举电容引脚BST相连；所述电容C4的一端与所述同步Buck控制器的自举电容引脚BST相连，另一端与所述同步Buck控制器的开关节点SW相连。

4.根据权利要求1所述的一种多通道模拟隔离采集电路，其特征在于，所述平面变压器T1包括第一印制板1、若干层第二印制板2以及平面磁芯3；所述第一印制板1上设有初级绕组11，若干层所述第二印制板2上均设置有次级绕组21；所述第一印制板1以及若干层第二印制板2堆叠设置，所述平面磁芯3插接在堆叠后的第一印制板1以及若干层第二印制板2的两侧；堆叠后第一印制板1与若干层第二印制板2的厚度与所述平面磁芯3的高度一致。

5.根据权利要求1所述的一种多通道模拟隔离采集电路，其特征在于，所述斩波电路包括NMOS管Q1和NMOS管Q2；所述NMOS管Q1的栅极与所述同步Buck控制器U1的高压开启端HO相连，所述NMOS管Q1的漏极与输入电压VIN正端相连，所述NMOS管Q1的源极与所述NMOS管Q2的漏极、所述同步Buck控制器U1的开关节点SW以及所述初级绕组11均连接设置；所述NMOS管Q2的栅极与所述同步Buck控制器的低压开启端LO相连，所述NMOS管Q2的源极与所述同步Buck控制器U1的虚地端GND相连。

6.根据权利要求1所述的一种多通道模拟隔离采集电路，其特征在于，所述多通道输出端整流滤波回路中的任一回路均包括肖特基二极管D3、磁珠MB1、电容C6以及电容C7；所述肖特基二极管D3的阴极与所述电容C6的一端相连，次级绕组21的两端分别与所述肖特基二极管D3的阳极以及所述电容C6的另一端连接设置；所述磁珠MB1串联接入输出V_OUT的正端，所述电容C7与输出V_OUT并联设置。

7.一种多通道模拟隔离采集芯片，其特征在于，包括依次堆叠固定设置的第一层电路板1-1、第二层电路板1-2、第三层电路板1-3以及底板1-4；

所述第一层电路板1-1以及第二层电路板1-2上均包括有权利要求1中所述的模拟隔离转换电路；

所述第三层电路板1-3上包括有权利要求1中所述的多通道隔离电源以及FPGA系统；

所述第一层电路板1-1、第二层电路板1-2、第三层电路板1-3以及底板1-4之间的间距为0.3~0.5mm。