[go: up one dir, main page]

CN114823905A - 碳化硅竖直导电mosfet装置及其制造方法 - Google Patents

碳化硅竖直导电mosfet装置及其制造方法 Download PDF

Info

Publication number
CN114823905A
CN114823905A CN202210105281.1A CN202210105281A CN114823905A CN 114823905 A CN114823905 A CN 114823905A CN 202210105281 A CN202210105281 A CN 202210105281A CN 114823905 A CN114823905 A CN 114823905A
Authority
CN
China
Prior art keywords
region
source region
contact
mosfet device
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210105281.1A
Other languages
English (en)
Inventor
M·G·萨吉奥
A·M·弗拉泽托
E·扎内蒂
A·瓜尔内拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102021000001895A external-priority patent/IT202100001895A1/it
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN114823905A publication Critical patent/CN114823905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P30/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本公开的实施例涉及碳化硅竖直导电MOSFET装置及其制造方法。一种竖直导电MOSFET装置包括具有第一导电类型和表面的碳化硅本体。金属化区域在本体的表面上延伸。第二导电类型的本体区域在本体中从本体的表面沿平行于表面的第一方向且沿垂直于表面的第二方向延伸。第一导电类型的源极区域从本体的表面朝向本体区域的内部延伸。源极区域具有第一部分和第二部分。第一部分具有第一掺杂水平且与金属化区域直接电接触地延伸。第二部分具有第二掺杂水平且与源极区域的第一部分直接电接触地延伸。第二掺杂水平低于第一掺杂水平。

Description

碳化硅竖直导电MOSFET装置及其制造方法
技术领域
本公开涉及一种用于电力应用的碳化硅竖直导电MOSFET装置，并且涉及其制造方法。
背景技术
众所周知，具有电荷载流子的高饱和速度、宽带隙(例如大于1.1eV)、低导通状态电阻、高热导率和高操作频率的半导体材料使得获得性能优于硅电子装置的电子装置(例如二极管和晶体管)，尤其是用于例如在包括在600V与1300V之间的电压或在具体操作条件(诸如高温)下操作的电力应用。
具体地，在通过上述特性区分的其多型体(例如3C-SiC、4H-SiC和6H-SiC)中的一个中从碳化硅晶片开始获得此类电子装置为已知的。
发明内容
本公开提供至少部分地克服现有技术的缺点的各种实施例。
根据本公开，提供一种MOSFET装置和其制造方法。
在至少一个实施例中，提供一种竖直导电MOSFET装置，该竖直导电MOSFET装置包括具有第一导电类型和表面的碳化硅本体。金属化区域在本体的表面上延伸。具有与第一导电类型不同的第二导电类型的本体区域在本体中从本体的表面沿平行于表面的第一方向和垂直于表面的第二方向延伸。具有第一导电类型的源极区域从本体的表面朝向本体区域的内部延伸。源极区域包括第一部分和第二部分。第一部分具有第一掺杂水平且与金属化区域直接电接触地延伸。第二部分具有第二掺杂水平且与源极区域的第一部分直接电接触地延伸。第二掺杂水平低于第一掺杂水平。
在至少一个实施例中，提供一种用于制造竖直导电MOSFET装置的方法，该方法包括：在具有第一导电类型的碳化硅工作本体中形成第二导电类型的本体区域，该本体区域从工作本体的表面沿平行于表面的第一方向且沿垂直于表面的第二方向延伸；在本体区域中形成具有第一导电类型的源极区域，该源极区域从工作本体的表面延伸，形成源极区域包括形成源极区域的第一部分以及形成源极区域的第二部分，第一部分具有第一掺杂水平且与金属化区域直接电接触地延伸，第二部分具有第二掺杂水平且与源极区域的第一部分直接电接触地，第二掺杂水平低于第一掺杂水平；以及在工作本体的表面上形成金属化区域。
在至少一个实施例中，提供一种装置，该装置包括具有第一导电类型的碳化硅本体。金属化区域在本体的表面上延伸。具有与第一导电类型不同的第二导电类型的本体区域从本体的表面延伸到本体中。具有第一导电类型的源极区域从本体的表面延伸到本体区域中。源极区域包括：第一部分，具有第一掺杂水平且在表面处与金属化区域直接接触；以及第二部分，具有与第一掺杂水平不同的第二掺杂水平，该第二部分直接接触第一部分且侧向地环绕第一部分。
附图说明
为了更好地理解本公开，现将参考附图仅借助于非限制示例描述其实施例，其中：
图1示出了根据比较示例的碳化硅竖直导电MOSFET装置的横截面；
图2示出了根据一个或多个实施例的本发明碳化硅竖直导电MOSFET装置的横截面；
图3示出了图2的MOSFET装置的俯视平面图；
图4A-图4C示出了根据一些实施例的在连续制造步骤中图2和图3的MOSFET装置的横截面；
图5示出了根据一个或多个实施例的本发明碳化硅竖直导电MOSFET装置的横截面；
图6示出了图5的MOSFET装置的俯视平面图；以及
图7A-图7C示出了根据一些实施例的在连续制造步骤中图5和图6的MOSFET装置的横截面。
具体实施方式
图1示出了在包括第一轴X、第二轴Y和第三轴Z的卡笛尔参考系XYZ的竖直导电MOSFET装置1的比较示例。
MOSFET装置1由多个基本单元形成，此处仅说明其中一些，该基本单元彼此相同，在同一管芯中平行布置，且共用源极端子S和漏极端子D。
MOSFET装置1形成在具有第一表面5A和第二表面5B的碳化硅本体5中。
本体5容纳漏极区域7、多个本体区域10以及多个源极区域15。
此处为N型的漏极区域7在本体5的第一表面5A与第二表面5B之间延伸。
例如金属或碳化物等导电材料的漏极接触区域9在本体5的第二表面5B上与漏极区域7直接电接触，且形成MOSFET装置1的漏极端D。
本体区域10为P型且在本体5中从第一表面5A延伸。每个本体区域10具有包括在1·1017个原子/cm3与1·1020个原子/cm3之间的掺杂水平、包括在0.3μm与2μm之间沿第三轴Z的深度以及沿第二轴Y的宽度W1。
两个相邻本体区域10沿第二轴Y界定漏极区域7的表面部分22。
本体区域10此外沿第一轴X(此处未说明)例如在俯视图中条形或环形地延伸。
源极区域15分别从本体5的第一表面5A延伸到相应本体区域10中且为N型，其中掺杂水平包括在1·1018个原子/cm3与1·1020个原子/cm3之间。每个源极区域15具有沿第二轴Y比相应本体区域10的宽度W1小的宽度W2、以及沿第三轴Z比相应本体区域10的深度小的深度。
每个源极区域15和漏极区域7的每个表面部分22侧向地在相应本体区域10中界定沟道区域25。
MOSFET装置1还包括多个绝缘栅极区域20。绝缘栅极区域20分别由以下项形成：栅极绝缘层20A，与本体5的第一表面5A接触；栅极导电层20B，直接上覆于栅极绝缘层20A；以及钝化层28，覆盖栅极导电层20B且与栅极绝缘层20A一起密封栅极导电层20B。详细地，绝缘栅极区域20的栅极绝缘层20A在漏极区域7的相应表面部分22上、在邻近相应表面部分22的两个沟道区域25上以及部分地在邻近相应沟道区域25的两个源极区域15上延伸。
绝缘栅极区域20的栅极导电层20B以此处未说明的方式并联地电连接，以形成MOSFET装置1的栅极端子G。
MOSFET装置1还包括多个本体接触区域30和前金属化区域33。
本体接触区域30为P+型，且分别从本体5的第一表面5A延伸到相应源极区域15中、与相应本体区域10接触。通常，在MOSFET装置中，每个源极区域15容纳超过一个沿图1的第一轴X相互间隔距离布置的本体接触区域30。此外，如图1中可见，相邻源极区域15的本体接触区域30交错布置，以使得沿第二轴Y在中心源极区域15的部分中不可见本体接触区域30。
例如金属材料和/或金属硅化物的前金属化区域33形成MOSFET装置1的源极端子S，且在本体5的第一表面5A上与源极区域15和本体接触区域30直接电接触地延伸。
MOSFET装置1的每个基本单元具有相应接通阈值电压Vth。在使用中，如果栅极端G与源极端S之间的电压VGS大于阈值电压Vth，那么MOSFET装置1处于导通状态，其中相应沟道区域25为导电的，并且操作电流能够沿为了清楚起见通过图1中的虚线箭头标识的导电路径18在源极端S与漏极端D之间流动。
在具体应用中(例如就用于控制电动机的装置而言)，尤其是在MOSFET装置1的操作电压能够取高值(例如包括在400V与850V之间或甚至更高)的高电力应用中，期望MOSFET装置1具有高短路承受时间(SCWT)。实际上，就非期望短路而言，MOSFET装置1的源极端子S与漏极端子D之间的电压VDS能够取高值(例如包括在400V与850V之间或甚至更高)，同时MOSFET装置1处于导通状态。在此条件下，MOSFET装置1被与MOSFET装置1本身的饱和电流ISAT对应的最大电流穿过，其大于在设计阶段中产生的操作电流。电压VDS和饱和电流ISAT的乘积能够引起MOSFET装置1内的高热耗散。高热耗散(尤其是如果随时间延长)能够引起温度上升，以局部地引起MOSFET装置1的部分(尤其是本体5)的熔融，导致对MOSFET装置1的损害和/或其故障的风险。
因此期望寻求减小MOSFET装置1的饱和电流ISAT，以增加其短路承受时间。例如，期望通过减小源极区域15的掺杂水平、和/或通过减小源极区域15与前金属化区域33之间的接触区域、和/或通过形成基本单元但不形成源极区域15，来增大导电路径18的电阻。
然而，以上方案具有缺点。实际上，例如，这些方案大大地增大导电路径18的导通状态电阻，而且在正常使用的条件下(即在不存在非期望短路的条件下)，从而限制操作电流的值。
此因而引起MOSFET装置1的性能的降低。
图2和图3示出了根据本公开的一个或多个实施例的在具有第一轴X、第二轴Y和第三轴Z的卡笛尔参考系XYZ的竖直导电MOSFET装置100。
MOSFET装置100由多个基本单元形成，图2和图3中仅说明其中一些，该基本单元彼此相同且布置在同一管芯中，以共用漏极端子D、栅极端子G和源极端子S，即基本单元彼此并联地电连接。
MOSFET装置100形成在具有第一表面105A和第二表面105B的半导体材料本体105中。
本体105可以由衬底或其上生长有一个或多个外延层的衬底形成，并且在其多型体(此处为4H-SiC多型体)中的一个中是碳化硅。
本体105容纳漏极区域107、多个本体区域115以及多个源极区域120。
在此实施例中，本体105还容纳多个本体接触区域145(此处为P型)，它们分别从本体105的第一表面105A在相应本体区域115内与其直接电接触地延伸。本体接触区域145分别具有掺杂水平，例如包括在1·1019个原子/cm3与1·1020个原子/cm3之间。
此处为N型的漏极区域107在本体105的第一表面105A与第二表面105B之间延伸。
例如金属或碳化物等导电材料的漏极接触区域109在本体105的第二表面105B上与漏极区域107直接电接触(尤其是欧姆接触)。漏极接触区域109形成MOSFET装置100的漏极端子D。
本体区域115此处为P型且在本体105中从本体105的第一表面105A开始延伸，并且分别具有沿第三轴Z的本体深度db，其包括在例如0.3μm与1.5μm之间，尤其为0.3μm。
另外，本体区域115分别具有沿第二轴Y的宽度Wb。
两个相邻本体区域115沿第二轴Y通过漏极区域107的表面部分130间隔。
源极区域120在此处为N型，并且分别从本体105的第一表面105A延伸到相应本体区域115中。
源极区域120包括重部分120A和轻部分120B。在图2和图3中，重部分120A和轻部分120B为了清楚起见通过虚线彼此间隔。
源极区域120的重部分120A分别从本体105的第一表面105A延伸到相应本体区域115中。源极区域120的重部分120A分别具有沿第二轴Y的宽度Ws1(其小于本体区域115的宽度Wb)和沿第三轴Z的深度d1(其小于本体深度db)。
例如，源极区域120的重部分120A的深度d1包括在0.2μm与0.8μm之间。
如图3中可见，源极区域120的重部分120A沿第一轴X在两个相邻本体接触区域145之间延伸。
此外，源极区域120的重部分120A沿第二轴Y关于相邻重部分120A交错布置，以使得本体区域115的本体接触区域145沿第二轴Y与相邻源极区域120的相应重部分120A对准。
源极区域120的重部分120A具有接触掺杂水平，其例如包括在1·1018个原子/cm3与1·1020个原子/cm3之间。
源极区域120的轻部分120B分别从本体105的第一表面105A延伸到相应本体区域115中。源极区域120的轻部分120B沿第二轴Y在相应源极区域120和每个本体接触区域145的每个重部分120A的两侧上延伸。
具体地，源极区域120的轻部分120B布置在与相应源极区域120和本体接触区域145的重部分120A相连的位置中，与其直接电连接。
在图3的俯视图中，源极区域120的轻部分120B沿第一轴X延伸，贯穿相应本体区域115的长度。
源极区域120的轻部分120B分别具有沿第二轴Y的宽度Ws2，以使得其中每一个沿第二轴Y在一侧上界定相应本体区域115的沟道部分127。
在此实施例中，源极区域120的轻部分120B分别具有沿第三轴Z的深度d2，其小于本体深度db和源极区域120的重部分120A的深度d1。
例如，源极区域120的轻部分120B的深度d2包括在0.1μm与0.5μm之间。
轻部分120B具有沟道掺杂水平，其低于重部分120A的接触掺杂水平。例如，沟道掺杂水平包括在5·1017个原子/cm3与1·1019个原子/cm3之间。
在图3中说明的实施例中，在俯视图中，本体区域115和源极区域120在本体105上沿第一轴X条状延伸。
然而，在俯视图中，本体区域115和源极区域120可以具有不同形状；例如，其在本体105中可以为环形的或可以形成长方形或彼此间隔的其他多边形。
MOSFET装置100还包括图3中为了清楚起见说明为透明的多个绝缘栅极区域125。
再次参考图2，绝缘栅极区域125在本体105的第一表面105A上延伸且分别由以下项形成：栅极绝缘层125A，例如为氧化硅，与本体105的第一表面105A接触；栅极导电层125B，例如为多晶硅，直接上覆于相应栅极绝缘层125A；以及钝化层135，其在顶部且侧向地覆盖相应栅极绝缘层125A和相应栅极导电层125B。
绝缘栅极区域125的栅极导电层125B以此处未说明的方式并联地电连接，以形成MOSFET装置100的栅极端子G。
绝缘栅极区域125分别在漏极区域107的相应表面部分130上、在两个相邻本体区域115的两个沟道部分127上、以及在两个相邻源极区域120的轻部分120B上延伸。
在此实施例中，绝缘栅极区域125沿第一轴X分别条状地且沿第二轴Y以相互距离延伸，以形成也平行于第一轴X定向的伸长开口138。
伸长开口138在本体接触区域145上且在源极区域120的重部分120A上延伸。
MOSFET装置100还包括前金属化区域140。
例如为金属材料(可能地包括金属硅化物的底层)的前金属化区域140在伸长开口138中且在绝缘栅极区域125的钝化层135上延伸。前金属化区域140与源极区域120的重部分120A且与本体接触区域145直接电接触(尤其是欧姆接触)。前金属化区域140从而形成MOSFET装置100的源极端子S。
本体接触区域145导致前金属化区域140使源极区域120和本体区域115短路。
在使用中处于导通状态时，每个基本单元的源极端子S与漏极端子D之间的MOSFET装置100的导电路径包括串联的相应源极区域120的重部分120A和轻部分120B、相应沟道部分127以及漏极区域107。
源极区域120的轻部分120B具有比重部分120A低的掺杂水平，并且轻部分120B具有比重部分120A高的电阻。
同时，源极区域120的重部分120A的掺杂水平高，即诸如保证与前金属化区域140的低电阻电接触(尤其是欧姆接触)。
因此，源极端子S与漏极端子D之间的导电路径整体上具有电阻诸如以减小MOSFET装置100的饱和电流ISAT。由此可见，MOSFET装置100能够承受一段时间非期望短路的条件(如果用于电力应用中)，其中MOSFET装置100的操作电压能够达到例如包括在400V与850V之间或甚至更高的值，即其具有高短路承受时间(SCWT)。
同时，源极区域120的重部分120A形成与前金属化区域140的低电阻接触的事实允许源极端子S与漏极端子D之间的导电路径在正常操作条件下(不存在非期望短路)维持低导通状态电阻。
此外，源极区域120的轻部分120B在本体105中比重部分120A在更低深度处形成。因此，如下文参考图4A至图4C所讨论，轻部分120B可以经由掺杂离子的注入步骤形成，该掺杂离子具有例如包括在10keV与200keV之间的低注入能量。此低注入能量确保形成源极区域120的轻部分120B的掺杂离子经历本体105中的低侧向离散，从而获得掺杂离子的浓度分布，其是可控的且与已在设计阶段建立的一致。因此，由此可见，在相连位置中沿第二轴Y关于源极区域120的轻部分120B侧向布置的沟道部分127的掺杂水平几乎不会受到源极区域120的轻部分120B的形成步骤的影响。
此使得能够获得MOSFET装置100的导通状态阈值电压Vth的低过程可变性，其因此具有高可靠性。
另外，低注入能量暗示其中形成沟道部分127的本体105的碳化硅晶格的部分中的瑕疵形成的低可能性。
因此，沟道部分127中的电荷载流子具有高移动性，从而保证MOSFET装置100的良好性能。
在本文中描述MOSFET装置100的制造步骤，尤其是引起源极区域120的形成的制造步骤。
图4A示出了此处具有N型掺杂的碳化硅的晶片150，以及第一表面150A和第二表面150B。侧向地界定漏极区域107的表面部分130的本体区域115已在晶片150中形成。
第一源极掩模155例如使用已知光刻步骤形成于晶片150的第一表面150A上。第一源极掩模155包括多个部分160，每个部分具有大于0.3μm(例如包括在0.3μm与1μm之间)的厚度，相互间隔开以暴露出晶片150的如下部分：意图在该部分中形成源极区域120和本体接触区域145的重部分120A和轻部分120B。
具体地，第一源极掩模155的部分160能够被设计为具有小厚度，例如小于用于形成源极区域120的重部分120A的掩模的部分的厚度。通过这样做，有可能以精确方式控制其过程参数。
使用第一源极掩模155，执行N型掺杂离子(例如氮离子或磷离子)的第一注入(此处由第一箭头165指示)，其具有低于200keV(例如包括在10keV与200keV之间)的注入能量。
第一注入在本体区域115内形成掺杂区域167，从此开始，后续地形成源极区域120的重部分120A和轻部分120B。以此方式，另外界定本体区域115的沟道部分127。
接着(图4B)，第二源极掩模170例如使用已知光刻步骤形成于工作晶片150的表面150A上。
例如，第二源极掩模170可以由第一源极掩模155形成，以实现其与掺杂区域167和沟道部分127的良好对准。
第二源极掩模170包括多个部分175，每个部分具有沿第三轴Z的大于0.5μm(例如包括在0.5μm与1.5μm之间)的厚度，相互间隔开以暴露出工作晶片150的意图形成源极区域120的重部分120A的部分。
使用第二源极掩模170，执行N型掺杂离子(例如氮离子或磷离子)的第二注入(此处由第二箭头180指示)，其具有例如包括在20keV与300keV之间的注入能量。
第二注入如此来增大通过第二源极掩模170的部分175暴露的掺杂区域167的部分的掺杂，并且如此使通过第二源极掩模170的部分175暴露的本体区域115的部分的一部分的掺杂类型反向，从而形成源极区域120的重部分120A。
接着(图4C)，去除第二源极掩模170，并且本体接触掩模183例如使用已知光刻步骤形成于工作晶片150的表面150A上。
本体接触掩模183包括多个部分185，其中一个在图4C中可见，分别具有与第二源极掩模170的部分175的厚度类似的厚度。本体接触掩模183的部分185相互间隔开，以暴露出工作晶片150的意图形成本体接触区域145的部分。
使用本体接触掩模183，执行P型掺杂离子(例如硼离子或铝离子)的注入(此处由第三箭头187指示)，其具有例如低于300keV(尤其包括在20keV与300keV之间)的注入能量，该注入能量类似于图4B的N型掺杂离子的第二注入的注入能量。
第三注入如此使通过本体接触掩模183暴露的掺杂区域167的部分的导电类型反向，从而形成本体接触区域145。以此方式，还界定源极区域120的轻部分120B。
接着，去除本体接触掩模183，并且通过此处未说明的已知方式，绝缘栅极区域125形成于晶片150的表面150A、前金属化区域140和漏极接触区域109上。
此外，晶片150的其他已知制造步骤随后进行，例如切割和电连接，从而形成MOSFET装置100。
如上文中已讨论，其因此出现，使用低注入能量形成源极区域120的轻部分120B。这使得减小掺杂离子的侧向离散，但并不因此影响沟道部分127的掺杂水平。
因此，所描述过程使得关于沿沟道部分127的第二轴Y的宽度实现低过程可变性。
图5和图6示出了本发明MOSFET装置(此处由200表示)的不同实施例。MOSFET装置200具有一般结构，其类似于图2和图3的MOSFET装置100的一般结构。因此，共同元件由相同附图标号表示且不进一步描述。
MOSFET装置200形成于本体105中，其容纳漏极区域107和本体区域115。MOSFET装置200还包括形成伸长开口138的绝缘栅极区域125以及漏极接触区域109。
此处由220表示的源极区域从本体105的第一表面105A延伸到相应本体区域115中，并且分别包括相应重部分220A和两个相应轻部分220B。
在此实施例中，如图6中的俯视图可见，其中为了清楚起见仅表示本体区域115和源极区域220，源极区域220的重部分220A和轻部分220B沿第一轴X在没有中断的情况下在相应本体区域115内延伸。
源极区域220的轻部分220B因此沿第一轴X在绝缘栅极区域125下面、在源极区域220的重部分220A的两侧上与其直接电接触地延伸。此外，在此处，接着源极区域220的轻部分220B分别在一侧上界定相应沟道部分127。
类似于参考MOSFET装置100的源极区域120所讨论，重部分220A分别具有比轻部分220B的掺杂水平高的掺杂水平。
此外，在此处，重部分220A分别在本体105中沿第三轴Z具有比轻部分220B大的深度。
在此实施例中，前金属化区域140(图5)包括多个导电接触部分250。导电接触部分250在本体105中从本体105的第一表面105A在伸长开口138处延伸。详细地，导电接触部分250分别延伸穿过相应源极区域220的重部分220A，与重部分220A并且与相应本体区域115直接电接触。具体地，在此处，导电接触部分250还部分地延伸穿过相应的本体区域115。
在此实施例中，然后，本体接触区域145不存在。
在使用中，MOSFET装置200关于图2-3的MOSFET装置100具有前金属化区域140与本体区域115之间的较低接触电阻。以此方式，减小源极区域220与本体区域115之间的非期望电压降，从而改进MOSFET装置200的电性能。
本文中描述用于制造MOSFET装置200的步骤。用于制造MOSFET装置200的过程包括参考图4A-4C描述在此处不进一步描述的对用于制造MOSFET装置100的过程共用的步骤。
图7A示出了此处由255表示的图4B的碳化硅晶片，其具有N型掺杂、以及第一表面255A和第二表面255B。侧向地界定漏极区域107的表面部分130的本体区域115已在晶片255中形成。
此外，源极区域220的重部分220A和轻部分220B已形成于晶片255中。
通过已知方式在晶片255的第一表面255A上形成绝缘栅极区域125。因此，还界定伸长开口138。
接着(图7B)，在晶片255中，在伸长开口138处形成在多个沟槽280，其中意图形成前金属区域140的导电接触部分250。
例如，沟槽280可以使用光刻和选择性化学蚀刻的已知过程(例如使用形成伸长开口138的相同掩模或专用掩模)形成，其可以例如关于伸长开口138或在伸长开口138内部以自对准方式形成。
沟槽280延伸穿过源极区域220的重部分220A且部分地穿过本体区域115。
接着(图7C)，前金属化层290沉积于晶片255的第一表面255A上，以填充沟槽280且覆盖绝缘栅极区域125。前金属化层290可以仅由一个金属层或由金属层堆叠形成。
根据实施例，晶片255通过已知方式经受一个或多个热处理。
前金属化层290因此形成前金属化区域140；具体地，还因此形成其导电接触部分250。
接着，通过已知且此处未说明的方式，漏极接触区域109形成于晶片255的第二表面255B上。
此外，晶片255的其他同等已知制造步骤遵循例如切割和电性连接，从而形成MOSFET装置200。
最后，很明显，可以对本文中描述和说明的MOSFET装置100、200以及对其制造过程进行修改和变化，而不因此脱离本公开的范围。
例如，所描述各种实施例可以组合以提供其他方案。
此外，漏极区域107、源极区域120、220和本体区域115的导电类型可以是相反的。
例如，图4A-4C和图7A-7C中描述的制造过程可以包括晶片150、255的退火步骤，其可用于激活掺杂离子且用于减少可能由注入引起的晶格中的瑕疵。
例如，源极区域的重部分和轻部分可以通过N型掺杂离子的一系列连续注入形成。
例如，可以修改本体区域的形成、本体接触区域的形成和源极区域的重部分和轻部分的形成的顺序。
此外，例如在形成绝缘栅极区域125之前，沟槽280可以在与图7A-7C中所说明的步骤不同的步骤中形成。
竖直导电MOSFET装置(100；200)可以总结为包括：碳化硅本体(105)，具有第一导电类型和表面(105A)；金属化区域(140)，在本体的表面上延伸；具有第二导电类型的本体区域(115)，在本体中从本体的表面沿平行于表面的第一方向(Y)和垂直于表面的第二方向(Z)延伸；以及具有第一导电类型的源极区域(120；220)，朝向本体区域的内部从本体的表面延伸，其中源极区域包括第一部分(120A；220A)和第二部分(120B；220B)，第一部分具有第一掺杂水平且与金属化区域直接电接触地延伸，第二部分具有第二掺杂水平且与源极区域的第一部分直接电接触地延伸，第二掺杂水平低于第一掺杂水平。
本体区域可以包括沟道部分(127)，源极区域的第二部分(120B；220B)在一侧上沿第一方向(Y)界定沟道部分。源极区域的第一部分(120A；220A)可以在本体(105)中沿第二方向(Z)延伸到第一深度(d1)，并且源极区域的第二部分(120B；220B)可以在本体中沿第二方向延伸到第二深度(d2)，该第二深度小于第一深度。源极区域的第二部分可以在一侧上沿第一方向(Y)在与源极区域的第一部分相连的位置中延伸。源极区域的第一部分(120A；220A)可以与金属化区域(140)欧姆接触。绝缘栅极区域可以在本体(105A)的表面上在源极区域的第二部分(120B；220B)上延伸。绝缘栅极区域可以侧向地在本体的表面上界定接触开口(138)，源极区域的第一部分(120A；220A)在接触开口下面延伸。绝缘栅极区域可以由栅极绝缘层(125A)、栅极导电层(125B)和钝化层(135)形成，栅极绝缘层与本体的表面(105A)接触，栅极导电层直接上覆于栅极绝缘层，并且钝化层在顶部且侧向地覆盖栅极绝缘层和栅极导电层。
MOSFET装置还可以包括具有第二导电类型的本体接触区域(145)，该本体接触区域沿第一方向(Y)与源极区域(120)的第二部分(120B)相连；沿第二方向(Z)从本体的表面延伸到本体区域(115)中，与本体区域直接电接触；并且在与源极区域的第一部分(120A)相连的位置中沿垂直于第一方向和第二方向的第三方向(X)延伸。
金属化区域(140)可以包括导电接触部分(250)，该导电接触部分在本体中从本体的表面朝向本体区域的内部与本体区域且与源极区域(220)直接电接触地延伸。金属化区域的导电接触部分可以在与源极区域(220)的第一部分(220A)相连且与源极区域的第一部分直接电性连接的位置中延伸穿过源极区域。
一种用于从具有第一导电类型和表面(150A；255A)的碳化硅工作本体(150；255)制造竖直导电MOSFET装置的过程可以总结为包括：在工作本体中形成第二导电类型的本体区域(115)，该本体区域从工作本体的表面沿平行于表面的第一方向(Y)且沿垂直于表面的第二方向(Z)延伸；在本体区域中形成第一导电类型的源极区域(120；220)，该源极区域从工作本体的表面延伸；以及在工作本体的表面上形成金属化区域(140)，其中形成源极区域包括形成源极区域的第一部分(120A；220A)以及形成源极区域的第二部分(120B；220B)，第一部分具有第一掺杂水平且与金属化区域直接电接触地延伸，第二部分具有第二掺杂水平且与源极区域的第一部分直接电接触地延伸，第二掺杂水平低于第一掺杂水平。
形成源极区域的第一部分可以包括使用第一掩模注入第一掺杂离子，并且形成源极区域的第二部分可以包括使用第二掩模注入第二掺杂离子。第一掺杂离子可以使用第一最大注入能量来注入，并且其中第二掺杂离子可以使用第二最大注入能量来注入，该第二最大注入能量低于第一最大注入能量。
上文描述的各种实施例能够组合以提供其他实施例。能够鉴于以上详细描述对实施例进行这些和其他修改。一般来说，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为说明书和权利要求中公开的具体实施例，而是应被解释为包括所有可能实施例以及此类权利要求所属的等效物的完整范围。因此，权利要求不被本公开限制。

Claims (20)

1.一种竖直导电MOSFET装置，包括：
碳化硅本体，具有第一导电类型和表面；
金属化区域，在所述本体的所述表面上延伸；
本体区域，具有与所述第一导电类型不同的第二导电类型，所述本体区域在所述本体中从所述本体的所述表面沿平行于所述表面的第一方向和垂直于所述表面的第二方向延伸；以及
源极区域，具有所述第一导电类型，所述源极区域朝向所述本体区域的内部从所述本体的所述表面延伸，所述源极区域包括第一部分和第二部分，所述第一部分具有第一掺杂水平且与所述金属化区域直接电接触地延伸，所述第二部分具有第二掺杂水平且与所述源极区域的所述第一部分直接电接触地延伸，所述第二掺杂水平低于所述第一掺杂水平。
2.根据权利要求1所述的MOSFET装置，其中所述本体区域包括沟道部分，所述源极区域的所述第二部分在一侧上沿所述第一方向界定所述沟道部分。
3.根据权利要求1所述的MOSFET装置，其中所述源极区域的所述第一部分在所述本体中沿所述第二方向延伸到第一深度，并且所述源极区域的所述第二部分在所述本体中沿所述第二方向延伸到第二深度，所述第二深度小于所述第一深度。
4.根据权利要求1所述的MOSFET装置，其中所述源极区域的所述第二部分在一侧上沿所述第一方向在与所述源极区域的所述第一部分相连的位置中延伸。
5.根据权利要求1所述的MOSFET装置，其中所述源极区域的所述第一部分与所述金属化区域欧姆接触。
6.根据权利要求1所述的MOSFET装置，包括绝缘栅极区域，其中所述绝缘栅极区域在所述本体的所述表面上在所述源极区域的所述第二部分上延伸。
7.根据权利要求6所述的MOSFET装置，其中所述绝缘栅极区域侧向地在所述本体的所述表面上界定接触开口，所述源极区域的所述第一部分在所述接触开口下面延伸。
8.根据权利要求6所述的MOSFET装置，其中所述绝缘栅极区域包括栅极绝缘层、栅极导电层和钝化层，所述栅极绝缘层与所述本体的所述表面接触，所述栅极导电层直接上覆于所述栅极绝缘层，并且所述钝化层覆盖所述栅极绝缘层和所述栅极导电层。
9.根据权利要求8所述的MOSFET装置，其中所述钝化层被安置在所述栅极导电层的顶表面上、以及所述栅极导电层和所述栅极绝缘层的侧表面上。
10.根据权利要求1所述的MOSFET装置，还包括具有所述第二导电类型的本体接触区域，所述本体接触区域沿所述第一方向与所述源极区域的所述第二部分相连，所述本体接触区域沿所述第二方向从所述本体的所述表面与所述本体区域直接电接触地延伸到所述本体区域中，并且所述本体接触区域在与所述源极区域的所述第一部分相连的位置中沿垂直于所述第一方向和所述第二方向的第三方向延伸。
11.根据权利要求1所述的MOSFET装置，其中所述金属化区域包括导电接触部分，所述导电接触部分在所述本体中从所述本体的所述表面朝向所述本体区域的所述内部与所述本体区域且与所述源极区域直接电接触地延伸。
12.根据权利要求11所述的MOSFET装置，其中所述金属化区域的所述导电接触部分在与所述源极区域的所述第一部分相连且与所述源极区域的所述第一部分直接电性连接的位置中延伸穿过所述源极区域。
13.一种用于制造竖直导电MOSFET装置的方法，包括：
在具有第一导电类型的碳化硅工作本体中形成第二导电类型的本体区域，所述本体区域从所述工作本体的表面沿平行于所述表面的第一方向且沿垂直于所述表面的第二方向延伸；
在所述本体区域中形成具有所述第一导电类型的源极区域，所述源极区域从所述工作本体的所述表面延伸，形成所述源极区域包括形成所述源极区域的第一部分以及形成所述源极区域的第二部分，所述第一部分具有第一掺杂水平且与所述金属化区域直接电接触地延伸，所述第二部分具有第二掺杂水平且与所述源极区域的所述第一部分直接电接触地延伸，所述第二掺杂水平低于所述第一掺杂水平；以及
在所述工作本体的所述表面上形成金属化区域。
14.根据权利要求13所述的制造方法，其中形成所述源极区域的第一部分包括使用第一掩模注入第一掺杂离子，并且形成所述源极区域的第二部分包括使用第二掩模注入第二掺杂离子。
15.根据权利要求14所述的制造方法，其中所述第一掺杂离子是使用第一最大注入能量来注入，并且其中所述第二掺杂离子是使用第二最大注入能量来注入，所述第二最大注入能量低于所述第一最大注入能量。
16.一种装置，包括：
碳化硅本体，具有第一导电类型；
金属化区域，在所述本体的表面上延伸；
本体区域，具有与所述第一导电类型不同的第二导电类型，所述本体区域从所述本体的所述表面延伸到所述本体中；以及
源极区域，具有所述第一导电类型，所述源极区域从所述本体的所述表面延伸到所述本体区域中，所述源极区域包括：
第一部分，具有第一掺杂水平且在所述表面处与所述金属化区域直接接触，以及
第二部分，具有与所述第一掺杂水平不同的第二掺杂水平，所述第二部分直接接触所述第一部分且侧向地环绕所述第一部分。
17.根据权利要求16所述的装置，其中所述本体区域包括沟道部分，所述源极区域的所述第二部分至少部分地界定所述沟道部分。
18.根据权利要求16所述的装置，其中所述源极区域的所述第一部分延伸到所述本体中至大于所述源极区域的所述第二部分的深度。
19.根据权利要求16所述的装置，还包括在所述本体的所述表面上且在所述源极区域的所述第二部分上的绝缘栅极区域。
20.根据权利要求19所述的装置，其中所述绝缘栅极区域侧向地在所述本体的所述表面上界定接触开口，所述金属化区域延伸到所述接触开口中且接触所述源极区域的所述第一部分。
CN202210105281.1A 2021-01-29 2022-01-28 碳化硅竖直导电mosfet装置及其制造方法 Pending CN114823905A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000001895A IT202100001895A1 (it) 2021-01-29 2021-01-29 Dispositivo mosfet a conduzione verticale in carburo di silicio per applicazioni di potenza e relativo processo di fabbricazione
IT102021000001895 2021-01-29
US17/579,474 2022-01-19
US17/579,474 US12255233B2 (en) 2021-01-29 2022-01-19 Silicon carbide vertical conduction MOSFET device for power applications and manufacturing process thereof

Publications (1)

Publication Number Publication Date
CN114823905A true CN114823905A (zh) 2022-07-29

Family

ID=82527354

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210105281.1A Pending CN114823905A (zh) 2021-01-29 2022-01-28 碳化硅竖直导电mosfet装置及其制造方法
CN202220236244.XU Active CN217239468U (zh) 2021-01-29 2022-01-28 Mosfet装置和电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202220236244.XU Active CN217239468U (zh) 2021-01-29 2022-01-28 Mosfet装置和电子装置

Country Status (2)

Country Link
US (1) US20250203977A1 (zh)
CN (2) CN114823905A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823905A (zh) * 2021-01-29 2022-07-29 意法半导体股份有限公司 碳化硅竖直导电mosfet装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151189A1 (en) * 2003-12-05 2005-07-14 Stmicroelectronics S.R.I. Shrunk low on-resistance DMOS structure
JP2006120894A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置
CN203983267U (zh) * 2013-10-30 2014-12-03 英飞凌科技奥地利有限公司 半导体器件
US20160141371A1 (en) * 2013-06-26 2016-05-19 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method of the same
WO2019198167A1 (ja) * 2018-04-11 2019-10-17 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN217239468U (zh) * 2021-01-29 2022-08-19 意法半导体股份有限公司 Mosfet装置和电子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151189A1 (en) * 2003-12-05 2005-07-14 Stmicroelectronics S.R.I. Shrunk low on-resistance DMOS structure
JP2006120894A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置
US20160141371A1 (en) * 2013-06-26 2016-05-19 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method of the same
CN203983267U (zh) * 2013-10-30 2014-12-03 英飞凌科技奥地利有限公司 半导体器件
WO2019198167A1 (ja) * 2018-04-11 2019-10-17 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN217239468U (zh) * 2021-01-29 2022-08-19 意法半导体股份有限公司 Mosfet装置和电子装置

Also Published As

Publication number Publication date
CN217239468U (zh) 2022-08-19
US20250203977A1 (en) 2025-06-19

Similar Documents

Publication Publication Date Title
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US9825126B2 (en) Semiconductor device
US11764295B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
CN103477439B (zh) 半导体装置及其制造方法
WO2015015808A1 (ja) 炭化珪素半導体装置およびその製造方法
US9257500B2 (en) Vertical gallium nitride power device with breakdown voltage control
WO2018016208A1 (ja) 半導体装置及びその製造方法
CN116325171A (zh) 具有改进的短路能力的基于功率碳化硅的半导体装置和制造此类装置的方法
JP7588660B2 (ja) 段階的な横方向ドーピングを有する半導体パワーデバイスおよびそのようなデバイスを形成する方法
CN217239469U (zh) 碳化硅垂直传导mosfet器件
US20250203977A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
US12550397B2 (en) Silicon carbide vertical conduction MOSFET device and manufacturing process thereof
EP4036957A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
US20250113531A1 (en) Power silicon carbide based semiconductor devices with selective jfet implants that are self-aligned with the well regions and methods of making such devices
JP6771433B2 (ja) 半導体装置
CN213752716U (zh) 金属氧化物场效应晶体管器件和电子设备
JP2024153517A (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP2023154314A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9728599B1 (en) Semiconductor device
CN120769543A (zh) 一种沟槽结型场效应晶体管及其制备方法
CN115868030A (zh) 用于电气接触区域的阻挡层
KR20120053824A (ko) 전력 반도체 소자 및 그 제조 방법
CN113113487A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination