CN114400186A - 一种半导体结构、形成方法及半导体机台的控制方法 - Google Patents

Abstract

本申请实施例公开了一种半导体结构、形成方法及半导体机台的控制方法，所述形成方法包括：提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；形成覆盖所述背面的应力调节结构，所述应力调节结构包括第一功能层和第二功能层，其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。

Description

一种半导体结构、形成方法及半导体机台的控制方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构、形成方法及半导体机台的控制方法。

背景技术

随着半导体芯片制造技术的发展，半导体器件的集成密度越来越大，单个晶圆上制作的芯片数量越来越多。在半导体的生产过程中，由于在晶圆上堆叠沉积的各种薄膜材料应力不同，会导致晶圆产生翘曲，从而带来诸多问题。例如，晶圆在机台中不稳、晶圆破裂、图形套准精度降低。此外还会导致对晶圆的吸附难度增大，影响部分工艺制程。上述问题都会导致产品性能的不稳定、以及降低产品的产出率和良率。随着3D NAND存储器件层数的不断提高，晶圆翘曲的问题也越来越严重。

发明内容

有鉴于此，本申请的主要目的在于提供一种半导体结构、形成方法及半导体机台的控制方法。

为达到上述目的，本申请的技术方案是这样实现的：

本申请实施例提供一种半导体结构的形成方法，所述方法包括：

提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；

形成覆盖所述背面的应力调节结构，所述应力调节结构包括第一功能层和第二功能层，其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。

上述方案中，所述第二功能层包括第二功能层第一子层，所述第二功能层第一子层用于阻挡所述晶圆内的电荷进入所述第一功能层以调节所述第一功能层内的电荷量；

形成覆盖所述背面的应力调节结构，包括：

依次形成覆盖所述背面的第二功能层第一子层和第一功能层；

所述第二功能层第一子层位于所述第一功能层和所述晶圆之间。

上述方案中，所述第二功能层还包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量；

形成覆盖所述背面的应力调节结构，包括：

在所述第一功能层上再形成第二功能层第二子层。

上述方案中，所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第一子层为绝缘层；

所述第二功能层第二子层为掺杂硅层。

上述方案中，所述第二功能层包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量；

形成覆盖所述背面的应力调节结构，包括：

依次形成覆盖所述背面的第一功能层和第二功能层第二子层；

所述第一功能层位于所述第二功能层第二子层和所述晶圆之间。

上述方案中，所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第二子层为掺杂硅层。

本申请实施例还提供一种半导体结构，包括：晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；

应力调节结构，位于所述晶圆的背面，所述应力调节结构包括第一功能层和第二功能层，其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。

上述方案中，所述第二功能层包括第二功能层第一子层，所述第二功能层第一子层用于阻挡所述晶圆内的电荷进入所述第一功能层以调节所述第一功能层内的电荷量；

所述第二功能层第一子层位于所述第一功能层和所述晶圆之间。

上述方案中，所述第二功能层还包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量，所述第一功能层位于所述第二功能第一子层和所述第二功能层第二子层之间。

上述方案中，所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第一子层为绝缘层；

所述第二功能层第二子层为掺杂硅层。

上述方案中，所述第二功能层包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量；

所述第一功能层位于所述第二功能层第二子层和所述晶圆之间。

上述方案中，所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第二子层为掺杂硅层。

本申请实施例还提供了一种半导体机台的控制方法，所述方法应用于上述方案中任一项所述的半导体结构，所述半导体机台包括静电吸盘，所述方法包括：

将所述半导体结构放置在所述静电吸盘上；

对所述静电吸盘施加电压以使所述半导体结构吸附在所述静电吸盘上；

对所述半导体结构进行半导体工艺处理；

将所述静电吸盘的施加电压归零，以将进行半导体工艺处理后的所述半导体结构从所述静电吸盘上取下。

上述方案中，所述半导体工艺处理包括等离子刻蚀处理、等离子体沉积处理。

本申请实施例所提供的半导体结构、形成方法及半导体机台的控制方法，一方面，所述方法包括：提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；形成覆盖所述背面的应力调节结构；所述应力调节结构包括第一功能层和第二功能层；其中，第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量；另一方面。所述半导体结构通过本申请实施例所提供的方法形成。如此，在实现对晶圆翘曲度调节的基础上，增加了调节第一功能层电荷量的第二功能层，即通过设置第一功能层和第二功能层，在实现对晶圆翘曲度的调整的同时，还能够对位于晶圆背面用于调整翘曲度的第一功能层中的电荷量进行调节，降低了第一功能层和静电吸盘(Electrical Static Chuck，ESC)之间的静电吸附作用，减少了机台报警(Alarm)或者晶圆碎片的风险。

附图说明

图1为晶圆和静电吸盘之间存在静电吸附的示意图；

图2为本申请实施例提供的半导体结构的形成方法的实现流程示意图；

图3为本申请实施例提供的晶圆背面应力调节结构的示意图；

图4为本申请另一实施例提供的半导体结构的形成方法的实现流程示意图；

图5为本申请另一实施例提供的晶圆背面应力调节结构的示意图；

图6为本申请又一实施例提供的半导体结构的形成方法的实现流程示意图；

图7为本申请又一实施例提供的晶圆背面应力调节结构的示意图

图8为本申请实施例提供的半导体机台的控制方法的实现流程示意图。

其中，上述附图包括以下附图标记：

10-晶圆；11-氮化硅薄膜；12-静电吸盘；13-电极；30-晶圆；31-第二功能层第一子层；32-第一功能层；50-晶圆；51-第一功能层；52-第二功能层第二子层；70-晶圆；71-第二功能层第一子层；72-第一功能层；73-第二功能层第二子层。

具体实施方式

下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。

在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面之间。层可以水平、垂直和/或沿倾斜表面延伸。

需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

图1为晶圆和静电吸盘之间存在静电吸附的示意图。随着半导体芯片制造技术的发展，半导体器件的集成密度越来越大，单个晶圆上制作的芯片数量越来越多。在半导体的生产过程中，由于在晶圆上堆叠沉积的各种薄膜材料应力不同，会导致晶圆产生翘曲，从而带来诸多问题。例如，晶圆在机台中不稳、晶圆破裂、图形套准精度降低等。此外还会导致对晶圆的吸附难度增大，影响部分工艺制程。上述问题都会导致产品性能的不稳定、以及降低产品的产出率和良率。随着3D NAND存储器件层数的不断提高，晶圆翘曲的问题也越来越严重。因此，如图1所示，晶圆10包括相对的正面和背面，正面用于形成半导体器件，根据晶圆翘曲程度，在晶圆10背面生长一层氮化硅薄膜11以平衡晶圆的应力并对晶圆翘曲度进行调节是一种通用的调节晶圆翘曲度的方法。如图1所示，将晶圆放置在静电吸盘12上时，由于氮化硅薄膜11与晶圆10界面之间的陷阱密度高，在静电吸盘12的电场作用下，氮化硅薄膜容易捕获(trap)电荷，这使得在制程结束后的解除静电吸附(De-Chuck)过程中，氮化硅薄膜11和静电吸盘12之间还是存在很大的静电吸附作用，容易出现解除静电吸附失败而导致机台报警或者晶圆碎片的情况。

基于此，本申请实施例提供了一种半导体结构的形成方法，图2为本申请实施例提供的半导体结构的形成方法的实现流程示意图。如图2所示，所述方法包括以下步骤：

步骤201：提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；

步骤202：形成覆盖所述背面的应力调节结构，所述应力调节结构包括第一功能层和第二功能层，其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。

本申请实施例在晶圆背面形成了应力调节结构，所述应力调节结构包括第一功能层和第二功能层；通过所述第一功能层来调节所述晶圆的翘曲度，通过所述第二功能层来调节所述第一功能层内的电荷量，如此，在实现对晶圆翘曲度调节的基础上，增加了调节第一功能层电荷量的第二功能层，即通过设置第一功能层和第二功能层，在实现对晶圆翘曲度的调整的同时，还能够对位于晶圆背面用于调整翘曲度的第一功能层中的电荷量进行调节，降低了第一功能层和ESC之间的静电吸附作用，减少了机台报警或者晶圆碎片的风险。

在本申请实施例中，所述第二功能层包括第二功能层第一子层，上述步骤202包括依次形成覆盖所述背面的第二功能层第一子层和第一功能层。图3示出了通过图2示出的方法形成的晶圆背面应力调节结构的示意图。如图3所示，晶圆30包括相对的正面和背面；应力调节结构，位于所述晶圆30的背面，所述应力调节结构包括第一功能层32和第二功能层第一子层31；其中，所述第一功能层32用于调节所述晶圆的翘曲度，所述第二功能层第一子层31用于阻挡所述晶圆内的电荷进入所述第一功能层以调节所述第一功能层32内的电荷量。

在本申请实施例中，所述第二功能层第一子层31位于所述第一功能层32和所述晶圆30之间。通过所述第二功能层第一子层31的隔离电荷功能，阻挡所述晶圆30内的电荷进入所述第一功能层32。

在本申请实施例中，所述晶圆30可以为单晶硅晶圆。在其他实施例中，所述晶圆还可以为其他半导体材料晶圆，例如锗(Ge)、锗硅(SiGe)、绝缘体上硅(SOI)等。所述晶圆的正面用于形成半导体器件。

在一些实施例中，所述晶圆30可以为半导体衬底。所述半导体衬底可以为单质半导体材料衬底(例如为硅衬底、锗衬底等)、复合半导体材料衬底(例如为锗硅衬底等)，或绝缘体上硅衬底、绝缘体上锗(GeOI)衬底等。所述半导体衬底的正面用于形成半导体器件。

这里，所述半导体器件包括存储阵列及接触结构。存储阵列可以包括晶体管、字线及位线等结构。接触结构可以包括形成在所述存储阵列上的导电接触结构和金属层，该接触结构用于将存储阵列电引出。例如，接触结构可用于控制晶体管一个或多个源极和/或漏极及字线、位线等结构的信号传输。

在本申请实施例中，所述第一功能层32的材料包括氮化硅、氮氧化硅、多晶硅、无定型碳中的至少一种；所述第二功能层第一子层31包括绝缘层，在一些实施例中，第二功能层第一子层31可以为氧化硅、氧化铝中的任意一种。

在实际应用时，可以通过沉积工艺形成第一功能层32与第二功能层第一子层31，例如，化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical VaporDeposition，PVD)、等离子体增强化学气相沉积(Plasma-Enhanced CVD，PECVD)、或原子层沉积(Atomic Layer Deposition，ALD)。

在一具体实施方式中，首先在晶圆背面形成一层厚度范围为

的氧化硅层(第二功能层第一子层)，然后在氧化硅层上形成氮化硅层(第一功能层)。晶圆和氮化硅层之间的氧化硅层可以起到隔离电荷的作用，以此避免出现在ESC电场作用下，晶圆中的电荷被拉入氮化硅层中的情况，从而减少氮化硅层中捕获的电荷量。如此，降低了氮化硅层和ESC之间的静电吸附作用，减少了机台报警或者晶圆碎片的风险。

需要说明的是，在实际应用时可以根据晶圆翘曲程度来确定氮化硅层(第一功能层)的厚度，从而针对性的对晶圆翘曲度进行调整。

在本申请又一实施例中，提供另一种半导体结构的形成方法，图4为本申请实施例提供的半导体结构的形成方法的实现流程示意图。如图4所示，所述方法包括以下步骤：

步骤401：提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；

步骤402：形成覆盖所述背面的应力调节结构，所述应力调节结构包括第一功能层和第二功能层，其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。

本申请实施例在晶圆背面形成了应力调节结构，所述应力调节结构包括第一功能层和第二功能层；通过所述第一功能层来调节所述晶圆的翘曲度，通过所述第二功能层来导出所述第一功能层内的电荷量，如此，在实现对晶圆翘曲度调节的基础上，增加了调节第一功能层电荷量的第二功能层，即通过设置第一功能层和第二功能层，在实现对晶圆翘曲度的调整的同时，还能够通过第二功能层调节所述第一功能层内的电荷量，如此，降低了第一功能层和ESC之间的静电吸附作用，减少了机台报警或者晶圆碎片的风险。

在本申请实施例中，所述第二功能层包括第二功能层第二子层，上述步骤402包括依次形成覆盖所述背面的第一功能层和第二功能层第二子层。图5示出了通过图4示出的方法形成的晶圆背面应力调节结构的示意图。如图5所示，晶圆50包括相对的正面和背面；应力调节结构，位于所述晶圆50的背面，所述应力调节结构包括第一功能层51和第二功能层第二子层52；其中，所述第一功能层51用于调节所述晶圆的翘曲度，所述第二功能层第二子层52用于导出所述第一功能层内的电荷以调节所述第一功能层51内的电荷量。

在本申请实施例中，所述第一功能层51位于所述第二功能层第二子层52和所述晶圆50之间。通过所述第二功能层第二子层52的高导电性能，导出所述第一功能层51内的电荷。

在本申请实施例中，所述晶圆50可以为单晶硅晶圆。在其他实施例中，所述晶圆还可以为其他半导体材料晶圆，例如锗、锗硅、绝缘体上硅等。所述晶圆的正面用于形成半导体器件。

在一些实施例中，所述晶圆可以为半导体衬底。所述半导体衬底的正面用于形成半导体器件。

在本申请实施例中，所述第一功能层51的材料包括氮化硅、氮氧化硅中的至少一种；所述第二功能层第二子层52为掺杂硅层，可采用硼元素、磷元素、镓元素、硒元素或砷元素中的任意一种或多种对多晶硅层进行掺杂以形成掺杂硅层。

在实际应用时，可以通过沉积工艺形成第一功能层与第二功能层第二子层，其中，所述第二功能层第二子层的形成工艺还可为先通过沉积工艺形成多晶硅层，再通过加离子注入工艺形成掺杂硅层。

在一具体实施方式中，首先在晶圆背面形成氮化硅层(第一功能层)，然后再在氮化硅层上形成一层厚度范围为

的多晶硅层(第二功能层第二子层)，其中，为了增大多晶硅层的导电性，可以对多晶硅层掺杂硼离子、磷离子、镓离子、硒离子或砷离子等掺杂离子。ESC制程结束后，高导电性的第二功能层第二子层可以将第一功能层中捕获的电荷快速导走。如此，降低了第一功能层和ESC之间的静电吸附作用，减少了机台报警或者晶圆碎片的风险。

需要说明的是，在实际应用时可以根据晶圆翘曲程度来确定氮化硅层(第一功能层)的厚度，从而针对性的对晶圆翘曲度进行调整。

在本申请又一实施例中，所述晶圆背面的应力调节结构包括依次形成于晶圆背面的第二功能层第一子层、第一功能层和第二功能层第二子层。图6为本申请实施例提供的半导体结构的形成方法的实现流程示意图。如图6所示，所述方法包括以下步骤：

步骤601：提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；

步骤602：依次形成覆盖所述背面的第二功能层第一子层、第一功能层和第二功能层第二子层；其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层第一子层用于阻挡所述晶圆内的电荷进入所述第一功能层，所述第二功能层第二子层用于导出所述第一功能层内的电荷。

本申请实施例在晶圆背面形成了应力调节结构，所述应力调节结构包括第一功能层、第二功能层及第三功能层；通过所述第一功能层来调节所述晶圆的翘曲度，通过所述第二功能层第一子层及所述第二功能层第二子层来调节所述第一功能层内的电荷量，如此，在实现对晶圆翘曲度调节的基础上，增加了阻挡晶圆内的电荷进入第一功能层的第二功能层第一子层和用于导出第一功能层内电荷的第二功能层第二子层，即通过设置第一功能层、第二功能层第一子层和第二功能层第二子层，在实现对晶圆翘曲度的调整的同时，还能够对位于晶圆背面用于调整翘曲度的第一功能层中的电荷量进行调节，如此，在极大程度上降低了第一功能层和ESC之间的静电吸附作用，减少了机台报警或者晶圆碎片的风险。

图7示出了通过图6示出的方法形成的晶圆背面应力调节结构的示意图。如图7所示，晶圆70包括相对的正面和背面；应力调节结构，位于所述晶圆70的背面，所述应力调节结构包括第二功能层第一子层71、第一功能层72以及第二功能层第二子层73；其中，所述第一功能层72用于调节所述晶圆的翘曲度，所述第二功能层第一子层71以及所述第二功能层第二子层73用于调节所述第一功能层72内的电荷量。

在本申请实施例中，所述第二功能层第一子层71位于所述第一功能层72和所述晶圆70之间以阻挡所述晶圆内的电荷进入所述第一功能层。所述第一功能层72位于所述第二功能第一子层71和所述第二功能层第二子层73之间，如此所述第二功能层第二子层73可用于导出所述第一功能层内的电荷。

在一具体实施方式中，所述晶圆70可以为单晶硅晶圆。在其他具体实施方式中，所述晶圆还可以为其他半导体材料晶圆，例如锗、锗硅、绝缘体上硅等。所述晶圆的正面用于形成半导体器件。

在一些实施例中，所述晶圆可以为半导体衬底。所述半导体衬底的正面用于形成半导体器件。

在本申请实施例中，所述第一功能层72的材料包括氮化硅、氮氧化硅中的至少一种；所述第二功能层第一子层71包括绝缘层，在一些实施例中，第二功能层第一子层71可以为氧化硅、氧化铝中的任意一种；所述第二功能层第二子层73为掺杂硅层，可采用硼元素、磷元素、镓元素、硒元素或砷元素中的任意一种或多种对多晶硅层进行掺杂以形成掺杂硅层。

在实际应用时，可以通过沉积工艺形成第一功能层、第二功能层第一子层和第二功能层第二子层，其中，所述第二功能层第二子层的形成工艺还可为先通过沉积工艺形成多晶硅层，再通过加离子注入工艺形成掺杂硅层。

在一具体实施方式中，首先在晶圆背面形成一层厚度范围为

的氧化硅层(第二功能层第一子层)，然后在氧化硅层上形成氮化硅层(第一功能层)，最后再在氮化硅层上形成一层厚度范围为

的含有或者不含硼离子、磷离子、镓离子、硒离子或砷离子等掺杂离子的多晶硅层(第二功能层第二子层)。可以防止晶圆中的电荷在ESC电场作用下进入氮化硅层中，同时最外层的高导电多晶硅层可以在ESC制程结束后，快速导走氮化硅层中捕获的电荷。

在一些实施例中，氧化硅层(第二功能层第一子层)和多晶硅层(第二功能层第二子层)的厚度可以相同。在实际应用时，可以根据氮化硅层(第一功能层)的厚度以及其中捕获的电荷量而设定第二功能层第一子层和第二功能层第二子层的厚度，由于第二功能层第一子层可以防止晶圆中的电荷进入第一功能层中，而第二功能层第二子层可以导走氮化硅层中的电荷，因此，在第二功能层第一子层较厚时，可以将第二功能层第二子层设置的较薄；而第二功能层第二子层较厚时，可以将第二功能层第一子层设置的较薄，以尽可能减小第二功能层第一子层和第二功能层第二子层的总厚度。

本申请实施例还提供了一种半导体机台的控制方法，所述方法应用于上述实施例中任一项所述的半导体结构，所述半导体机台包括静电吸盘。图8为本申请实施例提供的半导体机台的控制方法的实现流程示意图。如图8所示，所述控制方法包括以下步骤

步骤S801：将所述半导体结构放置在所述静电吸盘上；

步骤S802：对所述静电吸盘施加电压以使所述半导体结构吸附在所述静电吸盘上；

在上述步骤S802中，上述电压通常被施加到所述静电吸盘的电极上，其中半导体结构通过静电力被吸附于静电吸盘上。

步骤S803：对所述半导体结构进行半导体工艺处理，所述所述半导体工艺处理包括等离子刻蚀处理、等离子体沉积处理。

步骤S804：将所述静电吸盘的施加电压归零，以将进行半导体工艺处理后的所述半导体结构从所述静电吸盘上取下。

上述步骤S804中，由于所述控制方法应用于本申请实施例中任一项所述的半导体结构，因此避免了在切断电压之后所述半导体结构“粘”在静电吸盘表面而难以释放的情况，并且降低了在制程结束后的解除静电吸附过程中所述半导体结构和静电吸盘之间的静电吸附作用，减少了机台报警或者晶圆碎片的风险。

本申请提供一种半导体结构、形成方法及半导体机台的控制方法。所述半导体结构包括：晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；应力调节结构，位于所述晶圆的背面，所述应力调节结构包括第一功能层和第二功能层；其中，第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。本申请在实现对晶圆翘曲度调节的基础上，增加了调节第一功能层电荷量的第二功能层，即通过设置第一功能层和第二功能层，在实现对晶圆翘曲度的调整的同时，能够对位于晶圆背面用于调整翘曲度的第一功能层中的电荷量进行调节，降低了在制程结束后的解除静电吸附过程中第一功能层和静电吸盘(ESC)之间的静电吸附作用，减少了机台报警或者晶圆碎片的风险。

应理解，说明书通篇中提到的“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；

形成覆盖所述背面的应力调节结构，所述应力调节结构包括第一功能层和第二功能层，其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。

2.如权利要求1所述的方法，其特征在于，所述第二功能层包括第二功能层第一子层，所述第二功能层第一子层用于阻挡所述晶圆内的电荷进入所述第一功能层以调节所述第一功能层内的电荷量；

形成覆盖所述背面的应力调节结构，包括：

依次形成覆盖所述背面的第二功能层第一子层和第一功能层；

所述第二功能层第一子层位于所述第一功能层和所述晶圆之间。

3.如权利要求2所述的方法，其特征在于，所述第二功能层还包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量；

形成覆盖所述背面的应力调节结构，包括：

在所述第一功能层上再形成第二功能层第二子层。

4.如权利要求3所述的方法，其特征在于，

所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第一子层为绝缘层；

所述第二功能层第二子层为掺杂硅层。

5.如权利要求1所述的方法，其特征在于，所述第二功能层包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量；

形成覆盖所述背面的应力调节结构，包括：

依次形成覆盖所述背面的第一功能层和第二功能层第二子层；

所述第一功能层位于所述第二功能层第二子层和所述晶圆之间。

6.如权利要求5所述的方法，其特征在于，

所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第二子层为掺杂硅层。

7.一种半导体结构，其特征在于，包括：晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；

应力调节结构，位于所述晶圆的背面，所述应力调节结构包括第一功能层和第二功能层，其中，所述第一功能层用于调节所述晶圆的翘曲度，所述第二功能层用于调节所述第一功能层内的电荷量。

8.如权利要求7所述的结构，其特征在于，所述第二功能层包括第二功能层第一子层，所述第二功能层第一子层用于阻挡所述晶圆内的电荷进入所述第一功能层以调节所述第一功能层内的电荷量；

所述第二功能层第一子层位于所述第一功能层和所述晶圆之间。

9.如权利要求8所述的结构，其特征在于，所述第二功能层还包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量，所述第一功能层位于所述第二功能第一子层和所述第二功能层第二子层之间。

10.如权利要求9所述的结构，其特征在于，

所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第一子层为绝缘层；

所述第二功能层第二子层为掺杂硅层。

11.如权利要求7所述的结构，其特征在于，所述第二功能层包括第二功能层第二子层，所述第二功能层第二子层用于导出所述第一功能层内的电荷以调节所述第一功能层内的电荷量；

所述第一功能层位于所述第二功能层第二子层和所述晶圆之间。

12.如权利要求11所述的结构，其特征在于，

所述第一功能层为包括氮化硅、氮氧化硅中的至少一种；

所述第二功能层第二子层为掺杂硅层。

13.一种半导体机台的控制方法，其特征在于，所述方法应用于权利要求7至12任一项所述的半导体结构，所述半导体机台包括静电吸盘，所述方法包括：

将所述半导体结构放置在所述静电吸盘上；

对所述静电吸盘施加电压以使所述半导体结构吸附在所述静电吸盘上；

对所述半导体结构进行半导体工艺处理；

将所述静电吸盘的施加电压归零，以将进行半导体工艺处理后的所述半导体结构从所述静电吸盘上取下。

14.如权利要求13所述的方法，其特征在于，所述半导体工艺处理包括等离子刻蚀处理、等离子体沉积处理。

Images