CN114335026A - 阵列基板及其制作方法、以及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及其制作方法、以及显示装置，其中本发明一实施例的阵列基板包括显示区和非显示区，包括衬底和层叠设置在衬底上的源漏层、覆盖源漏层的保护层、以及设置在保护层上的电极层，源漏层包括源极和漏极，电极层包括像素电极；非显示区包括：与源极和漏极同层设置的第一信号线；贯通保护层的至少一个第一过孔，第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线在衬底上的正投影覆盖第一过孔在衬底上的正投影；以及与像素电极同层设置的导电部，导电部覆盖所述第一过孔。本发明提供的阵列基板通过设置第一过孔包括第一孔区和围绕第一孔区的第一斜坡区，避免导电部搭接不良。

Description

阵列基板及其制作方法、以及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、以及显示装置。

背景技术

在制作阵列基板时，源漏层上的保护层在刻蚀过孔过程中，不同区域膜质可能存在差异，刻蚀后存在微小尖端，在非显示区，过孔刻蚀后微小尖端的存在使得源漏层上与像素电极同层设置的导电部存在搭接不良的风险。

当导电部用作数据线时，负载电压较小，过孔处导电部搭接不良将导致充电不足，将使得搭接不良的过孔对应的显示区的横向像素产生X-薄线；当导电部用作栅极信号线时，负载电压较大，过孔处导电部搭接不良将导致过孔烧毁，将使得与搭接不良的过孔对应的显示区的纵向像素产生Y-薄线。因此，刻蚀过孔后微小尖端的存在严重影响产品性能。

发明内容

为了解决上述问题至少之一，本发明的第一个方面提供一种阵列基板，包括显示区和非显示区，包括衬底和层叠设置在衬底上的源漏层、覆盖源漏层的保护层、以及设置在保护层上的电极层，源漏层包括源极和漏极，电极层包括像素电极；

非显示区包括：

与源极和漏极同层设置的第一信号线；

贯通保护层的至少一个第一过孔，第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线在衬底上的正投影覆盖第一过孔在衬底上的正投影；以及

与像素电极同层设置的导电部，导电部覆盖第一过孔。

在一些可选的实施例中，阵列基板包括层叠设置在衬底上的栅极层、覆盖栅极层的栅极绝缘层、源漏层和保护层，栅极层包括栅极，

非显示区还包括：

与栅极同层设置的第二信号线；

贯通保护层和栅极绝缘层的至少一个第二过孔，第二信号线在衬底上的正投影覆盖第二过孔在衬底上的正投影，

其中，第一信号线还包括第一信号子线，导电部还包括第一导电子部，第一导电子部覆盖第二过孔，第二信号线通过第一导电子部经第二过孔与第一信号子线电连接，并且第一信号子线在衬底上的正投影与第二信号线在衬底上的正投影不重叠。

在一些可选的实施例中，非显示区还包括：

贯通保护层的至少一个第三过孔，第三过孔包括第三孔区、以及设置在保护层远离源漏层一侧的并且围绕第三孔区的第三斜坡区，

其中，第一信号线还包括第二信号子线，导电部还包括第二导电子部，第二导电子部覆盖第三过孔，第二信号子线经第一过孔和第三过孔通过第二导电子部与源极或者漏极电连接，并且第二信号子线在衬底上的正投影与源极或漏极在衬底上的正投影不重叠。

在一些可选的实施例中，在沿第一孔区至第一斜坡区的方向上，第一斜坡区的宽度大于等于2μm且小于等于3μm。

本发明第二方面提供一种显示装置，包括上文所述的阵列基板。

本发明第三方面提供一种阵列基板的制作方法，阵列基板包括显示区和非显示区，方法包括：

在衬底上形成源漏层，源漏层包括源极和漏极、以及位于非显示区中的与源极和漏极同层设置的第一信号线；

在源漏层上形成保护层；

基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔，第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线在衬底上的正投影覆盖第一过孔在衬底上的正投影；

在保护层上形成电极层，电极层包括像素电极、以及位于非显示区中的与像素电极同层设置的导电部，导电部覆盖第一过孔。

在一些可选的实施例中，第一掩模板包括完全透光区、部分透光区和不透光区，部分透光区与第一斜坡区相对应。

在一些可选的实施例中，部分透光区的宽度大于等于2μm且小于等于3μm，并且光透光率大于等于20％且小于等于40％。

在一些可选的实施例中，

在衬底上形成源漏层之前，方法还包括：

在衬底上形成栅极层，栅极层包括栅极、以及位于非显示区中的与栅极同层设置的第二信号线；以及

在栅极层上形成栅极绝缘层，

基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔进一步包括：

基于第一掩模板对栅极绝缘层进行图案化形成贯通保护层的至少一个第一过孔、以及贯通保护层和栅极绝缘层的至少一个第二过孔，

其中，第一信号线还包括第一信号子线，导电部还包括第一导电子部，第二信号线通过第一导电子部经第二过孔与第一信号子线电连接，并且第一信号子线在衬底上的正投影与第二信号线在衬底上的正投影不重叠。

在一些可选的实施例中，

基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔进一步包括：

基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔和至少一个第三过孔，

第三过孔包括第三孔区、以及设置在保护层远离源漏层一侧的并且围绕第三孔区的第三斜坡区，

其中，第一信号线还包括第二信号子线，导电部还包括第二导电子部，第二导电子部覆盖第三过孔，第二信号子线经第一过孔和第三过孔通过第二导电子部与源极或者漏极电连接，并且第二信号子线在衬底上的正投影与源极或漏极在衬底上的正投影不重叠。

本发明的有益效果如下：

本发明针对目前现有的问题，制定一种阵列基板及其制作方法、以及显示装置，并通过以第一掩模对形成在第一信号线上的保护层图案化，形成贯通保护层的至少一个第一过孔，该第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，从而过孔形貌杜绝过孔尖端的形貌不良，进而使得覆盖第一过孔的导电部不存在搭接不良，避免过孔烧毁导致的行列薄线，降低了产品的生产成本，具有广泛的应用前景。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a和1b示出理想状态下期望保护层非显示区过孔的剖视形貌示意图；

图2a和2b示出现有技术中保护层非显示区过孔的剖视形貌示意图；

图3示出根据本发明实施例的阵列基板的示意性剖视图；

图4示出第一过孔的放大剖视图；

图5至图9示出本申请实施例的阵列基板的制作方法的示意性流程图；以及

图10示出根据本发明另一实施例的阵列基板的示意性剖视图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同或相似的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

需要说明的是，本发明中描述的“具有”、“包含”、“包括”等均为开式的含义，即，当描述模块“具有”、“包含”或“包括”第一元件、第二元件和/或第三元件时，表示该模块除了第一元件、第二元件和/或第三元件外还包括其他的元件。另外，本发明中“第一”、“第二”和“第三”等序数词并不旨在限定具体的顺序，而仅在于区分各个部分。

本发明中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。

在本发明中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。在本发明中，当描述层A和层B“同层设置”时，指的是层A和层B以同材料同工艺制作而成。

阵列基板包括层叠设置在衬底上的源漏层、保护层和电极层，非显示区中的源漏层可以用作提供信号的信号线，电极层包括导电部以经由保护层中的过孔将信号线与需要被提供信号的其他信号线或者电极电连接。理想情况下，如图1a和图1b所示，对保护层图案化后形成的过孔外围边缘表面平滑，从而使得覆盖过孔的作为导电部的电极层在过孔原理源漏层一侧的外围边缘同样平滑。在这种理想情形下，信号线上的导电部不存在搭接不良，从而与各个信号线对应的显示区的行列像素显示正常。

在现有技术中，在对保护层图案化形成过孔时，因为不同区域膜质可能存在差异，如图2a中虚线框所示，对保护层刻蚀后过孔远离源漏层一侧的外围边缘存在微小的尖端，如图2b所示，当在保护层上形成覆盖过孔的电极层(具体为电极层中与像素电极同层设置的导电部)时，微小尖端的存在使得电极层在过孔存在尖端的位置搭接不良，通常电极层的厚度比较薄，尖端影响电极层的形貌，当过孔下的源漏层用作数据线时，因为数据线方向负载电压较小，搭接不良表现为充电不足，将使得搭接不良的数据线对应的像素产生X-薄线；当过孔下的源漏层用作栅极信号线时，因为栅极信号线方向负载电压较大，搭接不良表现为尖端附近过充电烧毁，栅极信号线对应的像素产生Y-薄线，若生产条件波动出现大颗粒的尖端，将会导致过孔直接烧毁。因此，尖端的出现将严重影响产品稳定性。目前，常规的处理方法是增加电极层的厚度，增大到电极层的厚度忽略微小尖端的形貌影响，适当避免搭接不良的发生，但是这将增加产品的成本。

为了解决以上问题至少之一，本发明的实施例提供种阵列基板，包括显示区和非显示区，包括衬底和层叠设置在衬底上的源漏层、覆盖源漏层的保护层、以及设置在保护层上的电极层，源漏层包括源极和漏极，电极层包括像素电极；

非显示区包括：

与源极和漏极同层设置的第一信号线；

贯通保护层的至少一个第一过孔，第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线在衬底上的正投影覆盖第一过孔在衬底上的正投影；以及

与像素电极同层设置的导电部，导电部覆盖第一过孔。

在本实施例中，通过在非显示区中提供贯通保护层的至少一个第一过孔，该第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，从而过孔形貌杜绝过孔尖端的形貌不良，进而使得覆盖第一过孔的导电部不存在搭接不良，避免过孔烧毁导致的行列薄线，降低了产品的生产成本，具有广泛的应用前景。

在一具体的示例中，阵列基板包括显示区AA和非显示区NA。阵列基板包括衬底和层叠设置在衬底上的源漏层、覆盖源漏层的保护层(PVX)、以及设置在保护层上的电极层。

如图3所示，源漏层包括源极和漏极216、以及非显示区NA中与源极和漏极216同层设置的第一信号线226。电极层包括形成在显示区AA中的像素电极410，图中仅示意性地示出一个像素电极410，但本领域技术人员应理解，在显示区中包括阵列排布的多个像素电极410。

在衬底100与源漏层之间还包括栅极层和覆盖栅极层的栅极绝缘层215，栅极层包括栅极214、以及非显示区NA中与栅极214同层设置的第二信号线224。需要说明的是，当需要区别不同实施例时，本申请中的第一信号线中的不同子部以226-1、226-2进行区分，当不需要区分时，以226表示。

当然，在衬底100与栅极层之间还可以包括层叠设置在衬底100上的缓冲层211、有源层212、以及介电层213。以上缓冲层211、有源层212、介电层213、栅极层、栅极绝缘层215、源漏层可以统称为驱动电路层200。

驱动电路层200中包括显示区中的构成像素驱动电路的晶体管和非显示区中的构成栅极驱动电路的晶体管。显示区中各晶体管需要的数据信号与电源信号可以由在显示区中交叉布置的数据线与栅线直接提供，而非显示区中的栅极驱动电路中的各晶体管需要数据信号、电源信号以及时钟信号，既存在将数据信号、电源信号以及时钟信号转接至栅线的情况，也存在将数据信号、电源信号以及时钟信号直接提供至晶体管的源极和漏极的情况，因此，在非显示区中信号线上的信号需要经由过孔经由导电部进行信号转接。

具体地，继续参照图3所示，在非显示区NA中，与源极和漏极216同层设置的第一信号线226可以用作数据信号线、电源信号线、以及时钟信号线。与栅极214同层设置的第二信号线224可以用作栅线。

特别地，在本申请中，非显示区NA还包括：

贯通保护层300的至少一个第一过孔TK1，第一过孔TK1包括第一孔区、以及设置在保护层300远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线226在衬底100上的正投影覆盖第一过孔TK1在衬底上的正投影；以及

与像素电极同层设置的导电部420，导电部覆盖第一过孔TK1。

需要说明的是，在本申请中，斜坡区指的是利用具有预定透光率的部分透光区的掩模板进行曝光显影后，再进行刻蚀而得到的具有一定倾斜角度的区域，通过主动刻蚀掉可能出现微小尖端的区域，从而避免尖端的存在，避免导电部的搭接不良。

具体地，参照图4的局部放大视图，较为优选地，在沿第一孔区至斜坡区的方向上，斜坡区的宽度w1大于等于2μm且小于等于3μm。

在本实施例中，通过使得第一过孔TK1包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，从而能够在不必增加导电部后的情况下，使得形成在保护层上的覆盖第一过孔的导电部不存在搭接不良的问题，转接孔烧毁导致的显示薄线，降低生产成本。

在一个可选的实施例中，参照图3所示，非显示区还包括：与栅极214同层设置的第二信号线224；贯通保护层300和栅极绝缘层215的至少一个第二过孔TK2，第二信号线224在衬底100上的正投影覆盖第二过孔TK2在衬底100上的正投影，导电部覆盖第二过孔TK2，

其中，第一信号线226还包括第一信号子线226-1，导电部420还包括第一导电子部420-1，第二信号线224通过第一导电子部420-1经第二过孔TK2与第一信号子线226-1电连接，并且第一信号子线226-1在衬底100上的正投影与第二信号线224在衬底100上的正投影不重叠。

需要说明的是，在该实施例中并未具体限定第二过孔包括斜坡区，这是因为相比于位于上方的第一信号线，当形成第二过孔TK2时时需要贯通保护层300和栅极绝缘层215，在刻蚀两个层的过程中相比于只刻蚀一次一层保护层300形成的第一过孔TK1不易形成微小尖端，因此，第二过孔TK2并不必限定包括斜坡区。不过，本申请并不对第二过孔TK2进行限制，即，在产品需要的情况下，第二过孔也可以包括如第一过孔TK1一样的结构，即，在一些情况下，可以使得第二过孔包括孔区、以及设置在保护层远离源漏层一侧的并且围绕孔区的斜坡区。

通过本实施例的以上设置，对于需要利用第一过孔TK1和第二过孔TK2，并利用连接第一过孔和第二过孔的与电极层同层设置的第一导电子部420-1将第一信号子线中提供的信号引入第二信号线224时，利用具有第一孔区和第一斜坡区的第一过孔，使得覆盖第一过孔的第一导致子部420-1不存在搭接不良的风险，且可以在不必增加电极层厚度的情况下避免以上搭接不良，具备广泛的应用前景。

本申请的实施例的制作方法包括：

在衬底上形成源漏层，源漏层包括源极和漏极、以及位于非显示区中的与源极和漏极同层设置的第一信号线；

在源漏层上形成保护层；

基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔，第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第一信号线在衬底上的正投影覆盖第一过孔在衬底上的正投影；

在保护层上形成电极层，电极层包括像素电极、以及位于非显示区中的与像素电极同层设置的导电部，导电部覆盖第一过孔。

在本实施例中，通过以第一掩模对形成在第一信号线上的保护层图案化，形成贯通保护层的至少一个第一过孔，该第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，从而过孔形貌杜绝过孔尖端的形貌不良，进而使得覆盖第一过孔的导电部不存在搭接不良，避免过孔烧毁导致的行列薄线，降低了产品的生产成本，具有广泛的应用前景。

需要说明的是，在本申请中，斜坡区指利用具有某一透光率的部分透光区的掩模板进行曝光显影后，再进行刻蚀而得到的具有一定倾斜角度的区域，通过主动刻蚀掉可能出现微小尖端的区域，从而避免尖端的存在，避免导电部的搭接不良。

下面参照图5至图10描述图3所示实施例的阵列基板的制作方法的方法流程。

在步骤S1中，参照图5所示，在衬底100上通过沉积等方式依次形成缓冲层211、有源层212、介电层213，在介电层213上形成栅极层。栅极层包括与栅极214同层设置的第二信号线224。参照图6所示，在栅极层上形成覆盖栅极层的栅极绝缘层215。

例如，缓冲层211可以整面形成在衬底100上。例如，缓冲层211可以采用氧化硅、氮化硅、或者氮氧化硅等无机绝缘材料。

有源层212可以采用多晶硅和金属氧化物等材料，介电层213可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料，栅极绝缘层215可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料，栅极层的材料包括铝、钛、钴等金属或者合金材料。在制备栅极层时，首先采用溅射或者蒸镀等方式形成一层栅极材料层，然后对栅极材料层进行构图工艺，以形成图案化的栅极214和第二信号线224。

在步骤S2中，参照图7所示，在衬底100上形成源漏层，具体地，可以在栅极绝缘层215上形成源漏层。源漏层的材料包括铝、钛、钴等金属或者合金材料。源漏层包括源极和漏极216、以及位于非显示区中的与源极和漏极216同层设置的第一信号线226。在图3的实施例中，第一信号线226包括第一信号子线226-1。

在步骤S4中，参照图8所示，在源漏层上形成保护层300。保护层300通常为无机材料层，在一些产品中，保护层300采样有机薄膜制备。

在步骤S5中，基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔。

在制作图3所示的阵列基板时，该步骤S5进一步具体包括以下步骤：

参照图9所示，在步骤S5中，基于第一掩模板对栅极绝缘层进行图案化形成贯通保护层的至少一个第一过孔、以及贯通保护层和栅极绝缘层的至少一个第二过孔。

其中，第一信号子线226-1在衬底100上的正投影覆盖第一过孔TK1在衬底100上的正投影，第二信号线224在衬底100上的正投影覆盖第二过孔TK2在衬底100上的正投影。

特别地，在本申请中，第一掩模板包括完全透光区、部分透光区和不透光区，部分透光区与第一斜坡区相对应。

本实施例中，通过设置第一掩模板包括与第一斜坡区对应的部分透光区，使得基于第一掩模板对保护层300进行图案化后能够形成第一过孔TK1，该第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区。较为优选地，部分透光区的宽度大于等于2μm且小于等于3μm，并且光透光率大于等于20％且小于等于40％。

具体地，可以先在保护层300上涂覆光刻胶，并利用第一掩模板进行曝光显影和固化处理，在利用曝光显影后剩余的光刻胶作为阻挡层对保护层300进行图案化形成贯通保护层300的第一过孔。当然，因为在图3所示的实施例中，保护层300中还包括第二过孔，因此在图9所示的第一掩模板中还包括形成第二过孔对应的开口。因为第二过孔TK2需要贯穿保护层300和栅极绝缘层215，本领域技术人员应理解，第一掩模板中与第二过孔TK2对应的区域相对较大。刻蚀液例如可采用SF₆，其能够在刻蚀到金属材料时停止，从而可以保证采用一块掩模板经过一次曝光完成两种深度的过孔刻蚀。

需要说明的是，本申请并不限定完全透光区和不透光区对应的区域，第一掩模板中完全透光区和不透光区对应的区域随图案化中使用的光刻胶的性质不同而不同。即，当使用正性光刻胶时，完全透光区对应孔区，不透光区对应保留的保护层；当使用负性光刻胶时，不透光区对应孔区，完全透光区对应保留的保护层。

另外，形成第二过孔的过程刻蚀深度较深，相对于保护层刻蚀露出源漏层的过孔而言不易存在微小尖端，因此，本申请的制作方法中不要求限定第二过孔也通过具有半透光区的掩模板制作斜坡区，但并不限定于必然不需要，在一些产品中可以基于类似的掩模板制作第二过孔，在此不再赘述。

在步骤S6中，在保护层300上形成电极层，以形成图3所示的阵列基板。

具体地，可以在保护层300上整面涂覆电极材料层，然后对电极材料层进行图案化形成电极层，该电极层在显示区包括多个像素电极410，在非显示区包括与像素电极(2ITO层)同层设置的导电部。

在图3所示的实施例中，导电部还包括第一导电子部420-1，第一导电子部覆盖第一过孔TK1，第二信号线224通过第一导电子部420-1经第二过孔TK2与第一信号子线226-1电连接，并且第一信号子线226-1在衬底100上的正投影与第二信号线224在衬底100上的正投影不重叠。

通过以上设置，通过以第一掩模对形成在第一信号线上的保护层图案化，形成贯通保护层的至少一个第一过孔，该第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，第二信号线224通过第一导电子部420-1经第二过孔TK2与第一信号子线226-1电连接从而使得向第二信号线224提供数据信号、电源信号、或者时钟信号中的任一种时，均不会存在过孔烧毁的风险。

考虑在一些情况下，由于布线空间的限制，需要以“跳线”的形式，利用过孔将与源极和漏极同层设置的第一信号线的信号经由上方的导电部提供至源极或者漏极中的一者，因此，在另一可选的实施例中，参照图10所示，第一信号线226还包括第二子信号线226-2，导电部420还包括第二导电子部420-2。

如图10所示，在该示例中，除了第一过孔TK1，在非显示区NA还包括：

贯通保护层300的至少一个第三过孔TK3，第三过孔TK3包括第三孔区、以及设置在保护层300远离源漏层一侧的并且围绕第三孔区的第三斜坡区。

具体地，在沿第三孔区至第三斜坡区的方向上，第三斜坡区的宽度大于等于2μm且小于等于3μm。

其中，第一信号线226还包括第二信号子线226-2，导电部420还包括第二导电子部420-2，第二导电子部420-2覆盖第三过孔TK3，第二信号子线226-2经第一过孔TK1和第三过孔TK3通过第二导电子部与源极或者漏极216电连接，并且第二信号子线226-2在衬底100上的正投影与源极或漏极216在衬底100上的正投影不重叠。

在本示例中，其他部分的结构与图3所示的示例类似，在此不再赘述。

相应地，本申请提供的图10所示实施例的阵列基板的制作方法与制作图3实施例的阵列基板的方法类似，不同点在于形成过孔的制作步骤S5。

具体地，在步骤S5中，基于第一掩模板对所述保护层进行图案化形成贯通所述保护层的至少一个第一过孔进一步包括：

基于第一掩模板对保护层进行图案化形成贯通保护层的至少一个第一过孔和至少一个第三过孔，

第三过孔包括第三孔区、以及设置在保护层远离源漏层一侧的并且围绕第三孔区的第三斜坡区，

其中，第一信号线还包括第二信号子线，第一导电部还包括第二导电子部，第二导电子部覆盖第三过孔，第二信号子线经第一过孔和第三过孔通过第二导电子部与源极或者漏极电连接，并且第二信号子线在衬底上的正投影与源极或漏极在衬底上的正投影不重叠。

较为优选地，部分透光区的宽度大于等于2μm且小于等于3μm，并且光透光率大于等于20％且小于等于40％。

具体地，可以先在保护层上涂覆光刻胶，并利用第一掩模板进行曝光显影和固化处理，在利用曝光显影后剩余的光刻胶作为阻挡层对保护层进行图案化形成贯通保护层的至少一个第一过孔和至少一个第三过孔。

需要说明的是，本申请并不限定完全透光区和不透光区对应的区域，第一掩模板中完全透光区和不透光区对应的区域随图案化中使用的光刻胶的性质不同而不同。即，当使用正性光刻胶时，完全透光区对应孔区，不透光区对应保留的保护层；当使用负性光刻胶时，不透光区对应孔区，完全透光区对应保留的保护层。

通过以上方式在保护层中形成贯通保护层的第一过孔和第三过孔，使得在对保护层进行刻蚀形成通孔时利用斜坡区避免微小尖端的出现，从而当在保护层上继续形成与像素电极同层设置的导电部时，不存在搭接不良，使得过孔不存在由于充电不足或者过充电而导致的烧毁问题，保证显示区的正常显示，具有广泛的应用前景。

基于同一发明构思，本发明的实施例还提供一种显示装置，上文实施所述的阵列基板。

由于本申请实施例提供的显示装置中包括的阵列基板与上述几种实施例提供的阵列基板相对应，因此在前实施方式也适用于本实施例提供的使用方法，在本实施例中不再详细描述。

在本实施例中，显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、车载显示器、数码相框或导航仪等任何具有显示功能的产品或部件，通过加载以上阵列基板，显示装置可以适应于各种极线条件下的应用场景，具有良好的产品稳定性，提高产品寿命。

本发明针对目前现有的问题，制定一种阵列基板及其制作方法、以及显示装置，并通过以第一掩模对形成在第一信号线上的保护层图案化，形成贯通保护层的至少一个第一过孔，该第一过孔包括第一孔区、以及设置在保护层远离源漏层一侧的并且围绕第一孔区的第一斜坡区，从而过孔形貌杜绝过孔尖端的形貌不良，进而使得覆盖第一过孔的导电部不存在搭接不良，避免过孔烧毁导致的行列薄线，降低了产品的生产成本，具有广泛的应用前景。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (10)

1.一种阵列基板，包括显示区和非显示区，其特征在于，包括衬底和层叠设置在所述衬底上的源漏层、覆盖所述源漏层的保护层、以及设置在所述保护层上的电极层，所述源漏层包括源极和漏极，所述电极层包括像素电极；

所述非显示区包括：

与所述源极和漏极同层设置的第一信号线；

贯通所述保护层的至少一个第一过孔，所述第一过孔包括第一孔区、以及设置在所述保护层远离所述源漏层一侧的并且围绕所述第一孔区的第一斜坡区，所述第一信号线在所述衬底上的正投影覆盖所述第一过孔在所述衬底上的正投影；以及

与所述像素电极同层设置的导电部，所述导电部覆盖所述第一过孔。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括层叠设置在所述衬底上的栅极层、覆盖所述栅极层的栅极绝缘层、所述源漏层和所述保护层，所述栅极层包括栅极，

所述非显示区还包括：

与所述栅极同层设置的第二信号线；

贯通所述保护层和所述栅极绝缘层的至少一个第二过孔，所述第二信号线在所述衬底上的正投影覆盖所述第二过孔在所述衬底上的正投影，

其中，所述第一信号线还包括第一信号子线，所述导电部还包括第一导电子部，所述第一导电子部覆盖所述第二过孔，所述第二信号线通过所述第一导电子部经所述第二过孔与所述第一信号子线电连接，并且所述第一信号子线在所述衬底上的正投影与所述第二信号线在所述衬底上的正投影不重叠。

3.根据权利要求1所述的阵列基板，其特征在于，所述非显示区还包括：

贯通所述保护层的至少一个第三过孔，所述第三过孔包括第三孔区、以及设置在所述保护层远离所述源漏层一侧的并且围绕所述第三孔区的第三斜坡区，

其中，所述第一信号线还包括第二信号子线，所述导电部还包括第二导电子部，所述第二导电子部覆盖所述第三过孔，所述第二信号子线经所述第一过孔和所述第三过孔通过所述第二导电子部与所述源极或者漏极电连接，并且所述第二信号子线在所述衬底上的正投影与所述源极或所述漏极在所述衬底上的正投影不重叠。

4.根据权利要求1所述的阵列基板，其特征在于，在沿所述第一孔区至所述第一斜坡区的方向上，所述第一斜坡区的宽度大于等于2μm且小于等于3μm。

5.一种显示装置，其特征在于，包括权利要求1-4中任一项所述的阵列基板。

6.一种阵列基板的制作方法，所述阵列基板包括显示区和非显示区，其特征在于，所述方法包括：

在衬底上形成源漏层，所述源漏层包括源极和漏极、以及位于所述非显示区中的与所述源极和所述漏极同层设置的第一信号线；

在所述源漏层上形成保护层；

基于第一掩模板对所述保护层进行图案化形成贯通所述保护层的至少一个第一过孔，所述第一过孔包括第一孔区、以及设置在所述保护层远离所述源漏层一侧的并且围绕所述第一孔区的第一斜坡区，所述第一信号线在所述衬底上的正投影覆盖所述第一过孔在所述衬底上的正投影；

在所述保护层上形成电极层，所述电极层包括像素电极、以及位于非显示区中的与所述像素电极同层设置的导电部，所述导电部覆盖所述第一过孔。

7.根据权利要求6所述的制作方法，其特征在于，所述第一掩模板包括完全透光区、部分透光区和不透光区，所述部分透光区与所述第一斜坡区相对应。

8.根据权利要求7所述的制作方法，其特征在于，所述部分透光区的宽度大于等于2μm且小于等于3μm，并且光透光率大于等于20％且小于等于40％。

9.根据权利要求6所述的制作方法，其特征在于，

所述在衬底上形成源漏层之前，所述方法还包括：

在所述衬底上形成栅极层，所述栅极层包括栅极、以及位于所述非显示区中的与所述栅极同层设置的第二信号线；以及

在所述栅极层上形成栅极绝缘层，

所述基于第一掩模板对所述保护层进行图案化形成贯通所述保护层的至少一个第一过孔进一步包括：

基于所述第一掩模板对所述栅极绝缘层进行图案化形成贯通所述保护层的至少一个第一过孔、以及贯通所述保护层和所述栅极绝缘层的至少一个第二过孔，

其中，所述第一信号线还包括第一信号子线，所述导电部还包括第一导电子部，所述第二信号线通过所述第一导电子部经所述第二过孔与所述第一信号子线电连接，并且所述第一信号子线在所述衬底上的正投影与所述第二信号线在所述衬底上的正投影不重叠。

10.根据权利要求6所述的制作方法，其特征在于，

所述基于第一掩模板对所述保护层进行图案化形成贯通所述保护层的至少一个第一过孔进一步包括：

基于所述第一掩模板对所述保护层进行图案化形成贯通所述保护层的至少一个第一过孔和至少一个第三过孔，

所述第三过孔包括第三孔区、以及设置在所述保护层远离所述源漏层一侧的并且围绕所述第三孔区的第三斜坡区，

其中，所述第一信号线还包括第二信号子线，所述导电部还包括第二导电子部，所述第二导电子部覆盖所述第三过孔，所述第二信号子线经所述第一过孔和所述第三过孔通过所述第二导电子部与所述源极或者漏极电连接，并且所述第二信号子线在所述衬底上的正投影与所述源极或所述漏极在所述衬底上的正投影不重叠。

Images