CN114326232A - 阵列基板及其制造方法、显示面板和显示装置 - Google Patents

Abstract

本申请提供一种阵列基板及其制造方法、显示面板和显示装置；阵列基板包括：基板；数据线和扫描线，数据线和扫描线的数量为多个，数据线和扫描线交叉设置于基板上，相邻两数据线与相邻两扫描线在基板上限定形成像素区域；像素电极，设于像素区域；薄膜晶体管，设于像素区域；薄膜晶体管包括栅电极、栅极绝缘层、半导体层和源漏极；栅电极设于基板上，栅极绝缘层覆盖于栅电极，半导体层对应栅电极设于栅极绝缘层上，源漏极设于半导体层上；源漏极包括源极和漏极，源极和漏极中的一者与数据线电连接、另一者与像素电极电连接；所述源极与所述漏极之间形成沟道，源极和漏极的材料与像素电极的材料相同。

Description

阵列基板及其制造方法、显示面板和显示装置

技术领域

本申请属于显示技术领域，尤其涉及一种阵列基板及其制造方法、显示面板和显示装置。

背景技术

薄膜晶体管(Thin Film Transistor，简称TFT)广泛应用于液晶显示装置(LiquidCrystal Display，简称LCD)和有源矩阵驱动式有机电致发光显示装置(ActiveMatrixOrganic Light-Emitting Diode，简称AMOLED)中，因此，薄膜晶体管影响到显示行业的发展。相关技术中，薄膜晶体管中源极与漏极之间的沟道宽度会影响其工作时的开态电流，沟道宽度越小，则开态电流更高，可提高显示面板中像素电极的充电率。但在加工源极和漏极的过程中，源极和漏极本身的导电要求造成沟道无法被有效缩窄，降低了显示面板中像素电极的充电率。

发明内容

本申请实施例提供一种阵列基板及其制造方法、显示面板、显示装置，以解决现有的显示面板像素电极充电率低的问题。

第一方面，本申请实施例提供一种阵列基板，包括：

基板；

数据线和扫描线，所述数据线和扫描线的数量为多个，所述数据线和扫描线交叉设置于所述基板上，相邻两所述数据线与相邻两所述扫描线在所述基板上限定形成像素区域；

像素电极，设于所述像素区域；

薄膜晶体管，设于所述像素区域；所述薄膜晶体管包括栅电极、栅极绝缘层、半导体层和源漏极；所述栅电极设于所述基板上，所述栅极绝缘层覆盖于所述栅电极，所述半导体层对应所述栅电极设于所述栅极绝缘层上，所述源漏极设于所述半导体层上；

所述源漏极包括源极和漏极，所述源极和漏极中的一者与所述数据线电连接、另一者与所述像素电极电连接；所述源极与所述漏极之间形成沟道，所述源极和所述漏极的材料与所述像素电极的材料相同。

可选的，所述数据线的制造材料包括铜、铝中的一种或多种。

可选的，所述源极与所述数据线电连接，所述漏极与所述像素电极一体成型；或，所述漏极与所述数据线电连接，所述源极与所述像素电极一体成型。

可选的，所述源漏极和所述像素电极采用含有铟、锡或锌中的一种或多种的氧化物制成。

可选的，所述源漏极的厚度设置为15nm至150nm。

第二方面，本申请实施例还提供一种显示面板，所述显示面板包括如上述任一项所述的阵列基板。

第三方面，本申请实施例还提供一种显示装置，所述显示装置包括如上述的显示面板。

第四方面，本申请实施例还提供一种阵列基板的制造方法，包括：

提供一基板；

在所述基板上设置相互交错的数据线和扫描线，以使数据线和扫描线限定出像素区域；

在所述像素区域内设置像素电极和薄膜晶体管，并将所述薄膜晶体管的源极或漏极中的一者与所述数据线电连接、另一者与所述像素电极电连接；其中，所述源极和漏极的材料与所述像素电极的材料相同。

可选的，所述在所述基板上设置相互交错的数据线和扫描线的步骤包括：

采用包含铜或铝中的一种或多种的材料制成所述数据线。

可选的，所述在所述像素区域内设置像素电极和薄膜晶体管的步骤包括：

在同一透明电极上蚀刻所述像素电极和所述源极；或，在同一透明电极上蚀刻所述像素电极和所述漏极。

本申请实施例提供的阵列基板，通过将源漏极的材料设置为与像素电极的材料相同，使得源漏极在被蚀刻加工时，可减少蚀刻过程对沟道部分的蚀刻量，从而可缩短沟道的宽度，以提高薄膜晶体管运行时的开态电流，从而可提高像素电极的充电率，以提高显示面板的显示效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

为了更完整地理解本申请及其有益效果，下面将结合附图来进行说明。其中，在下面的描述中相同的附图标号表示相同部分。

图1为本申请实施例提供的阵列基板的剖面示意图。

图2为本申请实施例提供的阵列基板的俯视示意图。

图3为本申请实施例提供的阵列基板的制造方法的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供一种阵列基板、显示面板和显示装置，以解决现有的显示面板像素充电率低的问题。以下将结合附图对其进行说明。

本申请实施例提供的阵列基板可应用于显示面板。其中，显示面板包括相对设置的阵列基板和彩膜基板10，以及位于阵列基板与彩膜基板10之间的液晶层。阵列基板包括基板10、位于基板10上的薄膜晶体管50、扫描线30和数据线20；其中，扫描线30与数据线20交叉限定出像素区域，像素区域中设有薄膜晶体管50以及和薄膜晶体管50电性连接的像素电极40，并且，薄膜晶体管50与扫描线30和数据线20电性连接。

为了更清楚地说明阵列基板和薄膜晶体管50的结构，以下将结合附图对薄膜晶体管50和阵列基板进行说明。

示例性的，请参阅图1和图2，图1为本申请实施例提供的阵列基板的剖面示意图；图2为本申请实施例提供的阵列基板的俯视示意图。阵列基板包括基板10、数据线20、扫描线30、像素电极40和薄膜晶体管50。数据线20和扫描线30的数量为多个，数据线20和扫描线30交叉设置于基板10上，相邻两数据线20与相邻两扫描线30在基板10上限定形成像素区域。像素电极40和薄膜晶体管50设于像素区域内。薄膜晶体管50包括栅电极51、栅极绝缘层52层、半导体和源漏极；栅电极51设于基板10上，栅极绝缘层52覆盖于栅电极51，半导体层53对应栅电极51设于栅极绝缘层52上，源漏极设于半导体层53上。源漏极包括源极54和漏极55，源极54和漏极55中的一者与数据线20电连接、另一者与像素电极40电连接。所述源极54与所述漏极55之间形成沟道56，扫描线30与栅电极51电连接。

当扫描线30上的电压达到开启电压时，薄膜晶体管50的源极54和漏极55导通，从而将数据线20上的数据电压输入至像素电极40，对像素电极40进行充电，以控制相应像素区域的显示。像素电极40的充电率与沟道56的宽度有关，沟道56的宽度即源极54与漏极55的间距，沟道56宽度约窄，则薄膜晶体管50的开态电流越高，对像素电极40的充电率也越高。

源漏极通常是通过蚀刻工艺形成，且对厚度有一定要求。现有技术中源漏极的材料为金属，若要将源漏极蚀刻至预设厚度，则其侧向尺寸也会受蚀刻影响，导致沟道56的宽度增大，从而影响像素电极40的充电率。

在本申请实施例提供的阵列基板中，通过将源漏极的材料设置为与像素电极40的材料相同，使得源漏极在被蚀刻加工时，可减少蚀刻过程对沟道56部分的蚀刻量，从而可缩短沟道56的宽度，以提高薄膜晶体管50运行时的开态电流，从而可提高像素电极40的充电率，以提高显示面板的显示效果。

示例性的，源漏极和像素电极40的材料可设置为含有铟、锡或锌中的一种或多种的氧化物，如氧化铟锡或铟锌氧化物。氧化铟锡材料简称ITO，铟锌氧化物简称IZO。ITO和IZO为透明材料，且能起到导电作用，可以有效实现源漏极与像素电极40和数据的电连接；同时在蚀刻过程中也能减少对侧向尺寸的影响。此外，ITO和IZO做为透明材料，还可使源漏极具有透光效果，从而可提高显示面板的开口率。

示例性的，所述源极54与所述数据线20电连接，所述漏极55与所述像素电极40一体成型；或，所述漏极55与所述数据线20电连接，所述源极54与所述像素电极40一体成型。以源极54与数据线20电连接、漏极55与像素电极40一体成型为例。可先在栅极绝缘层52、半导体层53和基板10上沉积一层ITO材料或IZO材料，再将其通过蚀刻工艺图案画处理以同时形成像素电极40和漏极55。当然，在一实施例中，源极54也可通过同一ITO层或IZO层图案化处理来得到。如此，可减少源漏极的加工步骤，提高对源漏极的加工效率。

示例性的，所述源漏极的厚度设置为15nm至150nm。若源漏极的厚度小于15nm，则结构强度较弱，结构稳定性较差；若源漏极的厚度大于150nm，则在沉积过程中会发生结晶，导致无法进行图形化。因此，将源漏极的厚度设置为15nm至150nm，既可保证源漏极的结构强度和结构稳定性，又可保证对源漏极的加工稳定性。

示例性的，所述数据线20的制造材料包括铜、铝中的一种或多种。举例而言，数据线20的制造材料可为铜、包含铜的合金、铝、包含铝的合金、或同时包含铜和铝的多层金属。数据线20用以将数据电压通过源漏极输入至像素电极40，数据线20的电阻越小，则数据电压的输入速率更快，对像素电极40的充电率更高。因此，将数据线20采用包含铜或铝中的一种或多种的材料制成，可进一步提高对像素电极40的充电率。

示例性的，本申请实施例提供的阵列基板还包括覆盖于源漏极的保护层60，保护层60开设有通孔，数据线20通过通孔与源极54电连接。保护层60可采用SiNx或SiOx，通过PECVD技术沉积形成。保护层60可对沟道56起到钝化和保护作用，防止沟道56裸露于外部环境中，以减少对器件特性的影响。此外，保护层60还可作为绝缘层来隔开数据线20与源漏极和像素电极40，避免数据线20与源漏极或像素电极40出现非必要的接触导通，从而可保证阵列基板的工作稳定性。

示例性的，本申请实施例还提供一种显示装置，包括如上所述的显示面板。其中，显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

示例性的，请参阅图3，本申请实施例还提供一种阵列基板的制造方法，包括如下步骤：

S10、提供一基板10。

S20、在所述基板10上设置相互交错的数据线20和扫描线30，以使数据线20和扫描线30限定出像素区域。

S30、在所述像素区域内设置像素电极40和薄膜晶体管50，并将所述薄膜晶体管50的源极54或漏极55中的一者与所述数据线20电连接、另一者与所述像素电极40电连接；其中，所述源极54和漏极55的材料与所述像素电极40的材料相同。

在步骤S10中，基板10既用以作为薄膜晶体管50的衬底，也用以作为像素电极40的衬底，基板10可以是玻璃基板10，也可以是柔性基板10。

在步骤S30中，首先会在基板10上设置栅电极51和栅极绝缘层52，具体来说，在基板10上利用PVD(Physical Vapor Deposition，物理气相沉积)技术沉积一层金属，并且图形化以形成栅电极51，在本实施例中形成栅电极51的金属材料是钼，当然在其他实施例中也可以是其他金属材料；接着再利用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学的气相沉积法)技术沉积一层绝缘物质形成栅极绝缘层52，栅极绝缘层52是覆盖在栅电极51上的，即栅电极51形成在玻璃基板10和栅极绝缘层52中间，在本实施例中栅极绝缘层52的材料是氧化硅，在其他实施例中也可以是氮化硅或其他能够达到绝缘目的的材料。

示例性的，所述在所述像素区域内设置像素电极40和薄膜晶体管50的步骤包括：

S31、在同一透明电极上蚀刻所述像素电极40和所述源极54；或，在同一透明电极上蚀刻所述像素电极40和所述漏极55。

在步骤S31中，可利用PVD技术在像素区域和栅极绝缘层52上沉积一层ITO或IZO材料，再将其图案化处理以形成源极54和像素电极40，或形成漏极55和像素电极40。

示例性的，所述在所述基板10上设置相互交错的数据线20和扫描线30的步骤包括：S21、采用包含铜或铝中的一种或多种的材料制成所述数据线20。

在步骤S21中，数据线20可通过铜材料或铝材料蚀刻形成。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。以上对本申请实施例所提供的阵列基板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：

基板；

数据线和扫描线，所述数据线和扫描线的数量为多个，所述数据线和扫描线交叉设置于所述基板上，相邻两所述数据线与相邻两所述扫描线在所述基板上限定形成像素区域；

像素电极，设于所述像素区域；

薄膜晶体管，设于所述像素区域；所述薄膜晶体管包括栅电极、栅极绝缘层、半导体层和源漏极；所述栅电极设于所述基板上，所述栅极绝缘层覆盖于所述栅电极，所述半导体层对应所述栅电极设于所述栅极绝缘层上，所述源漏极设于所述半导体层上；

所述源漏极包括源极和漏极，所述源极和漏极中的一者与所述数据线电连接、另一者与所述像素电极电连接；所述源极与所述漏极之间形成沟道，所述源极和所述漏极的材料与所述像素电极的材料相同。

2.根据权利要求1所述的阵列基板，其特征在于，所述数据线的制造材料包括铜、铝中的一种或多种。

3.根据权利要求1或2所述的阵列基板，其特征在于，所述源极与所述数据线电连接，所述漏极与所述像素电极一体成型；或，所述漏极与所述数据线电连接，所述源极与所述像素电极一体成型。

4.根据权利要求1或2所述的阵列基板，其特征在于，所述源漏极和所述像素电极采用含有铟、锡或锌中的一种或多种的氧化物制成。

5.根据权利要求1或2所述的阵列基板，其特征在于，所述源漏极的厚度设置为15nm至150nm。

6.一种显示面板，其特征在于，包括如权利要求1至5任一项所述的阵列基板。

7.一种显示装置，其特征在于，包括如权利要求6所述的显示面板。

8.一种阵列基板的制造方法，其特征在于，包括：

提供一基板；

在所述基板上设置相互交错的数据线和扫描线，以使数据线和扫描线限定出像素区域；

在所述像素区域内设置像素电极和薄膜晶体管，并将所述薄膜晶体管的源极或漏极中的一者与所述数据线电连接、另一者与所述像素电极电连接；其中，所述源极和漏极的材料与所述像素电极的材料相同。

9.如权利要求8所述的阵列基板的制造方法，其特征在于，所述在所述基板上设置相互交错的数据线和扫描线的步骤包括：

采用包含铜或铝中的一种或多种的材料制成所述数据线。

10.如权利要求8所述的阵列基板的制造方法，其特征在于，所述在所述像素区域内设置像素电极和薄膜晶体管的步骤包括：

在同一透明电极上蚀刻所述像素电极和所述源极；或，在同一透明电极上蚀刻所述像素电极和所述漏极。

Images