CN114300432A - 半导体晶元、多晶元集成封装结构及其封装方法 - Google Patents
半导体晶元、多晶元集成封装结构及其封装方法 Download PDFInfo
- Publication number
- CN114300432A CN114300432A CN202210072282.0A CN202210072282A CN114300432A CN 114300432 A CN114300432 A CN 114300432A CN 202210072282 A CN202210072282 A CN 202210072282A CN 114300432 A CN114300432 A CN 114300432A
- Authority
- CN
- China
- Prior art keywords
- wafer
- wire
- semiconductor wafer
- connection area
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/5366—
Landscapes
- Wire Bonding (AREA)
Abstract
本发明提供了一种半导体晶元、多晶元集成封装结构及其封装方法。半导体晶元上的焊盘呈长条形,焊盘的一端为用于与另一晶元连接的晶元连接区域,另一端为用于与晶元连接区域连接的安全线连接区域。多晶元集成封装时,半导体晶元上的晶元连接区域通过导线与另一个半导体晶元上的晶元连接区域连接;所述半导体晶元上的晶元连接区域通过安全线与其上的安全线连接区域连接。本发明提供的半导体晶元,其上的焊盘呈长条形,焊盘的两端分别设有晶元连接区域以及安全线连接区域,在实现两个晶元间连接的同时,还预留了空间用于焊接安全线,通过增设安全线提高了焊点与焊盘的连接强度,防止焊点脱落,有利于提高产品的可靠性。
Description
技术领域
本发明属于半导体封装技术领域,尤其涉及一种半导体晶元、多晶元集成封装结构及其封装方法。
背景技术
在半导体封装行业,半导体晶元与框架之间都是通过金属导线(金线、银线、铜线、铝线)进行连接,将晶元的功能焊盘连接到框架焊盘上,晶元上的焊盘(pad)一般为正方形或者圆形,如下图1及图2所示。
晶元上的焊盘材质一般为金属铝,金等。封装都是通过专用的焊线机将晶元的焊盘与框架进行连接,如下图3所示。
图3展示的是焊线从晶元焊线到框架方式,下面以金线焊线来进行说明:
焊线的第一焊点在晶元上,第二焊点在框架上,在焊接第一焊点时,金线会先烧结成球形,然后超声焊接于第一焊点(晶元焊盘),然后金线放开,机台将线拉至第二焊点(框架焊盘),在第二焊点直接超声焊接并切断金线,常规焊线到此已经结束。
随着市场发展,行业内对产品的可靠性逐步提高,常规焊线的第二焊点由于是金线与框架焊盘接触面小,导致容易脱落,故此在这个基础上需进行加压金球,焊接一条安全线。这种安全线做法,在行业都十分认可与推崇。
以上都是基于晶元→框架的焊线方式。随着多晶元集成封装的风起,从晶元→晶元的焊接方式越来越多,那么第一焊点与第二焊点都是出现在晶元上,而目前的晶元上留给焊线的区域只有单一模式,如图1所示,只能焊接一个焊点,如果要采用安全线方式,那么安全线无区域可用。为此,需要设计一种新型的晶元结构,以使得安全线焊接方式在晶元与晶元之间得以实现。
发明内容
本发明的目的在于提供一种半导体晶元、多晶元集成封装结构及其封装方法,其可以解决采用现有技术中晶元与晶元之间无法焊接安全线的问题。
本发明是这样实现的,一种半导体晶元,其上设有焊盘,所述焊盘呈长条形,所述焊盘的一端为用于与另一晶元连接的晶元连接区域,另一端为用于与所述晶元连接区域连接的安全线连接区域。
进一步的,所述焊盘呈长方形。
进一步的,所述焊盘端部的连接区域以及安全线连接区域的宽度均大于所述焊盘的中间段宽度。
进一步的,所述焊盘位于所述半导体晶元顶面的边缘区域或中间区域。
本发明为解决上述问题,还提供了一种多晶元集成封装结构,其包括至少两个上术任一项的半导体晶元,所述半导体晶元上的晶元连接区域通过导线与另一个半导体晶元上的晶元连接区域连接;所述半导体晶元上的晶元连接区域通过安全线与其上的安全线连接区域连接。
进一步的,所述导线以及安全线均为金属线。
本发明为解决上述问题,还提供了一种多晶元集成封装结构的封装方法,包括以下步骤:
S1、采用超声波焊接设备,将导线的第一端焊接在第一个半导体晶元上的晶元连接区域上,形成第一焊点;
S2、放开导线,机台将导线的第二端拉至第二个半导体晶元上的晶元连接区域上,并采用超声波焊接设备将导线的第二端焊接在晶元连接区域上,形成第二焊点,同时切断导线;
S3、采用超声波焊接设备,将安全线的第一端焊接在第二焊点上,并压紧第二焊点,将安全线的第二端焊接在第二个半导体晶元的安全线连接区域上,形成第三焊点;
S4、重复上述步骤,直至将所述半导体晶元完成导线连接以及安全线连接。
本发明与现有技术相比,有益效果在于:
本发明提供的半导体晶元,其上的焊盘呈长条形,焊盘的两端分别设有晶元连接区域以及安全线连接区域,在实现两个晶元间连接的同时,还预留了空间用于焊接安全线,通过增设安全线提高了焊点与焊盘的连接强度,防止焊点脱落,有利于提高产品的可靠性。
附图说明
图1是现有技术中设有圆形焊盘的半导体晶元的结构示意图;
图2是现有技术中设有正方形焊盘的半导体晶元的结构示意图;
图3是现有技术中的半导体晶元与框架的连接结构示意图;
图4是本发明实施例提供的一种设有长方形焊盘的半导体晶元的结构示意图;
图5是本发明实施例提供的一种设有端部比中间宽的焊盘的半导体晶元的结构示意图;
图6是本发明实施例提供的一种多晶元集成封装结构间的晶元的连接结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制;术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性;此外,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个部件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
请参看图4及图5,示出了本发明提供的一较佳实施例,一种半导体晶元,其顶面的边缘区域设有长条形的焊盘1(也可以根据实际需要将焊盘1设置在中间区域),焊盘1的一端为用于与另一晶元连接的晶元连接区域11,另一端为用于与所述晶元连接区域11连接的安全线连接区域22。
如图4所示,焊盘1可以是长方形,如图5所示,焊盘1也可以是两端大,中间窄的形状,即是晶元连接区域11以及安全线连接区域12的宽度均大于焊盘1的中间段宽度。
请参看图6,示出了本实施例提供的多晶元集成封装结构,其包括至少两个半导体晶元,半导体晶元上的晶元连接区域11通过导线3与另一个半导体晶元上的晶元连接区域11连接;该半导体晶元上的晶元连接区域11通过安全线4与其上的安全线连接区域12连接。
本实施例的导线3以及安全线4均为金属线,例如金线、银线、铜线、铝线等,而焊盘1可以是铝、铜或金等材料。
本实施例还提供了上述多晶元集成封装结构的封装方法,包括以下步骤:
S1、采用超声波焊接设备,将导线3的第一端焊接在第一个半导体晶元上的晶元连接区域11上,形成第一焊点a;
S2、放开导线3,机台将导线3的第二端拉至第二个半导体晶元上的晶元连接区域11上,并采用超声波焊接设备将导线3的第二端焊接在晶元连接区域11上,形成第二焊点b,同时切断导线3;
S3、采用超声波焊接设备,将安全线4的第一端焊接在第二焊点b上,并压紧第二焊点b,将安全线4的第二端焊接在第二个半导体晶元的安全线连接区域12上,形成第三焊点c;
S4、重复上述步骤,直至将所述半导体晶元完成导线3连接以及安全线4连接。
本实施例提供的半导体晶元,其上的焊盘1呈长条形,焊盘1的两端分别设有晶元连接区域11以及安全线连接区域12,在实现两个晶元间连接的同时,还预留了空间用于焊接安全线4,通过增设安全线4提高了焊点与焊盘1的连接强度,防止焊点脱落,有利于提高产品的可靠性。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种半导体晶元,其上设有焊盘,其特征在于,所述焊盘呈长条形,所述焊盘的一端为用于与另一晶元连接的晶元连接区域,另一端为用于与所述晶元连接区域连接的安全线连接区域。
2.如权利要求1所述的半导体晶元,其特征在于,所述焊盘呈长方形。
3.如权利要求1所述的半导体晶元,其特征在于,所述焊盘端部的连接区域以及安全线连接区域的宽度均大于所述焊盘的中间段宽度。
4.如权利要求1所述的半导体晶元,其特征在于,所述焊盘位于所述半导体晶元顶面的边缘区域或中间区域。
5.一种多晶元集成封装结构,其特征在于,包括至少两个如权利要求1至4中任一项所述的半导体晶元,所述半导体晶元上的晶元连接区域通过导线与另一个半导体晶元上的晶元连接区域连接;所述半导体晶元上的晶元连接区域通过安全线与其上的安全线连接区域连接。
6.如权利要求5所述的多晶元集成封装结构,其特征在于,所述导线以及安全线均为金属线。
7.一种如权利要求5或6所述的多晶元集成封装结构的封装方法,其特征在于,包括以下步骤:
S1、采用超声波焊接设备,将导线的第一端焊接在第一个半导体晶元上的晶元连接区域上,形成第一焊点;
S2、放开导线,机台将导线的第二端拉至第二个半导体晶元上的晶元连接区域上,并采用超声波焊接设备将导线的第二端焊接在晶元连接区域上,形成第二焊点,同时切断导线;
S3、采用超声波焊接设备,将安全线的第一端焊接在第二焊点上,并压紧第二焊点,将安全线的第二端焊接在第二个半导体晶元的安全线连接区域上,形成第三焊点;
S4、重复上述步骤,直至将所述半导体晶元完成导线连接以及安全线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210072282.0A CN114300432A (zh) | 2022-01-21 | 2022-01-21 | 半导体晶元、多晶元集成封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210072282.0A CN114300432A (zh) | 2022-01-21 | 2022-01-21 | 半导体晶元、多晶元集成封装结构及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114300432A true CN114300432A (zh) | 2022-04-08 |
Family
ID=80976611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210072282.0A Pending CN114300432A (zh) | 2022-01-21 | 2022-01-21 | 半导体晶元、多晶元集成封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114300432A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555221A (ja) * | 1991-08-23 | 1993-03-05 | Toshiba Corp | 半導体装置 |
| US20090166774A1 (en) * | 2007-12-27 | 2009-07-02 | Fujifilm Corporation | Wire bonding method and semiconductor device |
| JP2016034048A (ja) * | 2015-12-11 | 2016-03-10 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN107293500A (zh) * | 2017-06-28 | 2017-10-24 | 华进半导体封装先导技术研发中心有限公司 | 一种系统级封装打线方法及装置 |
| CN217239450U (zh) * | 2022-01-21 | 2022-08-19 | 深圳成光兴光电技术股份有限公司 | 半导体晶元以及多晶元集成封装结构 |
-
2022
- 2022-01-21 CN CN202210072282.0A patent/CN114300432A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555221A (ja) * | 1991-08-23 | 1993-03-05 | Toshiba Corp | 半導体装置 |
| US20090166774A1 (en) * | 2007-12-27 | 2009-07-02 | Fujifilm Corporation | Wire bonding method and semiconductor device |
| JP2016034048A (ja) * | 2015-12-11 | 2016-03-10 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN107293500A (zh) * | 2017-06-28 | 2017-10-24 | 华进半导体封装先导技术研发中心有限公司 | 一种系统级封装打线方法及装置 |
| CN217239450U (zh) * | 2022-01-21 | 2022-08-19 | 深圳成光兴光电技术股份有限公司 | 半导体晶元以及多晶元集成封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863107B2 (en) | Semiconductor device and manufacturing method of the same | |
| US8058104B2 (en) | Reversible leadless package and methods of making and using same | |
| US8685789B2 (en) | Ribbon bonding in an electronic package | |
| JP2008160148A (ja) | 電子パッケージの形成方法 | |
| JP2005531137A (ja) | 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法 | |
| JP6002461B2 (ja) | 半導体装置および電子デバイス | |
| JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
| CN101877339A (zh) | 导线架 | |
| JP2009010064A (ja) | 半導体装置及びワイヤボンディング方法 | |
| TW200418149A (en) | Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same | |
| JP2008277751A (ja) | 半導体装置の製造方法、および半導体装置 | |
| CN101800206B (zh) | 半导体封装构造及其封装方法 | |
| CN217239450U (zh) | 半导体晶元以及多晶元集成封装结构 | |
| US7064433B2 (en) | Multiple-ball wire bonds | |
| CN114300432A (zh) | 半导体晶元、多晶元集成封装结构及其封装方法 | |
| CN109742063A (zh) | 一种封装结构及其制备方法 | |
| JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US20080185737A1 (en) | Integrated circuit system with pre-configured bond wire ball | |
| JP2007096042A (ja) | 半導体装置 | |
| CN101192588A (zh) | 引线接合及其形成方法 | |
| JP4050199B2 (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法 | |
| CN213878074U (zh) | 一种引线键合工艺用基板 | |
| CN214378419U (zh) | 一种改善高脚位qfn/dfn产品键合异常的引线框架 | |
| TWI301316B (en) | Chip package and manufacturing method threrof | |
| CN114975147A (zh) | 一种低线弧封装结构及其加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220408 |