[go: up one dir, main page]

CN114277409B - 一种半导体器件的电镀方法 - Google Patents

一种半导体器件的电镀方法 Download PDF

Info

Publication number
CN114277409B
CN114277409B CN202111405176.1A CN202111405176A CN114277409B CN 114277409 B CN114277409 B CN 114277409B CN 202111405176 A CN202111405176 A CN 202111405176A CN 114277409 B CN114277409 B CN 114277409B
Authority
CN
China
Prior art keywords
electroplating
resistance
detection circuit
area
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111405176.1A
Other languages
English (en)
Other versions
CN114277409A (zh
Inventor
朱庆芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou San'an Integrated Circuit Co ltd
Original Assignee
Quanzhou San'an Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou San'an Integrated Circuit Co ltd filed Critical Quanzhou San'an Integrated Circuit Co ltd
Priority to CN202111405176.1A priority Critical patent/CN114277409B/zh
Publication of CN114277409A publication Critical patent/CN114277409A/zh
Application granted granted Critical
Publication of CN114277409B publication Critical patent/CN114277409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的电镀方法,通过在前工艺层的基础上布局电阻侦测电路,前工艺层与预设电镀区域之间具有第一高度,在电镀过程中保持电流强度不变,实时监测在电镀过程中侦测电路的电阻变化,并记录下电镀开始至电阻变化的第一时间,根据第一高度和第一时间得到电镀速率。进而根据电镀金属的目标厚度计算出电镀总时间,因此可以在电镀总时间内电镀得到目标厚度的电镀金属。进一步可以采用无线传输模块将电阻信号进行无线传输,因此本发明不仅可以减少菜单设定,节约制作成本,还可以更加便捷,适用于各种不同的场景。

Description

一种半导体器件的电镀方法
技术领域
本发明涉及电镀领域,尤其涉及一种半导体器件的电镀方法。
背景技术
电镀(plating)是制造金属的一种常用作法,其优点为电镀效率较PVD快速,适用于大面积金属铺线以及厚度较厚的工艺,被广泛应用于半导体中部分金属层的制造,例如air bridge的形成。
电镀工艺的过程包括:在硅片上溅射钛、钛钨等金属作为粘附层,再溅射很薄的一层金作为电镀的导电层,粘附层和导电层构成种子层;然后在种子层上涂布光刻胶,光刻显影出电镀所需的图形;清洗后进行电镀金属;去除剩余的光刻胶,最后蚀刻图形以外的种子层,得到电镀金属层。
一般电镀的参数设定,与晶片上形成的金属面积比例有关,即相同目标厚度,若电镀总时间不变,电流强度会与光刻板的透光率成正比,故不同产品、不同层次需要依不同的透光率设定不同的菜单。因此在现有技术中通常先根据菜单调整电流强度,再根据菜单上预设的时间控制电镀金属的厚度。在实际生产中容易存在根据工艺的修改但是未及时修改菜单的情况并调整电流强度等,导致最终电镀金属的目标厚度不能满足要求,直至电镀完成或产品生产完成后才发现电镀金属的厚度不符合要求,因此给生产厂家带来严重的经济损失。
发明内容
本发明的目的在于克服现有技术存在的不足,提供一种半导体器件的电镀方法。
为了实现以上目的,本发明的技术方案为:
一种电镀方法,包括以下步骤:
1)提供待电镀的晶圆结构,所述待电镀的晶圆结构包括预设电镀区域以及所述预设电镀区域周围形成的具有第一高度的前工艺层,所述预设电镀区域上设有种子层,所述预设电镀区域周围的所述前工艺层的侧壁顶部无种子层;
2)在电镀过程中以预设恒定电流值进行电镀,并在所述预设电镀区域周围的所述前工艺层上方设有监测电阻的侦测电路,获取从电镀开始至所述侦测电路的电阻发生变化的第一时间,计算所述第一高度与所述第一时间的比值得到电镀速率;
3)获取电镀金属的目标厚度,计算所述电镀金属的目标厚度与所述电镀速率的比值得到电镀总时间;
4)在所述电镀总时间内以上述预设恒定电流值完成电镀。
在一些实施例中,所述步骤2中获取从电镀开始至所述侦测电路的电阻发生变化的第一时间具体包括:
在电镀前获取所述侦测电路的第一电阻;
在电镀过程中监测所述侦测电路的电阻从第一电阻变为第二电阻的第一时间。
在一些实施例中,所述第二电阻为所述第一电阻的20%-80%。
在一些实施例中,所述前工艺层的表面设有种子层,所述侦测电路与所述前工艺层的所述种子层的接触点设置在非光刻胶覆盖区。
在一些实施例中,所述预设电镀区域周围的所述前工艺层的侧壁与所述预设电镀区域的表面之间形成的夹角小于或等于90°。
在一些实施例中,所述前工艺层包括所述预设电镀区域A周围相对的两侧的第一光刻胶和第二光刻胶,所述第一光刻胶与所述第二光刻胶之间断开,所述侦测电路与所述前工艺层的接触点分别设置在所述第一光刻胶和所述第二光刻胶的表面。
在一些实施例中,所述预设电镀区域和所述前工艺层设于所述待电镀的晶圆结构上的非器件工作区。
在一些实施例中,还包括:通过无线传输模块将所述侦测电路测试得到的电阻信号进行无线传输。
在一些实施例中,所述无线传输模块设于所述待电镀的晶圆结构上的非器件工作区,并通过导电胶固定在所述待电镀的晶圆结构上并与所述侦测电路连接。
在一些实施例中,所述无线传输模块包括蓝牙模块。
相比于现有技术,本发明具有以下有益效果:
(1)本发明采用侦测电路测量在电镀前和电镀过程中预设电镀区域周围的前工艺层的种子层的电阻的变化,通过前工艺层的第一高度以及电阻变化的第一时间,就可以实现电镀速率的侦测,并且可以自动计算出电镀到目标厚度所需时间。
(2)本发明以前工艺层为基础,固定电流强度,布局电镀层电阻侦测电路,达到电镀速率的侦测,电镀总时间是根据电镀速率以及目标厚度计算得到,因此可以避免因设置不同菜单调整电流强度的过程,可减少监测与菜单设定,节省制造成本。
(3)本发明还可以采用蓝牙贴片的线路设计,通过蓝牙模块与侦测电路的通讯模块进行无线连接实现电阻信号的无线传输,适用于旋转电镀等场景,更加智能化和便捷。
附图说明
图1为本发明的实施例一的晶圆结构的俯视图;
图2为本发明的实施例一的电镀前侦测电路监测第一电阻的示意图;
图3为本发明的实施例一的电镀中侦测电路监测第二电阻的示意图;
图4为本发明的实施例二的电镀前侦测电路监测第一电阻的示意图;
图5为本发明的实施例二的电镀中侦测电路监测第二电阻的示意图;
图6为本发明的实施例三的蓝牙模块贴片的示意图;
图7为本发明的实施例三的蓝牙模块贴片在晶圆的俯视图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。本发明的各附图仅为示意以更容易了解本发明,其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义,在本领域技术人员应能理解是指构件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所揭露的范围。
实施例一
以下结合图1-3对本发明的电镀方法做具体的说明。
S1,提供待电镀的晶圆结构,所述待电镀的晶圆结构包括预设电镀区域A以及所述预设电镀区域A周围形成的具有第一高度的前工艺层1,所述预设电镀区域A和所述前工艺层1的表面设有种子层2。待电镀的晶圆结构已经完成部分器件制程,并且形成有前工艺层1以及与前工艺层1相距第一高度h的预设电镀区域A,由于预设电镀区域A的高度低于前工艺层1,在电镀过程中预设电镀区域A上的电镀金属的厚度逐渐增加,至少与前工艺层1的表面齐平,并根据电镀总时间达到目标厚度。前工艺层1为前层工艺所形成的与预设电镀区域A具有一定高度的侦测用图形的绝缘层或半导体层。
在具体的实施例中,待电镀的晶圆结构已完成溅镀种子层2,涂覆光刻胶并经过曝光、显影,因此前工艺层1和预设电镀区域A上均设有种子层2,所述前工艺层1的侧壁与所述预设电镀区域A的表面之间形成的夹角小于或等于90°。在此情况下,种子层2不会溅镀在所述前工艺层1的侧壁,从而避免侦测电路导通,值得注意的是,所述预设电镀区域A周围的所述前工艺层1的侧壁顶部无种子层2,这样,即使所述预设电镀区域A周围的所述前工艺层1的侧壁顶部下方任意位置上溅射有种子层2,也不会影响到侦测电路的监测精度。预设电镀区域A上未覆盖光刻胶,在前工艺层1的种子层2的非光刻胶覆盖区域上方构建电阻侦测电路,具体的侦测电路可以采用二探针或四探针测电阻的方式。在优选的实施例中,所述侦测电路与所述前工艺层1的所述种子层2的接触点分别设置在所述预设电镀区域A周围相对的两侧,但不局限于此,所述前工艺层1的所述种子层2也可以设置在非光刻胶覆盖区域的任意两个位置上。参考图1,所述预设电镀区域和所述前工艺层设于所述待电镀的晶圆结构上的非器件工作区B,例如可以设置在器件工作区边缘的无源区,不会对有源区内的器件的制造造成影响。
S2,获取侦测电路的第一电阻R1。参考图2,第一电阻R1可以为在电镀前的侦测电路测试得到的第一电阻R1,或者预设电镀区域A上方的电镀金属还未与前工艺层1的种子层2平齐且预设电镀区域A上的电镀金属与前工艺层1上的电镀金属未连接时,侦测电路测试得到的第一电阻R1,第一电阻R1为高阻值。
S3,在电镀过程中保持电镀的电流强度不变,并监测所述侦测电路的电阻变化直至电阻变为第二电阻。参考图3,在电镀过程中当所述预设电镀区域A所形成的电镀金属3的高度达到第一高度h,所述预设电镀区域A所形成的电镀金属3与所述前工艺层1上方的种子层2连接时所述电阻变为第二电阻R2,此时电镀金属3的表面与所述前工艺层1的种子层2的表面平齐,预设电镀区域A上的电镀金属与前工艺层1上的电镀金属连接,使得侦测电路导通,侦测电路测试得到的电阻降低为第二电阻R2,电镀金属3的厚度等于第一高度h。由于所述预设电镀区域A周围的所述前工艺层1的侧壁顶部无种子层2,因此可以保证当侦测电路监测的第一电阻变为第二电阻时,预设电镀区域A上的电镀金属的厚度等于第一高度h。第二电阻R2为第一电阻R1的20%-80%。
S4,获取从电镀开始至电阻变为第二电阻的第一时间t,第一时间t可以采用计时器等方式得到。根据所述第一高度h与所述第一时间t得到电镀速率v,采用以下公式计算得到电镀速率v:
v=h/t。
也就是,电镀速率v为所述第一高度h与所述第一时间t的比值。
S5,获取电镀金属3的目标厚度H,根据所述电镀金属3的目标厚度H与所述电镀速率v得到电镀总时间T,电镀总时间T的计算公式如下:T=H/v。
也就是,电镀总时间T为所述电镀金属3的目标厚度H与所述电镀速率v的比值。
S6,在所述电镀总时间T内以预设恒定电流值进行电镀,以实现电镀金属3的最终厚度达到目标厚度H。
由于在电镀过程中电流强度保持不变,因此电镀速率也是固定不变的,本申请的实施例以前工艺层为基础,通过布局电阻侦测电路达到电镀速率的监测,进而可自动计算出电镀到目标厚度所需的总时间,改变电镀过程中参数设定的方式,减少监测与菜单设定,有效避免因不同菜单之间修改失误导致的经济损失,因此可以有效节省制造成本。
实施例二
实施例二与实施例一的区别在于:参考图4和图5,前工艺层1为电镀工艺之前在晶圆上方涂布的光刻胶,通过该光刻胶定义预设电镀区域A的位置,光刻胶上方无种子层2,并且前工艺层1包括所述预设电镀区域A周围相对的两侧的第一光刻胶和第二光刻胶,第一光刻胶和第二光刻胶之间断开,在电镀过程中光刻胶上方同样也沉积有电镀金属,由于第一光刻胶和第二光刻胶之间断开,因此在预设电镀区域A的电镀金属厚度达到第一高度h之前第一光刻胶和第二光刻胶上的电镀金属是互相绝缘的,所述侦测电路与所述前工艺层1的所述种子层2的接触点分别设置在所述预设电镀区域A周围相对的两侧的第一光刻胶和第二光刻胶的表面,此时在预设电镀区域A的电镀金属厚度达到第一高度h之前,侦测电路为断路,侦测电路监测的电阻为第一电阻R1,此时第一电阻R1为无限大。当电镀金属的厚度达到目标厚度时,前工艺层1上的电镀金属与预设电镀区域A的电镀金属连接,侦测电路导通,此时侦测电路监测的电阻变为第二电阻R2,第二电阻R2显示有阻值,其余部分与实施例一相同。
实施例三
实施例三与实施例一或实施例二的区别在于:实施例三在实施例一或实施例二的侦测电路基础上增加了无线传输模块,无线传输模块设置在待电镀的晶圆结构的非器件工作区,例如蓝牙模块,在其他可选的实施例中,也可以采用wifi模块等。参考图6和图7,将蓝牙模块4以导电胶5贴片的方式固定在待电镀的晶圆结构的边缘C。侦测电路中的控制模块与蓝牙模块4连接,以实现将侦测电路中监测到的电阻信号通过蓝牙模块4与外部进行无线传输,符合旋转电镀等场景的要求,避免在晶圆旋转或移动等状态下侦测电路的电阻信号的测试和传输受到影响。
需要说明书的是,实施例一、实施例二和实施例三的电镀方法适用于任何采用电镀工艺的半导体制作方法,包括但不限于HBT器件和HEMT器件。
上述实施例仅用来进一步说明本发明的一种半导体器件的电镀方法,但本发明并不局限于实施例,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均落入本发明技术方案的保护范围内。

Claims (6)

1.一种半导体器件的电镀方法,其特征在于,包括以下步骤:
1)提供待电镀的晶圆结构,所述待电镀的晶圆结构包括预设电镀区域以及所述预设电镀区域周围形成的具有第一高度的前工艺层,所述前工艺层为绝缘层或半导体层,所述前工艺层的表面设有种子层,所述预设电镀区域上设有种子层,所述预设电镀区域周围的所述前工艺层的侧壁顶部无种子层;
2)在电镀过程中以预设恒定电流值进行电镀,并在所述预设电镀区域周围的所述前工艺层上方设有监测电阻的侦测电路,所述侦测电路与所述前工艺层的所述种子层的接触点设置在非光刻胶覆盖区,获取从电镀开始至所述侦测电路的电阻发生变化的第一时间,计算所述第一高度与所述第一时间的比值得到电镀速率;所述步骤2中获取从电镀开始至所述侦测电路的电阻发生变化的第一时间具体包括:在电镀前获取所述侦测电路的第一电阻;在电镀过程中监测所述侦测电路的电阻从第一电阻变为第二电阻的第一时间,所述第二电阻为所述第一电阻的20%-80%;
3)获取电镀金属的目标厚度,计算所述电镀金属的目标厚度与所述电镀速率的比值得到电镀总时间;
4)在所述电镀总时间内以上述预设恒定电流值完成电镀。
2.根据权利要求1所述的电镀方法,其特征在于,所述预设电镀区域周围的所述前工艺层的侧壁与所述预设电镀区域的表面之间形成的夹角小于或等于90°。
3.根据权利要求1所述的电镀方法,其特征在于,所述预设电镀区域和所述前工艺层设于所述待电镀的晶圆结构上的非器件工作区。
4.根据权利要求1所述的电镀方法,其特征在于,还包括:通过无线传输模块将所述侦测电路测试得到的电阻信号进行无线传输。
5.根据权利要求4所述的电镀方法,其特征在于,所述无线传输模块设于所述待电镀的晶圆结构上的非器件工作区,并通过导电胶固定在所述待电镀的晶圆结构上并与所述侦测电路连接。
6.根据权利要求4所述的电镀方法,其特征在于,所述无线传输模块包括蓝牙模块。
CN202111405176.1A 2021-11-24 2021-11-24 一种半导体器件的电镀方法 Active CN114277409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111405176.1A CN114277409B (zh) 2021-11-24 2021-11-24 一种半导体器件的电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111405176.1A CN114277409B (zh) 2021-11-24 2021-11-24 一种半导体器件的电镀方法

Publications (2)

Publication Number Publication Date
CN114277409A CN114277409A (zh) 2022-04-05
CN114277409B true CN114277409B (zh) 2023-08-15

Family

ID=80869917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111405176.1A Active CN114277409B (zh) 2021-11-24 2021-11-24 一种半导体器件的电镀方法

Country Status (1)

Country Link
CN (1) CN114277409B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165571A (zh) * 2013-02-28 2013-06-19 江阴长电先进封装有限公司 一种新型硅基低阻电感结构及其晶圆级封装方法
JP2014103255A (ja) * 2012-11-20 2014-06-05 Micronics Japan Co Ltd 多層配線基板、及びその製造方法
CN104576428A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 膜厚度的检测方法
CN109545738A (zh) * 2018-11-12 2019-03-29 苏州汉骅半导体有限公司 空气桥制造方法
US10529622B1 (en) * 2018-07-10 2020-01-07 International Business Machines Corporation Void-free metallic interconnect structures with self-formed diffusion barrier layers
CN113403657A (zh) * 2021-06-21 2021-09-17 北京世维通科技股份有限公司 一种精确控制镀层厚度的电镀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312140B2 (en) * 2014-05-19 2016-04-12 International Business Machines Corporation Semiconductor structures having low resistance paths throughout a wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103255A (ja) * 2012-11-20 2014-06-05 Micronics Japan Co Ltd 多層配線基板、及びその製造方法
CN103165571A (zh) * 2013-02-28 2013-06-19 江阴长电先进封装有限公司 一种新型硅基低阻电感结构及其晶圆级封装方法
CN104576428A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 膜厚度的检测方法
US10529622B1 (en) * 2018-07-10 2020-01-07 International Business Machines Corporation Void-free metallic interconnect structures with self-formed diffusion barrier layers
CN109545738A (zh) * 2018-11-12 2019-03-29 苏州汉骅半导体有限公司 空气桥制造方法
CN113403657A (zh) * 2021-06-21 2021-09-17 北京世维通科技股份有限公司 一种精确控制镀层厚度的电镀方法

Also Published As

Publication number Publication date
CN114277409A (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
US10014245B2 (en) Method for removing material from a substrate using in-situ thickness measurement
US20040253815A1 (en) Method for forming a conductive layer
CN109698147B (zh) 晶圆刻蚀系统及晶圆刻蚀方法
CN101992422B (zh) 铜化学机械抛光的过程控制方法和系统
CN208954953U (zh) 晶圆位置检测装置
CN114277409B (zh) 一种半导体器件的电镀方法
CN116162911A (zh) 一种用于调试磁控溅射法制备的薄膜均匀性的方法
CN103996618B (zh) Tft电极引线制造方法
CN113403657A (zh) 一种精确控制镀层厚度的电镀方法
CN113423189B (zh) 一种金属电极的制备方法
JP3255112B2 (ja) 抵抗内蔵型の配線基板及びその製造方法
CN116884884B (zh) 栅极侧墙icp刻蚀用暖机片及其制备方法、暖机方法
US7432205B2 (en) Method for controlling polishing process
KR101618629B1 (ko) 웨이퍼가열온도센싱장치, 그 제조방법 및 웨이퍼가열온도센싱시스템
US20130256964A1 (en) Wafer suction method, wafer suction stage, and wafer suction system
US20070141735A1 (en) Method of monitoring deposition temperature of a copper seed layer and method of forming a copper layer
CN120413445B (zh) 基于多层金属结构降低芯片rdson阻值的封装方法
CN217468335U (zh) 一种提高晶圆电镀厚度均匀性的结构
CN115274431A (zh) 金属刻蚀的工艺方法
CN118102843B (zh) 一种实现阻焊流的集成电路结构及其制备方法
JPH05109659A (ja) 半導体装置の製造方法
JPH03183136A (ja) 半導体装置の製造方法
JPH0350733A (ja) 半導体装置の製造方法
KR100413794B1 (ko) 이종의 희생막 형성방법
US20080149926A1 (en) Semiconductor device having test pattern for measuring epitaxial pattern shift and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant