CN114238001B - 一种服务器主板上电电路及上电方法 - Google Patents
一种服务器主板上电电路及上电方法 Download PDFInfo
- Publication number
- CN114238001B CN114238001B CN202111571875.3A CN202111571875A CN114238001B CN 114238001 B CN114238001 B CN 114238001B CN 202111571875 A CN202111571875 A CN 202111571875A CN 114238001 B CN114238001 B CN 114238001B
- Authority
- CN
- China
- Prior art keywords
- power
- signal
- cpld
- flash memory
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明提供一种服务器主板上电电路及上电方法，该服务器主板上电电路包括：上电控制电路，用于根据上电需求在输出端口输出快速上电信号或正常上电信号；CPLD，与上电控制电路的输出端口连接，收到硬件触发的上电信号，且检测到输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，完成直流上电。本发明提供快速上电的方法来减少测试时间，不需要安装CPU、烧录BIOS闪存、BMC闪存，生产端只需烧录CPLD程序就可以进行上电来检测电路板各部分是否能够正常上电，提高了生产端检测效率。
Description
技术领域
本发明涉及电路技术领域，特别涉及一种服务器主板上电电路及上电方法。
背景技术
服务器主板在完成SMT(Surface Mount Technology，表面贴装技术)后，要完成一个上电操作，来检查主板各种电平是否正常。目前在服务器的研发测试和生产测试中，服务器的上电方法是安装至少一个CPU(central processing unit，中央处理器)、烧录BIOSFlash(Basic Input Output System Flash，基本输入输出系统闪存)、BMC Flash(baseboard management controller Flash，基板管理控制器闪存)和CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)程序。
服务器上电主要包括交流AC阶段和直流DC阶段，服务器的上电流程主要包括：
通过硬件触发产生上电信号，执行AC上电，先让CPLD启动，通过执行CPLD程序控制上电过程；
在上电过程中，首先进行BIOS Flash、BMC Flash的程序烧录，然后对PCH(Pre-Compile Header，预编译头文件)上电，并执行PCH(Pre-Compile Header，预编译头文件)；
通过执行PCH与CPU交互检测CPU是否在位，如果CPU存在，会向PCH发送一个在位信号；
PCH检测到在位信号后，让整个系统上电，进入到DC阶段的上电，开始运行固件程序给CPU、DM这些主要的设备上电。
研发测试阶段和生成测试阶段对服务器上电的要求不同，生成测试阶段要求要快速定位板卡上各部分有没有上电，检测各部分电源是否正常，如果按照上述正常上电流程进行上电则效率非常低，不能满足生成测试阶段的上电需求。
发明内容
本发明实施例提供一种服务器主板上电电路及上电方法，用以解决现有技术中存在按照上述正常上电流程进行上电则效率非常低，不能满足生成测试阶段的上电需求问题。
第一方面，本申请实施例提供了一种服务器主板上电电路，包括：
上电控制电路，用于根据上电需求在输出端口输出快速上电信号或正常上电信号；
CPLD，与所述上电控制电路的输出端口连接，收到硬件触发的上电信号，且检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
所述上电控制电路包括：
连接所述输出端口的第一排针，与地线连接的第二排针；
所述第一排针通过上拉电阻与电源连接；
通过跳线帽连接所述第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号。
在一些可能的实施例中，所述服务器主板上电电路还包括连接BIOS闪存电源接口、BMC闪存电源接口、CPU电源接口、CPLD电源接口的端口；
所述CPLD检测到所述输出端口为快速上电信号时，执行CPLD中第一逻辑控制：通过产生第一交流上电信号给BIOS闪存电源接口、第二交流信号给BMC闪存电源接口、第三交流信号给所述CPLD电源接口，完成AC上电；确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给CPU电源接口直流上电。
在一些可能的实施例中，所述CPLD还用于收到硬件触发的上电信号，且检测输出端口为正常上电信号时，执行CPLD中第二控制逻辑：检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
第二方面，本申请实施例提供一种主板上电方法，该方法包括：
收到硬件触发的上电信号，通过所述CPLD检测上电控制电路的输出端口是否为快速上电信号；
检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：
通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS触发CPLD产生直流上电信号，给CPU直流上电。
在一些可能的实施例中，通过跳线帽连接上电控制电路中的第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号，所述第一排针连接输出端口并通过上拉电阻与电源连接，所述第二排针与地线连接。
在一些可能的实施例中，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电，包括：
通过产生第一交流上电信号给BIOS闪存电源接口、第二交流信号给BMC闪存电源接口、第三交流信号给CPLD电源接口，完成AC上电；
确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给CPU电源接口直流上电。
在一些可能的实施例中，该方法还包括：
检测到所述输出端口为正常上电信号时，执行CPLD中第二控制逻辑：
检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
在一些可能的实施例中，在研发测试阶段，所述上电控制电路的输出端口为正常上电信号；在生成测试阶段，所述上电控制电路的输出端口为快速上电信号。
第三方面，本申请实施例提供一种服务器，所述服务器的主板上包括上述第一方面提供的服务器主板上电电路
利用本发明实施例提供的上述服务器主板上电电路及上电方法，具有以下有益效果：
服务器主板在完成SMT后，要完成一个上电操作，来检查主板各种电平是否正常，针对于生产端主板数量较多的情况，本发明实施例提供了一种快速上电的方法来减少测试时间，不用安装CPU、烧录BIOS Flash、BMC Flash，生产端只需烧录CPLD程序即可，可以满足生成测试阶段对服务器上电测试的需求，提高了生产效率。
附图说明
图1为本发明实施例中主板上电电路的结构示意图；
图2为本发明实施例中采用2排针的主板上电电路的结构示意；
图3为本发明实施例中快速上电的流程示意图；
图4为本发明实施例中正常上电的流程示意图；
图5为本发明实施例提供主板上电方法流程图；
图6为本发明实施例提供的服务器示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
下面结合附图，对本发明实施例提供的服务器主板上电电路及上电方法进行具体说明。
本申请实施例提供一种服务器主板上电电路，如图1所示，该服务器主板上电电路100包括：
上电控制电路10，用于根据上电需求在输出端口101输出快速上电信号或正常上电信号；
CPLD20，与所述上电控制电路10的输出端口101连接，收到硬件触发的上电信号，且检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存30、BMC闪存40及CPLD20，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给中央处理器CPU50直流上电。
对于服务器主板来说，至少包括CPU、BIOS(Basic Input Output System，基本输入输出系统)闪存、BMC(Baseboard Manager Controller，基板管理控制器)闪存和CPLD((Complex Programmable Logic Device，复杂可编程逻辑器件)。
BIOS为用于服务器开机过程中各种硬件设备的初始化和检测的芯片。
BMC是一个独立的系统，它不依赖与系统上的其它硬件(比如CPU、内存等)，也不依赖与BIOS、OS等，但是BMC可以与BIOS和OS交互，这样可以起到更好的平台管理作用，OS下有系统管理软件可以与BMC协同工作以达到更好的管理效果。
BMC在服务器中具有广泛的应用，其功能包括温度、功耗、电源监控，控制风扇转速，在线烧录各个功能模块，提供管理网络接口，监控存储各类服务器故障，远程开关机控制等诸多功能。
CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆(“在系统”编程)将代码传送到目标芯片中，实现设计的数字系统。
目前在服务器的研发测试阶段中，服务器的上电方法是安装至少一个CPU、烧录BIOS Flash、BMC Flash和CPLD程序，这样存在检测周期长的问题。本申请实施例提供了一种主板上电电路，可以仅烧录CPLD程序，通过烧录的CPLD程序，执行对应的控制逻辑。具体可以在输出端口检测到快速上电信号时，执行针对快速上电烧录的CPLD程序，在检测到正常上电信号时，执行针对正常上电烧录的CPLD程序。
在执行针对快速上电烧录的CPLD程序，不要求BIOS Flash、BMC Flash进行程序烧录，也不需要安装CPU，而是按照上电顺序通过CPLD程序主动产生对应的上电信号给主板的各部分，从而可以大大降低上电时间，满足生成测试阶段的要求。
服务器主板在完成SMT(表面贴装技术，Surface Mount Technology)后，要完成一个上电操作，来检查主板各种电平是否正常，针对于生产端主板数量较多的情况，本申请实施例提供了一种快速上电的方法来减少测试时间，不用于研发端的安装CPU、烧录BIOSFlash、BMC Flash，生产端只需烧录CPLD程序和控制上电控制电路的输出端口输出快速上电信号即可。
上述上电控制电路用于根据需求在输出端口正常上电信号或快速上电信号，上述正常上电信号与快速上电信号是或的逻辑关系，因此可以用开关信号的方式表示正常上电信号或快速上电信号，上电控制电路可以设计为开关电路。
作为一种可选的实施方式，如图2所示，本申请实施例中上电控制电路10包括：
连接所述输出端口101的第一排针，与地线连接的第二排针；
所述第一排针通过上拉电阻与电源连接；
通过跳线帽连接所述第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号。
本申请实施例上电控制电路包括2pin的排针，排针的pin1可定义为JUMPER_DEBUG，将此信号上拉至3.3V，与CPLD供电电源一致，上拉电阻可设置为10K，并将此信号连接至CPLD的管脚；排针的pin2可连接至GND，这样就可以通过跳线帽实现对JUMPER_DEBUG的高低电平控制。
作为一种可选的实施方式，如图2所示，所述服务器主板上电电路还包括与BIOS闪存电源接口301、BMC闪存电源接口401、CPU电源接口501、CPLD电源接口201的分别连接的相应端口；
检测到所述输出端口为快速上电信号时，执行CPLD中第一逻辑控制，CPLD的具体流程如图3所示，包括：
步骤301，收到硬件触发的上电信号时，检测输出端口的信号，CPLD除了包括连接上电控制电路的输出端口的管脚，还包括接收主板上电信号的管脚，通过接收主板上电信号的管脚收到上电信号，检测输出端口的信号，上述主板上电信号是通过硬件触发的，例如通过开机按钮；
步骤302，检测到快速上电信号时，触发执行下一步骤；
步骤303，执行CPLD中的程序，触发产生第一交流上电信号给BIOS闪存电源接口、第二交流信号给BMC闪存电源接口、第三交流信号给CPLD电源接口，完成AC上电，本申请实施例中CPLD中程序执行时，不需要BMC闪存、BIOS闪存烧录程序，直接产生相应的上电信号，检测BMC闪存、BIOS闪存对应的电源接口的电平是否正常，上述AC上电过程也包括对PCH的上电；
步骤304，确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给CPU电源接口直流上电。
本申请实施例在AC上电完成时，通过执行CPLD程序产生对应的直流上电信号，不需要与PCH交互，也不需要检测是否收到PCH释放的CPU在位信号，因此不需要安装CPU便可以检测CPU的电源端口的电平是否正常。
作为一种可选的实施方式，所述CPLD还用于收到硬件触发的上电信号，且检测输出端口为正常上电信号时，执行CPLD中第二控制逻辑，CPLD的具体流程如图4所示，包括：
步骤401，收到硬件触发的上电信号，检测输出端口的信号，CPLD除了包括连接上电控制电路的输出端口的管脚，还包括接收主板上电信号的管脚，通过接收主板上电信号的管脚收到上电信号，检测输出端口的信号，上述主板上电信号是通过硬件触发的，例如通过开机按钮；
步骤402，检测到正常上电信号时，执行下一步骤；
步骤403，检测所述BIOS闪存、BMC闪存中是否存在烧录的程序时，确定存在烧录的程序时，执行下一步骤；
步骤404，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电，具体可以是产生第一交流上电信号给BIOS闪存电源接口，给BIOS闪存上电，产生第二交流上电信号给BMC闪存电源接口，给BMC闪存上电，产生第三交流上电信号给CPLD电源接口，给CPLD上电；
步骤405，确定完成AC上电后，开始与CPU的PCH交互，检测到PCH释放的CPU在位信号时，触发执行下一步骤；
步骤406，BIOS闪存触发CPLD产生直流上电信号给CPU直流上电。
本申请实施例将上电控制电路设计为2pin的形式，在生成测试阶段，利用跳线帽连接2排针，如果利用跳线帽连接了2排针，则不需要安装BMS、BIOS和CPU，只要把生产出来的主板通上电，就可以直接上电，检测各部分的电平是否正常。在研发测试阶段，除了需要检查主板各部分电平是否正常，还需要检测运行是否正常，因此将跳线帽拔出，执行正常上电流程。
本申请实施例还提供一种主板上电方法，如图5所示，包括：
步骤501，收到硬件触发的上电信号，检测输出端口的信号；
步骤502，确定输出端口是否为快速上电信号，若是，执行步骤503；
步骤503，检测到所述输出端口为快速上电信号时，执行CPLD中进行快速上电的第一控制逻辑：
通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
作为一种可选的实施方式，通过跳线帽连接上电控制电路中的第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号，所述第一排针连接输出端口并通过上拉电阻与电源连接，所述第二排针与地线连接。
作为一种可选的实施方式，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电，包括：
通过产生第一交流上电信号给BIOS闪存电源接口、第二交流信号给BMC闪存电源接口、第三交流信号给CPLD电源接口，完成AC上电；
确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给CPU电源接口直流上电。
作为一种可选的实施方式，如图5所示，还包括：
步骤504，检测到所述输出端口为正常上电信号时，执行CPLD中正常上电的第二控制逻辑：
检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
作为一种可选的实施方式，在研发测试阶段，所述上电控制电路的输出端口为正常上电信号；
在生成测试阶段，所述上电控制电路的输出端口为快速上电信号。
本身一种服务器，如图6所示，该服务器600包括：
主板601：
服务器主板上电电路602，包括：上电控制电路，用于根据上电需求在输出端口输出快速上电信号或正常上电信号；CPLD，与所述上电控制电路的输出端口连接，收到硬件触发的上电信号，且检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (8)
1.一种服务器主板上电电路，其特征在于，包括：
上电控制电路，用于根据上电需求在输出端口输出快速上电信号或正常上电信号；
CPLD，与所述上电控制电路的输出端口连接，收到硬件触发的上电信号，且检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电；
其中，所述上电控制电路包括：
连接所述输出端口的第一排针，与地线连接的第二排针；
所述第一排针通过上拉电阻与电源连接；
通过跳线帽连接所述第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号。
2.如权利要求1所述的服务器主板上电电路，其特征在于，所述服务器主板上电电路还包括连接BIOS闪存电源接口、BMC闪存电源接口、CPU电源接口、CPLD电源接口的端口；
所述CPLD检测到所述输出端口为快速上电信号时，执行CPLD中第一逻辑控制：通过产生第一交流上电信号给所述BIOS闪存电源接口、第二交流信号给所述BMC闪存电源接口、第三交流信号给所述CPLD电源接口，完成AC上电；确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给所述CPU电源接口直流上电。
3.如权利要求1所述的服务器主板上电电路，其特征在于，所述CPLD还用于收到硬件触发的上电信号，且检测输出端口为正常上电信号时，执行CPLD中第二控制逻辑：检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
4.一种服务器主板上电方法，其特征在于，包括：
收到硬件触发的上电信号，通过CPLD检测上电控制电路的输出端口是否为快速上电信号；
检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：
通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电；
通过跳线帽连接上电控制电路中的第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号，所述第一排针连接输出端口并通过上拉电阻与电源连接，所述第二排针与地线连接。
5.如权利要求4所述的方法，其特征在于，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电，包括：
通过产生第一交流上电信号给BIOS闪存电源接口、第二交流信号给BMC闪存电源接口、第三交流信号给CPLD电源接口，完成AC上电；
确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给CPU电源接口直流上电。
6.如权利要求4所述的方法，其特征在于，还包括：
检测到所述输出端口为正常上电信号时，执行CPLD中第二控制逻辑：
检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
7.如权利要求4所述的方法，其特征在于，
在研发测试阶段，所述上电控制电路的输出端口为正常上电信号；
在生成测试阶段，所述上电控制电路的输出端口为快速上电信号。
8.一种服务器，其特征在于，所述服务器的主板上包括权利要求1~3任一所述的服务器主板上电电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111571875.3A CN114238001B (zh) | 2021-12-21 | 2021-12-21 | 一种服务器主板上电电路及上电方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111571875.3A CN114238001B (zh) | 2021-12-21 | 2021-12-21 | 一种服务器主板上电电路及上电方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114238001A CN114238001A (zh) | 2022-03-25 |
| CN114238001B true CN114238001B (zh) | 2025-06-03 |
Family
ID=80760392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111571875.3A Active CN114238001B (zh) | 2021-12-21 | 2021-12-21 | 一种服务器主板上电电路及上电方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114238001B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115237700B (zh) * | 2022-07-29 | 2025-06-06 | 苏州浪潮智能科技有限公司 | 一种cpu安装检测方法及系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108224708A (zh) * | 2018-01-09 | 2018-06-29 | 广东美的制冷设备有限公司 | 控制电路板、控制方法、空调器与可读存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302321A (ja) * | 1996-11-21 | 2006-11-02 | Hitachi Ltd | 情報処理装置 |
| CN209860945U (zh) * | 2019-06-04 | 2019-12-27 | 深圳市智傲科技有限公司 | 一种高集成软路由器主板 |
| CN110618743A (zh) * | 2019-09-12 | 2019-12-27 | 苏州浪潮智能科技有限公司 | 一种基于psu的供电系统 |
| CN210535980U (zh) * | 2019-11-25 | 2020-05-15 | 深圳特思嘉工业电子有限公司 | 一种排针短接器 |
| CN111723376A (zh) * | 2020-06-10 | 2020-09-29 | 苏州浪潮智能科技有限公司 | 一种板内可信平台的监测和控制方法、电路和装置 |
| CN112463443A (zh) * | 2020-11-18 | 2021-03-09 | 北京东土科技股份有限公司 | 具有ac loss功能的服务器和异常掉电后自动上电开机的方法 |
-
2021
- 2021-12-21 CN CN202111571875.3A patent/CN114238001B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108224708A (zh) * | 2018-01-09 | 2018-06-29 | 广东美的制冷设备有限公司 | 控制电路板、控制方法、空调器与可读存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| INTEL公司服务器主板HWV循环供电测试系统的研究、设计与实现;周万程;《中国优秀硕士学位论文全文数据库》;20131215;1-79 * |
| 基于CPLD的多电源上电时序的控制设计;马茗岗;罗永升;孙尚;陈展;;电子世界;20161123(第22期);56-57 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114238001A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107391187A (zh) | 一种固件烧录方法、基板管理控制器及固件烧录系统 | |
| CN102339242A (zh) | 计算机系统数据修复装置 | |
| CN119473744B (zh) | 链路测试方法、电子设备、存储介质、产品及计算设备 | |
| CN107656856A (zh) | 一种基于cpld的系统状态显示方法及装置 | |
| CN102478800A (zh) | 电力顺序信号的监控系统与其方法 | |
| TW201222239A (en) | Testing method for a unit under test | |
| CN104679626A (zh) | Bios调试侦测系统及方法 | |
| CN114238001B (zh) | 一种服务器主板上电电路及上电方法 | |
| TW201305813A (zh) | 電腦系統及其診斷方法 | |
| TWI761653B (zh) | 用於測試電腦系統之裝置及方法 | |
| CN102081526B (zh) | 基本输入/输出系统架构 | |
| CN102478623B (zh) | 待测单元的测试方法 | |
| CN102799479A (zh) | 具有多功能bios的主板及其测试方法 | |
| CN102999405B (zh) | 电脑主板测试装置 | |
| CN107179972A (zh) | 用于测试计算机的方法、微控制器、测试设备和测试系统 | |
| TWI675293B (zh) | 主機開機檢測方法及其系統 | |
| TW201527965A (zh) | Bios調試偵測系統及方法 | |
| CN115718473A (zh) | 一种控制器芯片测试装置 | |
| CN113608937A (zh) | 硬盘背板led无硬盘测试装置及方法 | |
| CN109885329B (zh) | 一种升级方法、系统及电子设备 | |
| CN108594105B (zh) | 主板指示灯控制线路的检测方法 | |
| TWI830623B (zh) | 主機板檢測方法 | |
| CN119805987B (zh) | 上电时序控制电路及其监测方法、装置、数据采集板卡 | |
| CN117370083B (zh) | 计算机实施的方法、计算机系统和用于测试的装置 | |
| TWI581089B (zh) | 電源狀態測試系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |