CN114189132A - 用于功率因数校正的控制方法和电路 - Google Patents

Abstract

本公开的实施例涉及功率因数校正电路的控制方法和电路。该方法包括：当主开关管和从开关管的公共节点上的节点电压下降到最低值时，导通主开关管；产生补偿时间，其中，补偿时间为节点电压下降到功率因数校正电路的输入电压时刻和节点电压下降到最低值时刻之间的时间差；以及控制主开关管导通预设固定导通时间和补偿时间后关断主开关管。该方法改善了功率因数校正的效果，可有效降低总谐波畸变值。

Description

用于功率因数校正的控制方法和电路

技术领域

本发明涉及电子电路，更具体地，涉及一种用于在功率因数校正(Power FactorCorrection,PFC)电路中降低总谐波畸变(Total Harmonics Distortion,THD)的控制方法和电路。

背景技术

近年来，开关电源装置已经广泛地应用于电力系统、工业、以及交通等相关领域。然而由于开关电源自身的非线性特性，开关电源与电网连接时，整流设备导致电网输入电流畸变，使电流中含有大量谐波，造成电源功率因数低、电子元器件误操作等，严重影响设备的使用寿命和正常功能。同时，大量的谐波涌入电网，将对电网造成严重的谐波污染。为了减小开关电源等电力电子装置对电网的谐波污染，一些国家和国际性组织相继制定了相关谐波标准。为了满足这些谐波标准，必须使用PFC技术来使开关变换器的输入电流谐波达到限制标准。

THD是所有谐波电流分量的总有效值与基波电流有效值的比值。随着电子技术的发展，在功率因数校正过程中，对THD的要求也越来越高，希望尽量降低THD值。

如图1所示为一个BOOST拓扑结构的PFC电路。PFC控制电路通过控制主开关管MS导通和关断切换，使输入电流IAC与输入电压VAC成正比关系，进而实现系统功率因数矫正。当PFC控制电路采用临界导通的恒定导通时间控制模式时，其理想的波形如图2所示。然而，在实际工作过程中，由于主开关管MS的寄生电容以及线路上的杂散电容的存在，电路会发生谐振，实际的电感电流波形如图3所示。由于电感电流IL反向后节点SW上的电压VSW才能开始降低，所以，实际电感电流IL的平均值为Iavg＝(VIN*(t_old-Δt)/L-Ineg)/2，因此平均电流Iavg不再和VIN成正比。此时THD会变差。此外，当输入电压VIN比较低时，谐振将使节点SW处的电压VSW钳位到-1V左右，这时，Δt的时间会大大拉长，最终使THD更差。

因此，如何进一步降低THD值，是本领域技术人员研究的重点，也是需要解决的问题。

发明内容

本发明的目的在于解决现有技术中的上述问题，提出一种在PFC电路中降低THD的控制方法和电路。

根据本发明的一方面，提供了一种用于功率因数校正电路的控制方法，其中功率因数校正电路包括主开关管和从开关管，包括：采样主开关管和从开关管的公共节点上的节点电压；判断节点电压是否等于功率因数校正电路的输入电压；当节点电压等于输入电压时，开始计时；判断节点电压是否下降到最低值；当节点电压下降到最低值时，导通主开关管，并停止计时，产生补偿时间，其中补偿时间为开始计时和结束计时之间的时间差；以及控制主开关管导通预设固定导通时间和补偿时间后，关断主开关管。

根据本发明的另一方面，提供了一种用于功率因数校正电路的控制方法，其中功率因数校正电路包括主开关管和从开关管，包括：当主开关管和从开关管的公共节点上的节点电压下降到最低值时，导通主开关管；产生补偿时间，其中，补偿时间为节点电压下降到功率因数校正电路的输入电压时刻和节点电压下降到最低值时刻之间的时间差；以及控制主开关管导通预设固定导通时间和补偿时间后关断主开关管。

根据本发明的又一方面，提供了一种用于功率因数校正电路的控制电路，包括：第一电压判断模块，接收节点电压采样信号，并根据节点电压采样信号产生计时开始指示信号，其中，节点电压采样信号代表功率因数校正电路中主开关管和从开关管的公共节点上的节点电压，计时开始指示信号用于指示节点电压是否等于功率因数校正电路的输入电压；谷值电压判断模块，接收节点电压采样信号，并根据节点电压采样信号产生计时结束指示信号，其中，计时结束指示信号用于指示节点电压是否降低到最低值；导通时间产生电路，接收计时开始指示信号和计时结束指示信号，并根据计时开始指示信号和计时结束指示信号产生导通时间信号；控制模块，接收计时结束指示信号和导通时间信号，并根据计时结束指示信号和导通时间信号产生主开关管控制信号，其中主开关控制信号用于控制主开关管的导通和关断切换。

通过使用本公开的实施例，可以实现相应的技术效果。

附图说明

图1所示为现有的一个BOOST拓扑结构的PFC电路；

图2所示为图1所示电路的理想波形；

图3所示为图1所示电路的实际波形；

图4提供了根据本发明一个实施例的具有PFC控制的电路系统100；

图5示出了根据本发明一个实施例一种可降低THD的PFC控制方法200；

图6所示为根据本发明一个实施例的波形示意图；

图7所示为图4实施例中PFC控制电路10的一个具体实施例的电路示意图；

图8所示为图4实施例中PFC控制电路10的另一个具体实施例的电路示意图；

图9所示为图7和图8实施例中第一电压判断模块101的一个具体实施例的电路原理图；

图10所示为图7和图8实施例中谷值电压判断模块102的一个具体实施例的电路原理图；

图11所示为图8实施例中导通时间产生电路107的一个具体实施例的电路原理图。

如附图所示，在所有不同的视图中，相同的附图标记指代相同的部分。在此提供的附图都是为了说明实施例、原理、概念等的目的，并非按比例绘制。

具体实施方式

接下来将结合附图对本发明的具体实施例进行非限制性描述。在整个说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例所描述的特定特征、结构或特点被包括在本发明的至少一个实施例中。因此，贯穿本说明书在各处出现的短语“在一个实施例中”或“在实施例中”并不一定都是指同一实施例。动词“包括”和“具有”在本文中用作开放限制，其既不排除也不要求还存在未叙述特征。除非另有明确说明，否则从属权利要求中记载的特征可以相互自由组合。在整个文件中使用“一”或“一个”(即，单数形式)限定的元件，并不排除多个这个元件的可能。更进一步地，所描述的特征、结构或特点可以在一个或多个实施例中以任何合适方式组合。除非另外指明，否则术语“连接”被用于指定电路元件之间的直接电连接，而术语“耦合”被用于指定可以是直接的或可以经由一个或多个其他元件的电路元件之间的电连接。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。当提及节点或端子的电压时，除非另外指示，否则认为该电压是该节点与参考电位(通常是地)之间的电压。此外，当提及节点或端子的电位时，除非另外指示，否则认为该电位指的是参考电位。给定节点或给定端子的电压和电位将进一步用相同的附图标记指定。将在第一逻辑状态(例如逻辑低状态)与第二逻辑状态(例如逻辑高状态)之间交替的信号称为“逻辑信号”。同一电子电路的不同逻辑信号的高和低状态可能不同。特别地，逻辑信号的高和低状态可以对应于在高或低状态下可能不是完全恒定的电压或电流。

图4提供了一个具有PFC控制的电路系统100。如图4所示，电路系统100中，交流电压VAC经过整流器整流以及电容CIN滤波后变为输入电压VIN。输入电压VIN经过BOOST拓扑结构的PFC电路进行功率因数矫正变为输出电压VOUT。其中，主开关管MS和二极管D的公共节点标记为SW。PFC控制电路接收节点SW处节点电压VSW的节点电压采样信号VSW_sen，并根据节点电压采样信号VSW_sen产生控制信号CTL，用于控制主开关管MS的导通和关断。本领域的普通技术人员可以理解，在该BOOST拓扑结构中，从开关管被示意为一个二极管D，在其他实施例中，从开关管也可以和主开关管MS一样，为可控的半导体功率开关器件。在图4所示实施例中，主开关管MS被示意为N型金属半导体场效应管(N-type Metal OxideSemiconductor Field Effect Transistor，NMOSFET)，但本领域一般技术人员可以理解，主开关管MS还可以是其他合适的可控的半导体功率开关器件。

图5示出了根据本发明一个实施例一种可降低THD的PFC控制方法200。PFC控制方法200可用于前图4所示实施例中。如图5所示，该PFC控制方法200包括步骤S1-S6。

步骤S1包括：采样节点SW处的节点电压VSW。

步骤S2包括：判断节点电压VSW是否等于输入电压VIN。当节点电压VSW等于输入电压VIN时，转至步骤S3；否则继续执行步骤S2。

步骤S3包括：开始计时。需要说明的是，这里的“计时”并不是仅仅指代计时器开始计时。而是指需要记录下节点电压VSW等于输入电压VIN的这个时间点。记录下这个时间点的方法很多，包括模拟方法，也可以包括数字方法。在一个实施例中，记录下这个时间点包括在此时间点产生一个脉冲信号。

步骤S4包括：判断节点电压VSW是否下降到最低值，即谷底值。当节点电压VSW下降到谷值时，转至步骤S5；否则继续执行步骤S4。

步骤S5包括：停止计时，产生补偿时间Δt，并导通主开关管MS。在一个实施例中，补偿时间Δt代表：节点电压VSW等于输入电压VIN的时刻和节点电压VSW下降到谷值时刻之间的时间差。同样的，这里的“停止计时”并不是仅仅指代计时器停止计时。而是指需要记录下节点电压VSW到达最低值的这个时间点。在一个实施例中，记录下这个时间点包括在此时间点产生一个脉冲信号。

步骤S6包括：主开关管MS导通预设固定导通时间和补偿时间后，关断主开关管MS。需要说明的是，预设固定导通时间由电路参数决定，由技术人员根据相关的电路参数和需求设置。

图6所示为根据本发明一个实施例的波形示意图。结合图5所示PFC控制方法以及图6所示波形可以看出：当节点电压VSW等于输入电压VIN时，确定时刻a；当节点电压VSW下降到谷值时确定时刻b。两个时刻之间的时间即为Δt。在本发明提供的实施例中，为了减小THD的值，在新的周期，主开关管MS将在b时刻导通，同时导通时间将变为t_old+Δt，从而达到补偿负电流带来的平均电流误差。如图6所示，在本发明的实施例中，平均电流Iavg＝(VIN*(t_old+Δt)/L-Ineg)/2。由于

当VIN>VOUT/2时，通过计算发现Ineg<<VIN*(t_old+Δt)/L，而且由于Ineg较小，Δt时间也较短。所以Iavg≈VIN*t_old/(2*L)。当VIN<VOUT/2时，由于节点SW谐振幅度较大，谷底会被钳位到-1V，此时Ineg≈VIN*Δt/L，因此Iavg≈VIN*t_old/(2*L)。通过补偿，Iavg与输入电压VIN成正比关系，从而保证了在不同输入电压和不同负载电流情况下，都能表现出出色的THD值，即低THD值。

图7所示为图4实施例中PFC控制电路10的一个具体实施例的电路示意图。在图7所示实施例中，PFC控制电路10包括第一电压判断模块101、谷值电压判断模块102、补偿时间产生模块103、恒定导通时间产生模块104、时间叠加电路105和控制模块106。

第一电压判断模块101接收节点电压VSW的节点电压采样信号VSW_sen，并根据节点电压采样信号VSW_sen产生计时开始指示信号Tstart。在一个实施例中，第一电压判断模块101根据节点电压采样信号VSW_sen判断节点电压VSW与输入电压VIN的大小，计时开始指示信号Tstart用于指示节点电压VSW是否等于输入电压VIN。在一个实施例中，计时开始指示信号Tstart为高低逻辑电平信号，具有有效状态和无效状态。在一个实施例中，逻辑低电平为计时开始指示信号Tstart的有效状态。例如，当计时开始指示信号Tstar从无效状态(例如逻辑高电平)变为有效状态(例如逻辑低电平)时，表示节点电压VSW等于输入电压VIN。

谷值电压判断模块102接收节点电压采样信号VSW_sen，并根据节点电压采样信号VSW_sen产生计时结束指示信号Tend。在一个实施例中，谷值电压判断模块102根据节点电压采样信号VSW_sen判断节点电压VSW是否到达最低谷值，计时结束指示信号Tend用于指示节点电压VSW到达最低谷值。在一个实施例中，计时结束指示信号Tend为高低逻辑电平信号，具有有效状态和无效状态。在一个实施例中，逻辑高电平为计时结束指示信号Tend的有效状态。例如，当计时结束指示信号Tend从无效状态(例如逻辑低电平)变为有效状态(例如逻辑高电平)时，表示节点电压VSW到达最低谷值。

补偿时间产生模块103接收计时开始指示信号Tstar和计时结束指示信号Tend，并根据计时开始指示信号Tstar和计时结束指示信号Tend产生补偿时间信号ΔT。在一个实施例中，补偿时间信号ΔT代表计时开始指示信号Tstar从无效变为有效的时刻起至计时结束指示信号Tend从无效变为有效的时刻至之间的时长(如图6中所示时长Δt)，作为THD补偿时长。在一个实施例中，补偿时间产生模块103包括一个计时器，计时器在计时开始指示信号Tstar从无效变为有效的时刻开始计时，并在计时结束指示信号Tend从无效变为有效的时刻结束计时。在一个实施例中，补偿时间信号ΔT包括高低逻辑电平信号，具有有效状态和无效状态，逻辑高电平为补偿时间信号ΔT的有效状态。

恒定导通时间产生模块104产生恒定导通时间信号T_old。在一个实施例中，恒定导通时间信号T_old代表系统根据参数预设的主开关管MS的恒定导通时长(如图6中所示时长t_old)。在一个实施例中，恒定导通时间信号T_old包括高低逻辑电平信号，具有有效状态和无效状态。在一个实施例中，逻辑高电平为恒定导通时间信号T_old的有效状态。在一个实施例中，当恒定导通时间信号T_old从无效状态(例如逻辑低电平)变为有效状态(例如逻辑高电平)时，主开关管MS关断。

时间叠加电路105接收补偿时间信号ΔT和恒定导通时间信号T_old，并将补偿时间信号ΔT和恒定导通时间信号T_old叠加，产生导通时间信号TON。在一个实施例中，导通时间信号TON代表预设的主开关管MS的恒定导通时长t_old和THD补偿时长Δt的和。在一个实施例中，时间叠加电路105包括逻辑电路。

控制模块106接收计时结束指示信号Tend和导通时间信号TON，并根据计时结束指示信号Tend和导通时间信号TON产生主开关管控制信号CTL控制主开关管MS的导通和关断切换。在一个实施例中，控制模块106包括RS触发器，RS触发器的置位端S接收计时结束指示信号Tend，RS触发器的复位端R接收导通时间信号TON，RS触发器在输出端Q输出控制信号CTL。当计时结束指示信号Tend从无效变为有效时刻，控制信号CTL控制主开关管MS导通；当导通时间信号TON从无效变为有效时刻，控制信号CTL控制主开关管MS关断。

图8所示为图4实施例中PFC控制电路10的另一个具体实施例的电路示意图。在图8所示实施例中，第一电压判断模块101、谷值电压判断模块102和控制模块106不变，用导通时间产生电路107替换补偿时间产生模块103、恒定导通时间产生模块104和时间叠加电路105。也即是说，导通时间产生电路107接收计时开始指示信号Tstar和计时结束指示信号Tend，并根据计时开始指示信号Tstar和计时结束指示信号Tend产生一个导通时间信号TON。

图9所示为图7和图8实施例中第一电压判断模块101的一个具体实施例的电路原理图。在图9所示实施例中，第一电压判断模块101包括滤波电路1011和比较电路1012。

滤波电路1011接收节点电压采样信号VSW_sen，并对节点电压采样信号VSW_sen进行滤波产生输入电压采样信号VIN_sen。在一个实施例中，输入电压采样信号VIN_sen代表输入电压VIN的采样值。在一个实施例中，滤波电路1011包括电阻R1和电容C1。电阻R1和电容C1串联耦接在节点电压采样电路的输出端和参考地之间。电阻R1和电容C1的公共节点提供输入电压采样信号VIN_sen。

比较电路1012接收接收节点电压采样信号VSW_sen和输入电压采样信号VIN_sen，并将节点电压采样信号VSW_sen和输入电压采样信号VIN_sen比较，产生计时开始指示信号Tstar。在一个实施例中，比较电路1012包括电压比较器COM1，具有同相输入端和反相输入端，其同相输入端接收节点电压采样信号VSW_sen，反相输入端接收输入电压采样信号VIN_sen。当节点电压采样信号VSW_sen降低到输入电压采样信号VIN_sen时，计时开始指示信号Tstar由逻辑高电平变为逻辑低电平。

图10所示为图7和图8实施例中谷值电压判断模块102的一个具体实施例的电路原理图。在图10所示实施例中，谷值电压判断模块102包括开关管M1、电阻R2、电容C2和比较电路1021。

开关管M1具有第一端、第二端和控制端。开关管M1的第一端耦接电阻R1和电容C1的公共节点；开关管M1的第二端耦接参考地；开关管M1的控制端接收主开关管控制信号CTL。电阻R2和电容C2串联耦接在节点电压采样电路的输出端和参考地之间。电阻R2和电容C2的公共节点提供谷底电压信号Vvalley。在图10所示实施例中，开关管M1被示意为NMOS管，在其他实施例中，开关管M1也可以被示意为其他类型可控半导体器件。

比较电路1021具有第一端、第二端和输出端，其第一端接收谷底电压信号Vvalley，其第二端电连接参考地，比较电路1021将谷底电压信号Vvalley和参考地的电位进行比较，产生计时结束指示信号Tend。在一个实施例中，比较电路1021包括电压比较器COM2，具有同相输入端和反相输入端，其同相输入端接收谷底电压信号Vvalley，反相输入端电连接参考地。当谷底电压信号Vvalley为正时，表示节点电压VSW已到达谷底值，计时结束指示信号Tend由逻辑低电平变为逻辑高电平。

图11所示为图8实施例中导通时间产生电路107的一个具体实施例的电路原理图。在图11所示实施例中，导通时间产生电路107包括开关管M2、开关管M3、开关管M4、开关管M5、电容C3、电容C4、电容C5、电流源I1、电流源I2、电流源I3、反相器1071、比较电路1072和比较电路1073。

如图11所示，电流源I1和电容C3串联耦接在供电电源VCC和参考地之间。

开关管M2具有第一端、第二端和控制端。开关管M2的第一端耦接电流源I1和电容C3的公共节点；开关管M2的第二端耦接参考地；开关管M2的控制端通过反相器1071接收计时结束指示信号Tend。

开关管M3具有第一端、第二端和控制端。开关管M3的第一端耦接电流源I1；开关管M3的第二端耦接电容C4的一端；开关管M3的控制端接收计时结束指示信号Tend；电容C4的另一端连接至参考地。

开关管M4具有第一端、第二端和控制端。开关管M4的第一端耦接开关管M3的第二端；开关管M4的第二端连接至参考地；开关管M4的控制端接收计时开始指示信号Tstar。

比较电路1072具有第一端、第二端和输出端，其第一端接收开关管M2的第一端上的电压信号V3，其第二端接收开关管M4的第一端上的电压信号V4，比较电路1072将电压信号V3和电压信号V4进行比较，产生比较信号CT。在一个实施例中，比较电路1072包括电压比较器COM3，具有同相输入端和反相输入端，其同相输入端接收电压信号V4，反相输入端接收电压信号V3。

电流源I3和电容C5串联耦接在供电电源VCC和参考地之间。开关管M5具有第一端、第二端和控制端。开关管M5的第一端耦接电流源I3和电容C5的公共节点；开关管M5的第二端耦接参考地；开关管M5的控制端接收比较信号CT。

比较电路1073具有第一端、第二端和输出端，其第一端接收开关管M5的第一端上的电压信号V5，其第二端接收固定电压信号VD，比较电路1073将电压信号V5和固定电压信号VD进行比较，产生导通时间信号TON。在一个实施例中，比较电路1073包括电压比较器COM4，具有同相输入端和反相输入端，其同相输入端接收电压信号V5，反相输入端接收固定电压信号VD。

在图11所示实施例中，当计时开始指示信号Tstar为高电平期间，开关管M4导通，比较信号CT为逻辑高，开关管M5导通，导通时间信号TON保持逻辑低。当计时开始指示信号Tstar的下降沿来临时，开关管M4关断，电流源I2通过开关管M3给电容C4充电。当计时结束指示信号Tend的上升沿时刻来临时，开关管M3关断，电压信号V4保持不变。与此同时，开关管M2断开，电流源I1开始给电容C3充电，电压信号V3逐步升高。当电压信号V3上升到电压信号V4的值时，比较信号CT变为逻辑低，开关管M5关断，电流源I3开始给电容C5充电，电压信号V5逐步升高。当电压信号V5上升到固定电压信号VD的值时，导通时间信号TON变为逻辑高，主开关管MS将被关断。

在图11所示实施例中，开关管M2、M4和M5被示意为NMOS管，开关管M3被示意为PMOS管，在其他实施例中，开关管M2-M5也可以被示意为其他合适类型的可控半导体器件。

虽然前面已经参照几个典型实施例对本发明进行了描述，但相关领域的普通技术人员应当理解，图9-11只是分别象征性地示意了第一电压判断模块101、谷值电压判断模块102和导通时间产生电路107的一个具体实施例，所公开的实施例中所采用的术语是说明性和示例性的，而非限制性的，仅用于描述特定实施例，并非是对本发明的限制。此外，本领域的普通技术人员在没有背离本发明的原理和概念的前提下，未通过创造性的努力而对本发明公开的实施例在形式和细节上进行的多种修改，这些修改均落在本申请的权利要求或其等效范围所限定的保护范围内。

Claims (10)

1.一种用于功率因数校正电路的控制方法，其中功率因数校正电路包括主开关管和从开关管，所述控制方法包括：

采样主开关管和从开关管的公共节点上的节点电压；

判断节点电压是否等于功率因数校正电路的输入电压；

当节点电压等于输入电压时，开始计时；

判断节点电压是否下降到最低值；

当节点电压下降到最低值时，导通主开关管，并停止计时，产生补偿时间，其中补偿时间为开始计时和结束计时之间的时间差；以及

控制主开关管导通预设固定导通时间和补偿时间后，关断主开关管。

2.一种用于功率因数校正电路的控制方法，其中功率因数校正电路包括主开关管和从开关管，所述控制方法包括：

当主开关管和从开关管的公共节点上的节点电压下降到最低值时，导通主开关管；

产生补偿时间，其中，补偿时间为节点电压下降到功率因数校正电路的输入电压时刻和节点电压下降到最低值时刻之间的时间差；以及

控制主开关管导通预设固定导通时间和补偿时间后关断主开关管。

3.一种用于功率因数校正电路的控制电路，包括：

第一电压判断模块，接收节点电压采样信号，并根据节点电压采样信号产生计时开始指示信号，其中，节点电压采样信号代表功率因数校正电路中主开关管和从开关管的公共节点上的节点电压，计时开始指示信号用于指示节点电压是否等于功率因数校正电路的输入电压；

谷值电压判断模块，接收节点电压采样信号，并根据节点电压采样信号产生计时结束指示信号，其中，计时结束指示信号用于指示节点电压是否降低到最低值；

导通时间产生电路，接收计时开始指示信号和计时结束指示信号，并根据计时开始指示信号和计时结束指示信号产生导通时间信号；

控制模块，接收计时结束指示信号和导通时间信号，并根据计时结束指示信号和导通时间信号产生主开关管控制信号，其中主开关控制信号用于控制主开关管的导通和关断切换。

4.如权利要求3所述的控制电路，其中，第一电压判断模块包括：

滤波电路，接收节点电压采样信号，并对节点电压采样信号进行滤波产生输入电压采样信号，其中输入电压采样信号代表输入电压；以及

第一比较电路，接收节点电压采样信号和输入电压采样信号，并将节点电压采样信号和输入电压采样信号比较，产生所述计时开始指示信号。

5.如权利要求3所述的控制电路，其中，谷值电压判断模块包括：

第一电容，第一电容的第一端接收所述节点电压采样信号；

第一电阻，第一电阻的第一端耦接第一电容的第二端，第一电阻的第二端电连接至参考地，其中第一电阻和第一电容的公共节点提供谷底电压信号；

第一开关管，第一开关管的第一端耦接第一电阻和第一电容的公共节点，第一开关管的第二端电连接参考地，第一开关管的控制端接收主开关管控制信号；以及

第二比较电路，第二比较电路的第一端接收谷底电压信号，第二比较电路的第二端电连接参考地，第二比较电路将谷底电压信号和参考地的电位进行比较，产生计时结束指示信号。

6.如权利要求3所述的控制电路，其中，导通时间产生电路包括第二开关管、第三开关管、第四开关管、第五开关管、第二电容、第三电容、第四电容、第一电流源、第二电流源、第三电流源、第三比较电路和第四比较电路，其中，

第一电流源和第二电容串联耦接在供电电源和参考地之间；

第二电流源和第三电容通过第三开关管串联耦接在供电电源和参考地之间，第三开关管的控制端接收计时结束指示信号；

第三电流源和第四电容串联耦接在供电电源和参考地之间；

第二开关管，第二开关管的第一端耦接第二电容和第一电流源的公共端，第二开关管的第二端电连接参考地，第二开关管的控制端通过反相器接收计时结束指示信号；

第四开关管的第一端耦接第三电容和第二电流源的公共端，第四开关管的第二端电连接参考地，第四开关管的控制端接收计时开始指示信号；

第三比较电路的第一端耦接第二开关管的第一端，第二比较电路的第二端耦接第四开关管的第一端，并在输出端产生比较信号；

第五开关管的第一端耦接第四电容和第三电流源的公共端，第五开关管的第二端电连接参考地，第五开关管的控制端接收比较信号；以及

第四比较电路的第一端耦接第五开关管的第一端，第四比较电路的第二端接收固定电压信号，并在输出端产生导通时间信号。

7.如权利要求3所述的控制电路，其中，控制模块包括：

RS触发器，具有置位端接收计时开始指示信号，复位端接收导通时间信号，并在输出端产生主开关管控制信号。

8.如权利要求3所述的控制电路，其中，导通时间产生电路包括：

补偿时间产生模块，接收计时开始指示信号和计时结束指示信号，并根据计时开始指示信号和计时结束指示信号产生补偿时间信号；

恒定导通时间产生模块，产生恒定导通时间信号；以及

时间叠加电路，接收补偿时间信号和恒定导通时间信号，并将补偿时间信号和恒定导通时间信号叠加，产生导通时间信号。

9.如权利要求8所述的控制电路，其中，补偿时间信号代表计时开始指示信号从无效变为有效的时刻起至计时结束指示信号从无效变为有效的时刻至之间的时长。

10.如权利要求3所述的控制电路，还包括采样电路，用于采样主开关管和从开关管的公共节点上的节点电压，并产生节点电压采样信号。

Images