[go: up one dir, main page]

CN114127970A - 运算电路和神经形态器件 - Google Patents

运算电路和神经形态器件 Download PDF

Info

Publication number
CN114127970A
CN114127970A CN202080051410.2A CN202080051410A CN114127970A CN 114127970 A CN114127970 A CN 114127970A CN 202080051410 A CN202080051410 A CN 202080051410A CN 114127970 A CN114127970 A CN 114127970A
Authority
CN
China
Prior art keywords
switching element
terminal
arithmetic circuit
variable resistance
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080051410.2A
Other languages
English (en)
Inventor
柴田龙雄
寺崎幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN114127970A publication Critical patent/CN114127970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/60—Analogue computers for specific processes, systems or devices, e.g. simulators for living beings, e.g. their nervous systems ; for problems in the medical field
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/80—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Neurology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Neurosurgery (AREA)
  • Physiology (AREA)
  • Nonlinear Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够使电阻值变化；输入线，其与所述第一端子连接；电容器，其与所述第二端子连接，位于所述第二端子与基准电位之间；第一开关元件，其与所述第三端子连接；配线，其经由所述第一开关元件与所述第三端子连接；第二开关元件，其与所述配线的第一端连接；和第三开关元件，其与所述配线的第二端连接。

Description

运算电路和神经形态器件
技术领域
本发明涉及运算电路和神经形态器件。
背景技术
以进行神经网络的运算的神经形态器件的电力性能改善为目的，正在进行关于神经系统模型的研究、开发。作为这样的神经系统模型，可列举脉冲神经网络(SNN；SpikingNeural Network)等。
作为实现脉冲神经网络的方法，已知有使用两端子型的电阻变化元件来实现的方法(参照专利文献1)。在此，该电阻变化元件是能够使电阻变化的两端子型元件，例如是PCM(Phase Change Memory，相变化内存)等。
现有技术文献
专利文献
专利文献1：日本特表2018-508922号公报。
发明内容
发明所要解决的问题
在此，目前，实现使用了三端子型的电阻变化元件的脉冲神经网络的方法尚未可知。
用于解决问题的技术手段
本发明的一方式提供一种运算电路，其具备：电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够使电阻值变化；输入线，其与所述第一端子连接；电容器，其与所述第二端子连接，位于所述第二端子与基准电位之间；第一开关元件，其与所述第三端子连接；配线，其经由所述第一开关元件与所述第三端子连接；第二开关元件，其与所述配线的第一端连接；和第三开关元件，其与所述配线的第二端连接。
发明效果
根据本发明，能够提供一种可实现使用了三端子型的电阻变化元件的脉冲神经网络的运算电路和神经形态器件。
附图说明
图1是表示第一实施方式的运算电路的最小单位的一例的图。
图2是表示第一实施方式的神经形态器件的一例的图。
图3是表示在运算电路中从第三端子输出的信号的波形的一例的图。
图4是表示在运算电路中从第三端子输出的信号的波形的另一例的图。
图5是表示在运算电路中从第三端子输出的信号的波形的又一例的图。
图6是表示与运算电路的一个配线连接的多个单元的电压随时间的变化的一例的时间图。
图7是表示与运算电路的一个配线连接的多个单元的电压随时间的变化的一例的时间图。
图8是表示第一实施方式的电阻变化元件的一例的图。
图9是表示基板上构成的运算电路1的一例的图。
具体实施方式
〈第一实施方式〉
以下，对于本实施方式，适当参照附图进行详细说明。在以下的说明中使用的附图为了易于理解特征，方便起见，有时放大表示成为特征的部分，各构成要素的尺寸比率等有时与实际不同。在以下的说明中所例示的材料、尺寸等是一例，本发明不限定于此，在实现本发明的效果的范围内可适当变更实施。
〈运算电路〉
图1是表示第一实施方式的运算电路的最小单位的一例的图。
运算电路1输出脉冲神经网络的尖峰信号。运算电路1具备例如电阻变化元件11、输入线w1、配线w2、第一开关元件S1、第二开关元件S2、第三开关元件S3、第四开关元件S4和电容器C。
电阻变化元件11是能够使电阻变化的元件。另外，电阻变化元件11具有第一端子TM1、第二端子TM2和第三端子TM3这三个端子。即，电阻变化元件11是三端子型的元件。电阻变化元件11是例如磁畴壁移动元件。磁畴壁移动元件是磁畴壁移动型的磁阻效应元件，后述详细。电阻变化元件不限于磁畴壁移动元件，也可以是其他的三端子型电阻变化元件。
输入线w1是传送输入信号的传送路径。配线w2是传送充电信号和输出信号的传送路径。传送路径既可以是形成于半导体集成电路上的金属配线，也可以是印刷于基板上的导体，还可以是形成为线状的铜线。输入线w1与电阻变化元件11的第一端子TM1连接。输入线w1与第一端子TM1连接。配线w2经由第一开关元件S1与第三端子TM3连接。
第一开关元件S1、第二开关元件S2、第三开关元件S3、第四开关元件S4是控制电流的流动的开关元件。开关元件处于接通状态时，开关元件为通电状态，被电连接。开关元件处于关断状态时，开关元件为切断状态，被电关断。开关元件是例如场效应晶体管、双向晶体管、双向阈值开关等。以下，开关元件以场效应晶体管的例子为基础进行说明。
第一开关元件S1连接在第三端子TM3与配线w2之间。例如，第一开关元件S1的源极与第三端子TM3连接，第一开关元件S1的漏极与配线w2连接，第一开关元件S1的栅极与后述的控制部20连接。
第二开关元件S2与配线w2的第一端连接。例如，第二开关元件S2的源极与后述的充电电路13连接，第二开关元件S2的漏极与配线w2连接，第二开关元件S2的栅极与后述的控制部20连接。
第三开关元件S3与配线w2的第二端连接。例如，第三开关元件S3的源极与配线w2连接，第三开关元件S3的漏极与后述的输出电路14连接，第三开关元件S3的栅极与后述的控制部20连接。
第四开关元件S4连接在输入线w1与第一端子TM1之间。例如，第四开关元件S4的源极与输入线w1连接，第四开关元件S4的漏极与第一端子TM1连接，第四开关元件S4的栅极与后述的控制部20连接。也可以没有第四开关元件S4。另外，也可以设置电阻体来替换第四开关元件S4。
电容器C处于第二端子TM2与基准电位之间。电容器C的一个极板与第二端子TM2连接，另一个极板与基准电位接地。基准电位例如为地电位。
〈神经形态器件〉
图2是表示第一实施方式的神经形态器件100的一例的图。图2所示的神经形态器件100包括图1所示的运算电路1的最小单位。
图2所示的神经形态器件100具备运算电路10、输入电路12、充电电路13和输出电路14。
神经形态器件100的运算电路10具备多个电阻变化元件11、多根输入线w1、多根配线w2、多个第一开关元件S1、多个第二开关元件S2、多个第三开关元件S3、多个第四开关元件S4、多个电容器C和控制部20。
运算电路10具有多个由输入线w1、电阻变化元件11、电容器C、第一开关元件S1、第四开关元件S4构成的单元U。一根配线w2上连接有多个单元U。在运算电路10中，多个电阻变化元件11排列为矩阵状。一条输入线w1上连接有多个电阻变化元件11，一根配线w2上也连接有多个电阻变化元件11。
控制部20与例如第一开关元件S1、第二开关元件S2、第三开关元件S3及第四开关元件S4连接。控制部20例如与第一开关元件S1、第二开关元件S2、第三开关元件S3及第四开关元件S4的栅极连接。控制部20控制第一开关元件S1、第二开关元件S2、第三开关元件S3及第四开关元件S4的接通、关断。控制部20例如是设置于半导体集成电路上的控制电路部或微机。控制部20也可以是可以控制运算电路10的其他电路、其他装置。
输入电路12是产生输入到输入线w1的输入信号的电路。输入电路12例如是神经形态器件的前阶层的神经元。
充电电路13是用于在电容器C中蓄积产生改变电阻变化元件11的电阻的脉冲电流的电荷的电路。充电电路13例如是电源。充电电路13可以在电源与第二开关元件S2之间具有电阻体。通过电阻体能够控制在电容器C中的充电速度。电阻体也可以设置在第二开关元件S2与第一开关元件S1之间。
输出电路14是输出蓄积于电容器C中的电荷的电路。输出电路14例如是检测器。输出电路14检测尖峰信号。
〈神经形态器件的动作〉
接着，对图2所示的神经形态器件100的动作进行说明。首先，对从一个单元U输出尖峰信号的输出动作进行说明。
首先，关断第一开关元件S1，关断第二开关元件S2，接通第四开关元件S4。第三开关元件S3既可以接通，也可以关断。在该状态下，从输入电路12输入输入信号。输入信号经由第四开关元件S4及电阻变化元件11达到电容器C，电容器C被充电。蓄积于电容器C的电荷量由电阻变化元件11的电阻值和输入信号的大小决定。例如，在该输入信号是表示脉冲神经网络的多个输入参数中的一个输入参数的信号的情况下，在电容器C中蓄积产生与该输入参数和电阻变化元件11的电阻值相应的尖峰信号所需的电荷。
在电容器C充分蓄积了电荷后，若关断第四开关元件S4，则电容器C维持蓄积了电荷的状态。
接着，接通第一开关元件S1。在第三开关元件S3关断的情况下，同时也接通第三开关元件S3。若第一开关元件S1接通，则蓄积于电容器C的电荷在输出电路14中流动。从电容器C输出与放电电流对应的信号。在脉冲神经网络中，该信号被作为上述的尖峰信号进行处理。
在此，图3是表示在神经形态器件100中从一个单元U输出的尖峰信号的波形的一例的图。图3所示的图形中，纵轴为电压，横轴为自原点所示的时刻起的经过时间。图3的尖峰信号是电阻变化元件11的电阻值为0.5MΩ，输入信号为脉冲宽度10ns，波高值为0.5V的脉冲信号的情况下的尖峰信号。
另外，图4是表示在神经形态器件100中从一个单元U输出的尖峰信号的波形的一例的图。图4所示的图形，纵轴为电压，横轴为自原点所示的时刻起的经过时间。图4的尖峰信号是电阻变化元件11的电阻值为0.5MΩ，输入信号为脉冲宽度30ns，波高值为0.5V的脉冲信号的情况下的尖峰信号。
另外，图5是表示在神经形态器件100中从一个单元U输出的尖峰信号的波形的一例的图。图5所示的图形中，纵轴为电压，横轴为自原点所示的时刻起的经过时间。图5的尖峰信号是电阻变化元件11的电阻值为1MΩ，输入信号为脉冲宽度30ns，波高值为0.5V的脉冲信号情况下的尖峰信号。
如图3～图5所示，神经形态器件100能够将对应于电容器C的放电电流的信号作为脉冲神经网络的尖峰信号输出。另外，如图3～图5所示，所输出的尖峰信号根据电阻变化元件11的电阻值、输入信号的脉冲宽度及波高值而变化。从第三端子TM3输出的尖峰信号由电阻变化元件11的电阻值和输入信号决定。
至此，对来自一个单元U的尖峰信号的输出动作进行了说明。接着，对改变作为用于使尖峰信号变化的参数之一的电阻变化元件11的电阻值的写入动作进行说明。电阻变化元件11的电阻值例如根据在第二端子TM2与第三端子TM3之间流动的脉冲电流而变化。所谓电阻变化元件11的电阻值，具体而言是指影响尖峰信号的第一端子TM1与第二端子TM2之间的电阻值。
首先，接通图2所示的第一开关元件S1，接通第二开关元件S2，关断第三开关元件S3，关断第四开关元件S4。该情况下，充电电路13与电容器C连接，电容器C被充电。
在运算电路10不具有第四开关元件4的情况下，例如，电阻变化元件11的第一端子TM1与第二端子TM2之间的电阻大于第二端子TM2与第三端子TM3之间的电阻。通过增大第一端子TM1与第二端子TM2之间的电阻，防止充电至电容器C的电荷向输入电路12侧放电。
另外，若在第一开关元件S1与第二开关元件S2之间或第二开关元件S2与充电电路13之间设置电阻体，则向电容器C充电减缓。若向电容器C的充电速度加快，则脉冲电流在第二端子TM2与第三端子TM3之间流动。在第二端子TM2与第三端子TM3之间流动的脉冲电流使电阻变化元件11的电阻值变化。电阻变化元件11的电阻值通过来自后述的电容器C的放电来控制。向电容器C充电时，若产生脉冲电流，则电阻变化元件11的电阻值产生意外的变动。通过减缓向电容器C的充电，避免在向电容器C的充电时产生脉冲电流。另外，在充电电路13中也可以使用能够控制充电速度的电源。
在电容器C充分蓄积了电荷后，若关断第一开关元件S1，则电容器C维持蓄积电荷的状态。此时，也可关断第二开关元件S2。
接着，接通第一开关元件S1及第三开关元件S3。若第一开关元件S1接通，则蓄积于电容器C的电荷在输出电路14中流动。此时，脉冲电流在第二端子TM2与第三端子TM3之间流动。若脉冲电流在第二端子TM2与第三端子TM3之间流动，则电阻变化元件11的电阻值发生变化。
如上，神经形态器件100能够产生尖峰信号，能够实现使用了三端子型的电阻变化元件的脉冲神经网络。另外，利用来自电容器C的放电，也能够改变电阻变化元件11的电阻值，能够改变输出的尖峰信号的波形。在尖峰信号产生时的尖峰，为了使电阻变化元件11不产生意外变动，希望第一端子TM1与第二端子TM2之间的电阻大于第二端子TM2与第三端子TM3之间的电阻。其结果，能够在尖峰信号的电流值和写入动作时的放电脉冲的大小上产生差异，能够防止误写入动作。优选第一端子TM1与第二端子TM2之间的电阻是第二端子TM2与第三端子TM3之间的电阻的10倍以上，更优选为100倍以上。
如上所述，能够从一个单元U产生一个尖峰信号。另外，如图2所示，在配线w2上连接有多个单元U的情况下，通过控制部20控制各单元U的第一开关元件S1的动作，由此，能够产生各种尖峰信号。各单元U的第一开关元件S1的动作通过控制部20可以同步，也可以不同步。以下，将与相同配线w2连接的三个单元称为第一单元、第二单元、第三单元。
图6是使与配线w2连接的多个单元U的第一开关元件S1的动作同步的情况的时间图。时间图表示第一端子TM1及第三端子TM3的电压随时间的变化。图6所示的区域R1是第一单元的时间图。图6所示的区域R2是第二单元的时间图。图6所示的区域R3是第三单元的时间图。图6所示的区域R4是表示输出到输出电路14的输出电压随时间的变化的时间图。
时间图IS1、IS2、IS3分别表示各单元的第一端子TM1的电压随时间的变化的一例。另外，时间图OS1、OS2、OS3分别表示各单元的第三端子TM3的电压随时间的变化的一例。另外，时间图OS4表示输出到输出电路14的输出电压随时间的变化的一例。
图6所示的期间TS11、TS12表示向第一单元的第一端子TM1输入输入信号的期间。如图6所示，期间TS12是比期间TS11靠后的期间。
另外，图6所示的期间TS21及期间TS22表示向第二单元的第一端子TM1输入输入信号的期间。如图6所示，期间TS22是比期间TS21靠后的期间。
图6所示的期间TS31及期间TS32表示向第三单元的第一端子TM1输入输入信号的期间。如图6所示，期间TS32是比期间TS31靠后的期间。
图6所示的时刻T1～时刻T5这五个时刻的每一个时刻是使第一单元～第三单元各自的第一开关元件S1的状态从关断状态变化到接通状态的时刻。控制部20在该五个时刻的每一个时刻中，在至经过规定时间的期间将第一单元～第三单元各自的第一开关元件S1设定为关断状态。控制部20在经过了规定时间的时刻，将第一开关元件S1的状态设为接通。由此，在该期间内，从第一单元～第三单元的每一个单元输出与电容器C的放电电流对应的尖峰信号。通过使配线w2的电阻值比电阻变化元件11的电阻值小2～3位数左右，即使在输入信号输入到第一端子TM1的状态下，第一开关元件S1的状态为接通，也能够输出尖峰信号。
如图6所示，从第一单元～第三单元的每一个单元输出的尖峰信号被叠加地输出。在时间图OS4产生的尖峰信号是叠加了从第一单元～第三单元的每一个单元输出的尖峰信号的信号。
即，神经形态器件100能够在脉冲神经网络中叠加从与各神经元对应的单元U输出的尖峰信号，进行与叠加所得的信号的处理。在此，图6的时间图OS4所示的“启动阈值(FireThreshold)”表示关于该信号的阈值的一例。例如，神经形态器件100能够通过与对象输出端连接的比较器等，判定该信号的大小是否超过该阈值。而且，神经形态器件100可以进行与所判定的结果对应的处理。
图7是使与配线w2连接的多个单元U的第一开关元件S1的动作部分不同步的情况的时间图。图7所示的区域R5是第一单元的时间图。图7所示的区域R6是第二单元的时间图。图7所示的区域R7是第三单元的时间图。图7所示的区域R8是表示向输出电路14输出的输出电压随时间的变化的时间图。
时间图IS1、IS2、IS3分别表示各单元的第一端子TM1的电压随时间的变化的一例。另外，时间图OS5、OS6、OS7分别表示各单元的第三端子TM3的电压随时间的变化的一例。另外，时间图OS8表示向输出电路14输出的输出电压随时间的变化的一例。
在此，在时间图OS5中，在期间TS11结束的时刻和期间TS12结束的时刻分别从第一单元输出尖峰信号。即，这表示控制部20与结束输入信号向第一单元的第一端子TM1的输入的时刻同步地控制第一单元的第一开关元件S1。具体而言，这表示控制部20在该时刻使第一开关元件S1的状态从第一状态变到第二状态。
在时间图OS6中也同样，在期间TS21结束的时刻和期间TS22结束的时刻分别从第二单元输出尖峰信号。另外，在时间图OS7中也同样，在期间TS31结束的时刻和期间TS32结束的时刻分别从第三单元输出尖峰信号。
这样，控制部20也可以是对于第一单元～第三单元的每一个单元，与结束输入信号向运算电路10的第一端子TM1的输入的时刻同步地控制运算电路10的第一开关元件S1的结构。换言之，控制部20也可以是不相互同步地控制第一单元～第三单元各自的第一开关元件S1的结构。该情况下，例如，神经形态器件100可以在脉冲神经网络中叠加从相对于某个信息(或某输入信号)灵敏度高的单元U输出的尖峰信号，并从对象传送路径的输出端输出。也可以认为这种尖峰信号的叠加更接近于人脑中进行的处理。因此，神经形态器件100可以实现更高水平地模仿人脑进行的处理的脉冲神经网络。
〈电阻变化元件的具体例〉
另外，对于作为电阻变化元件11的一例的磁畴壁移动型的磁阻效应元件进行说明。磁阻效应元件是作为磁阻效应使用了巨磁阻效应(Giant Magneto ResistiveEffect)、隧道磁阻效应(Tunnel Magneto Resistance Effect)等的元件。磁阻效应元件的电阻值根据磁阻效应元件所具有的两个铁磁性层的磁化的关系而变化。磁阻效应元件例如可以使该两个铁磁性层的磁化的关系根据自旋极化电流而变化。而且，磁畴壁移动型的磁阻效应元件是通过利用自旋极化电流使该两个铁磁性层中的一个铁磁性层内的磁畴壁移动，而可以使该两个铁磁性层的磁化的关系产生变化的磁阻效应元件。
图8是表示电阻变化元件11的结构的一例的图。电阻变化元件11除了第一端子TM1、第二端子TM2和第三端子TM3这三个端子以外，还具备电阻变化部B1、磁化固定部B11和磁化固定部B12。
电阻变化部B1具有两个铁磁性层。电阻变化部B1的电阻值根据这两个铁磁性层的磁化的关系而变化。具体而言，电阻变化部B1具备铁磁性层L1、非磁性层L2和磁记录层L3。以下，作为一例，对于磁记录层L3的形状为板状的长方体的情况进行说明。此外，磁记录层L3的形状也可以为其他的形状而代替板状的长方体。
图8所示的三维坐标系BC是磁记录层L3的长边方向与X轴方向一致，磁记录层L3的短边方向与Y轴方向一致的右手系的三维正交坐标系。图8所示的电阻变化元件11是朝向三维坐标系BC中的Y轴的负方向观察的情况的电阻变化元件11。以下，为了便于说明，将三维坐标系BC中的Z轴的正方向称为上或上方向，将该Z轴的负方向称为下或下方向来进行说明。
在电阻变化部B1，铁磁性层L1、非磁性层L2和磁记录层L3如图8所示，从下至上按磁记录层L3、非磁性层L2、铁磁性层L1的顺序层叠。
铁磁性层L1包含铁磁性体。铁磁性层L1是电阻变化部B1所具有的两个铁磁性层中的一个。铁磁性层L1中，磁化的方向被固定。图8所示的箭头的方向M1表示在铁磁性层L1中固定的磁化的方向的一例。在图8所示的例子中，方向M1与三维坐标系BC的X轴的正方向一致。
在图8所示的例子中，在铁磁性层L1的上部设置有上述的第一端子TM1。第一端子TM1例如是电极。
构成铁磁性层L1的铁磁性材料例如是包含选自Cr、Mn、Co、Fe及Ni中的金属、含有这些金属的一种以上的合金、含有这些金属和B、C及N的至少一种以上的元素的合金等。铁磁性层L1例如是Co－Fe、Co－Fe－B、Ni－Fe。
铁磁性层L1也可以含有哈斯勒合金。哈斯勒合金是半金属，具有高的自旋极化率。哈斯勒合金是具有XYZ或X2YZ化学组成的金属间化合物。X是元素周期表上的Co、Fe、Ni或Cu族过渡金属元素或贵金属元素。Y是Mn、V、Cr或Ti族过渡金属或X的元素。Z是III族至V族的典型元素。哈斯勒合金例如是Co2FeSi、Co2FeGe、Co2FeGa、Co2MnSi、Co2Mn1-aFeaAlbSi1-b、Co2FeGe1-cGac。
在使铁磁性层L1的磁化在沿着XY面的方向取向(将铁磁性层L1设为面内磁化膜)的情况下，例如，将铁磁性层L1设为NiFe。该XY平面是与三维坐标系BC中的X轴及Y轴双方平行的平面。另一方面，在使铁磁性层L1的磁化沿着Z轴的方向取向(将铁磁性层L1设为垂直磁化膜)的情况下，例如，将铁磁性层L1设为Co/Ni层叠膜、Co/Pt层叠膜。该Z轴是三维坐标系BC中的Z轴。
铁磁性层L1也可以在与非磁性层L2相反侧的面具备由反铁磁性层AF1构成的喷砂层。作为反铁磁性层AF1的材料，可以使用IrMn、PtMn等。
铁磁性层L1的结构也可以是合成结构。合成结构在铁磁性层L1的与非磁性层L2相反侧的面上层叠非磁性层、铁磁性层。通过将形成合成结构的两个铁磁性层的磁化反铁磁性耦合，强力地保持铁磁性层L1的磁化。
非磁性层L2可以使用公知的材料。例如，在非磁性层L2由绝缘体构成的情况下(即，非磁性层L2为隧道势垒层的情况)下，作为其材料，可以使用A12O3、SiO2、MgO及MgAl2O4等。非磁性层L2也可以使用上述的材料的Al、Si、Mg的一部分被置换为Zn、Be等的材料等。在非磁性层L2由金属构成的情况下，作为其材料，可以使用Cu、Au、Ag等。另外，在非磁性层L2由半导体构成的情况下，作为其材料，可以使用Si、Ge、CuInSe2、CuGaSe2、Cu(In，Ga)Se2等。
磁记录层L3包含铁磁性体。磁记录层L3是电阻变化部B1所具有的两个铁磁性层中的另一个。在磁记录层L3内部具有磁畴壁DW。磁畴壁DW是磁化的方向在磁记录层L3内相互朝向相反方向的磁性区域MR1与磁性区域MR2的边界。即，磁记录层L3在内部具有磁性区域MR1和磁性区域MR2这两个磁性区域。图8所示的箭头的方向M2表示磁性区域MR1的磁化的方向的一例。在图8所示的例子中，方向M2与三维坐标系BC中的X轴的正方向一致。图8所示的箭头的方向M3表示磁性区域MR2的磁化的方向的一例。在图8所示的例子中，方向M3与三维坐标系BC中的X轴的负方向一致。
在磁记录层L3所具有的端部中的磁性区域MR1侧的端部的下部设置有磁化固定部B11。在磁化固定部B11的下部设置有上述的第二端子TM2。第二端子TM2例如是电极、通路配线。
作为构成磁记录层L3的铁磁性材料，可以使用与铁磁性层L1同样的材料。构成磁记录层L3的铁磁性材料也可以是可构成铁磁性层L1的铁磁性材料中与构成铁磁性层L1的铁磁性材料不同的铁磁性材料。磁记录层L3优选具有例如选自Co、Ni、Pt、Pd、Gd、Tb、Mn、Ge、Ga中的至少一种元素。另外，在作为磁记录层L3使用垂直磁化的情况下，例如，作为构在磁记录层L3的铁磁性材料，列举Co和Ni的层叠膜、Co和Pt的层叠膜、Co和Pd的层叠膜、MnGa类材料、GdCo类材料、TbCo类材料。MnGa类材料、GdCo类材料、TbCo类材料等亚铁磁性体的饱和磁化小，可以降低为移动磁畴壁DW需要的阈值电流。另外，Co和Ni的层叠膜、Co和Pt的层叠膜、Co和Pd的层叠膜的矫顽力大，可以提高元件的稳定性。另外，能够抑制磁畴壁DW的移动速度。
磁化固定部B11包含铁磁性体。在磁化固定部B11中，磁化的方向被固定。图8所示的箭头的方向M4表示在磁化固定部B11中固定的磁化的方向(或该自旋的方向)的一例。在图8所示的例子中，方向M4与三维坐标系BC中的X轴的正方向一致。
构成磁化固定部B11的材料只要是可构成铁磁性层L1即可，也可以是任何的材料。磁化固定部B11也可以是合成结构。
在磁记录层L3所具有的端部中的磁性区域MR2侧的端部的下部设置有磁化固定部B12。在磁化固定部B12的下部设置有上述的第三端子TM3。第二端子TM2例如是电极、通路配线。
磁化固定部B12包含铁磁性体。在磁化固定部B12中，磁化的方向被固定。图8所示的箭头的方向M5表示在磁化固定部B12中固定的磁化的方向的一例。在图8所示的例子中，方向M5与三维坐标系BC中的X轴的负方向一致。
构成磁化固定部B12的材料只要是可构成铁磁性层L1的材料即可，也可以是任何的材料。磁化固定部B12也可以是合成结构。
在电流从第二端子TM2依次经由磁化固定部B11、磁记录层L3流向第三端子TM3的情况下，在与磁化固定部B12的磁化的方向M5相同的方向被自旋极化了的电子在磁记录层L3中从第三端子TM3朝向第二端子TM2流动。具体而言，在电压以第三端子TM3的电位低于第二端子TM2的电位的方式被施加在第二端子TM2与第三端子TM3之间的情况下，该电子在磁记录层L3中从第三端子TM3侧朝向第二端子TM2侧流动。
与之相对，在电流从第三端子TM3依次经由磁化固定部B12、磁记录层L3向第二端子TM2流动的情况下，在与磁化固定部B11的磁化的方向M4相同的方向被自旋极化了的电子在磁记录层L3中从第二端子TM2朝向第三端子TM3流动。具体而言，在电压以第三端子TM3的电位高于第二端子TM2的电位的方式被施加在第二端子TM2与第三端子TM3之间的情况下，该电子在磁记录层L3中从第二端子TM2侧朝向第三端子TM3侧流动。
在磁记录层L3内的磁畴壁DW的位置移动的情况下，在磁记录层L3的内部，磁性区域MR1所占的体积与磁性区域MR2所占的体积的比率发生变化。在图8所示的例子中，铁磁性层L1的磁化的方向M1是与磁性区域MR1的磁化的方向M2相同的方向，是与磁性区域MR2的磁化的方向M3相反的方向。
当朝向三维坐标系BC中的Z轴的负方向观察电阻变化部B1时，在磁畴壁DW在三维坐标系BC中的X轴的正方向移动的情况下，铁磁性层L1与磁性区域MR1重叠的面积变宽。其结果，该情况下，电阻变化元件11的电阻值因磁阻效应而变低。另一方面，在磁畴壁DW向该X轴的负方向移动的情况下，该面积变窄。其结果，该情况下，电阻变化元件11的电阻值因磁阻效应而增高。
在此，如上所述，在电阻变化部B1，磁畴壁DW因脉冲电流在第二端子TM2与第三端子TM3之间流动而移动。
即，在电流从第三端子TM3向第二端子TM2流动的情况下，磁性区域MR1向磁性区域MR2的方向扩展。其结果，磁畴壁DW向磁性区域MR2的方向移动。另一方面，在该一例中，在电流从第二端子TM2向第三端子TM3流动的情况下，磁性区域MR2向磁性区域MR1的方向扩展。其结果，磁畴壁DW向磁性区域MR1的方向移动。
这样，在电阻变化部B1，磁畴壁DW的位置根据在第二端子TM2与第三端子TM3之间流动的电流的方向(即，在磁记录层L3流动的电流的方向)、强度而移动，电阻变化元件11的电阻值发生变化。
〈运算电路的构成方法〉
图9是表示基板Sub上构成的运算电路1的一例的图。如上所述，运算电路1例如具备电阻变化元件11、输入线w1、配线w2、第一开关元件S1、第二开关元件S2、第三开关元件S3和电容器C。
基板Sub例如是半导体基板。第一开关元件S1、第二开关元件S2、第三开关元件S3和第四开关元件S4形成于基板Sub上。第二开关元件S2、第三开关元件S3和第四开关元件S4在该截面中未图示，例如处于Y方向的任意的位置。
第一开关元件S1例如通过通路配线V1与配线w2连接。另外，第一开关元件S1例如通过通路配线V2与电阻变化元件11连接。配线w2例如向y方向延伸。第二开关元件S2、第三开关元件S3在与配线w2的y方向不同的位置例如通过通路配线与配线w2连接。配线w2、第一开关元件S1、第二开关元件S2、第三开关元件S3的周围由绝缘层91覆盖。
绝缘层91是将多层配线的配线间和元件间绝缘的层间绝缘膜。绝缘层91例如是氧化硅(SiOx)、氮化硅(SiNx)、碳化硅(SiC)、氮化铬、硅碳氮(SiCN)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化锆(ZrOx)等。
电阻变化元件11例如通过通路配线V2与第一开关元件S1连接。电阻变化元件11例如是上述的磁畴壁移动元件。电阻变化元件11由绝缘层90覆盖。绝缘层90与绝缘层91同样。
输入线w1与电阻变化元件11的铁磁性层L1连接。绝缘层L4和极板L5与电阻变化元件11的磁记录层L3连接。绝缘层L4及极板L5在X方向上和与通路配线V2所连接的端部相反侧的端部连接。
绝缘层L4作为电容器C发挥功能。电容器C所具有的两个极板中的一个极板是电阻变化元件11的外周部的一部分。即，与极板L5对置的磁记录层L3的外周部作为电容器C的极板发挥功能。当磁记录层L3的外周部作为电容器C的极板发挥功能时，零件数量减少，能够抑制制造成本的增加，并且可以使制造变得容易。另外，能够使神经形态器件小型化。
符号说明
1、10 运算电路
11 电阻变化元件
12 输入电路
13 充电电路
14 输出电路
20 控制部
100 神经形态器件
C 电容器
DW 磁畴壁
L1 铁磁性层
L2 非磁性层
L3 磁记录层
L5 极板
S1 第一开关元件
S2 第二开关元件
S3 第三开关元件
S4 第四开关元件
TM1 第一端子
TM2 第二端子
TM3 第三端子
U 单元
w1 输入线
w2 配线

Claims (13)

1.一种运算电路，其具备：
电阻变化元件，其具有第一端子、第二端子和第三端子这三个端子，能够使电阻值变化；
输入线，其与所述第一端子连接；
电容器，其与所述第二端子连接，位于所述第二端子与基准电位之间；
第一开关元件，其与所述第三端子连接；
配线，其经由所述第一开关元件与所述第三端子连接；
第二开关元件，其与所述配线的第一端连接；和
第三开关元件，其与所述配线的第二端连接。
2.根据权利要求1所述的运算电路，其中，
就所述电阻变化元件而言，所述第一端子与所述第三端子之间的电阻值根据在所述第二端子与所述第三端子之间流动的脉冲电流而发生变化。
3.根据权利要求1或2所述的运算电路，其中，
具有控制所述第一开关元件、所述第二开关元件和所述第三开关元件的控制部，
所述控制部，
在输入信号从所述输入线被输入的期间，使所述第一开关元件关断，
在所述电容器中蓄积了电荷之后，使所述第一开关元件接通。
4.根据权利要求3所述的运算电路，其中，
通过使所述第一开关元件接通而从所述第三端子输出的信号由所述电阻变化元件的电阻值和所述输入信号来决定。
5.根据权利要求1～4中任一项所述的运算电路，其中，
具有控制所述第一开关元件、所述第二开关元件和所述第三开关元件的控制部，
所述控制部，
使所述第一开关元件和所述第二开关元件接通，
在所述电容器中蓄积了电荷之后，使所述第二开关元件关断，并使所述第三开关元件接通。
6.根据权利要求1～5中任一项所述的运算电路，其中，
在所述第一开关元件与所述第二开关元件之间具备电阻。
7.根据权利要求1～6中任一项所述的运算电路，其中，
在所述输入线与所述第一端子之间还具备第四开关元件。
8.根据权利要求1～7中任一项所述的运算电路，其中，
所述电容器所具有的两个极板中的一个极板为所述电阻变化元件的外周部的一部分。
9.根据权利要求1～8中任一项所述的运算电路，其中，
在所述配线连接有多个包含所述输入线、所述电阻变化元件、所述电容器、所述第一开关元件的单元。
10.根据权利要求9所述的运算电路，其中，
具有控制所述第一开关元件、所述第二开关元件和所述第三开关元件的控制部，
所述控制部使多个所述单元中的至少一部分所述单元的所述第一开关元件相互同步地进行控制。
11.根据权利要求9所述的运算电路，其中，
具有控制所述第一开关元件、所述第二开关元件和所述第三开关元件的控制部，
所述控制部使多个所述单元中的至少一部分所述单元的所述第一开关元件相互不同步地进行控制。
12.根据权利要求1～11中任一项所述的运算电路，其中，
所述电阻变化元件是磁畴壁移动型元件，
所述磁畴壁移动型元件具备：
磁记录层，其将所述第二端子与所述第三端子相连；
非磁性层，其层叠于所述磁记录层；和
铁磁性层，其与所述磁记录层夹着所述非磁性层。
13.一种神经形态器件，其具备：
权利要求1～12中任一项所述的运算电路；
输入电路，其与所述运算电路的所述输入线连接；
充电电路，其与所述运算电路的所述第二开关元件连接；和
输出电路，其与所述运算电路的所述第三开关元件连接。
CN202080051410.2A 2020-02-27 2020-02-27 运算电路和神经形态器件 Pending CN114127970A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/008025 WO2021171480A1 (ja) 2020-02-27 2020-02-27 演算回路及びニューロモーフィックデバイス

Publications (1)

Publication Number Publication Date
CN114127970A true CN114127970A (zh) 2022-03-01

Family

ID=74845336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080051410.2A Pending CN114127970A (zh) 2020-02-27 2020-02-27 运算电路和神经形态器件

Country Status (4)

Country Link
US (1) US20220261559A1 (zh)
JP (1) JP6841393B1 (zh)
CN (1) CN114127970A (zh)
WO (1) WO2021171480A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7429431B2 (ja) * 2020-02-27 2024-02-08 国立研究開発法人産業技術総合研究所 情報処理装置および情報処理装置の駆動方法
JP7356393B2 (ja) * 2020-04-10 2023-10-04 ルネサスエレクトロニクス株式会社 半導体装置
US11688457B2 (en) * 2020-12-26 2023-06-27 International Business Machines Corporation Using ferroelectric field-effect transistors (FeFETs) as capacitive processing units for in-memory computing
JP7143968B1 (ja) * 2021-01-12 2022-09-29 Tdk株式会社 磁気アレイ、磁気アレイの制御方法及び磁気アレイの制御プログラム
KR20230012882A (ko) * 2021-07-16 2023-01-26 삼성전자주식회사 자기 저항체를 포함하는 프로세싱 장치
KR20230053976A (ko) 2021-10-15 2023-04-24 삼성전자주식회사 뉴로모픽 메모리 회로 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130088911A1 (en) * 2011-10-07 2013-04-11 Elpida Memory, Inc. Semiconductor memory device and semiconductor device
US20150178619A1 (en) * 2013-07-04 2015-06-25 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method thereof
US20150269483A1 (en) * 2014-03-18 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method for neural network circuit
TW201818234A (zh) * 2016-10-12 2018-05-16 日商半導體能源研究所股份有限公司 半導體裝置及使用該半導體裝置的系統
WO2019155957A1 (ja) * 2018-02-06 2019-08-15 国立大学法人東北大学 磁気抵抗効果素子、回路装置及び回路ユニット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3752589B2 (ja) * 2003-06-25 2006-03-08 松下電器産業株式会社 不揮発性メモリを駆動する方法
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
JP5160304B2 (ja) * 2008-05-22 2013-03-13 シャープ株式会社 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法
JP5736988B2 (ja) * 2011-06-14 2015-06-17 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
WO2013111200A1 (ja) * 2012-01-23 2013-08-01 パナソニック株式会社 ニューラルネットワーク回路の学習方法
US9842646B2 (en) * 2015-04-28 2017-12-12 Hewlett Packard Enterprise Development Lp Memristor apparatus with variable transmission delay
JP7216436B2 (ja) * 2018-03-30 2023-02-01 国立大学法人東北大学 ニューラルネットワーク回路装置
US11515873B2 (en) * 2018-06-29 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130088911A1 (en) * 2011-10-07 2013-04-11 Elpida Memory, Inc. Semiconductor memory device and semiconductor device
US20150178619A1 (en) * 2013-07-04 2015-06-25 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method thereof
US20150269483A1 (en) * 2014-03-18 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Neural network circuit and learning method for neural network circuit
TW201818234A (zh) * 2016-10-12 2018-05-16 日商半導體能源研究所股份有限公司 半導體裝置及使用該半導體裝置的系統
WO2019155957A1 (ja) * 2018-02-06 2019-08-15 国立大学法人東北大学 磁気抵抗効果素子、回路装置及び回路ユニット

Also Published As

Publication number Publication date
JPWO2021171480A1 (zh) 2021-09-02
WO2021171480A1 (ja) 2021-09-02
US20220261559A1 (en) 2022-08-18
JP6841393B1 (ja) 2021-03-10

Similar Documents

Publication Publication Date Title
CN114127970A (zh) 运算电路和神经形态器件
US11276447B2 (en) Spin current magnetoresistance effect element and magnetic memory
KR100806493B1 (ko) 자기 메모리
US10482987B2 (en) Magnetic wall utilization spin MOSFET and magnetic wall utilization analog memory
CN113646912B (zh) 运算电路及神经形态器件
JP7127454B2 (ja) メモリスタ回路、メモリスタ制御システム、アナログ積和演算器、及びニューロモーフィックデバイス
KR20070057673A (ko) 기억 소자 및 메모리
US12058872B2 (en) Integrated device and neuromorphic device
US10490249B2 (en) Data writing method, inspection method, spin device manufacturing method, and magnetoresistance effect element
CN110419117A (zh) 自旋元件的稳定化方法及自旋元件的制造方法
CN112789734B (zh) 磁性元件及其制造方法、磁存储器、储备池元件、识别器
CN113366662A (zh) 磁畴壁移动元件、磁记录阵列和半导体装置
US5729137A (en) Magnetic field sensors individualized field reducers
WO2007014888A1 (en) A magnetoresistive device
US8634237B2 (en) Magnetic memory device
TWI433162B (zh) 內嵌磁性隨機存取記憶體之智慧型電力積體電路
WO2023166707A1 (ja) ニューロモーフィックデバイス
CN113970713A (zh) 用于磁化磁场传感器布置的元件的方法和系统
CN116602074A (zh) 磁阵列、磁阵列的控制方法和磁阵列的控制程序
US12457909B2 (en) Magnetic domain wall moving element, magnetic array, and neuromorphic device
JP7751723B2 (ja) 磁気アレイ、磁気アレイの制御方法及び磁気アレイの動作プログラム
US12488813B2 (en) Magnetic domain wall motion element and magnetic array
US20250248314A1 (en) Magnetic domain wall motion element and magnetic array
JP5228982B2 (ja) スピン流回路
JP2001068758A (ja) トンネル磁気抵抗（ｔｍｒ）素子の形態およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination