[go: up one dir, main page]

CN114093903A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114093903A
CN114093903A CN202110511993.9A CN202110511993A CN114093903A CN 114093903 A CN114093903 A CN 114093903A CN 202110511993 A CN202110511993 A CN 202110511993A CN 114093903 A CN114093903 A CN 114093903A
Authority
CN
China
Prior art keywords
sub
disposed
pattern
pixels
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110511993.9A
Other languages
English (en)
Other versions
CN114093903B (zh
Inventor
李忠勋
许胜皓
尹盛煜
李东炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202511214577.7A priority Critical patent/CN121174753A/zh
Publication of CN114093903A publication Critical patent/CN114093903A/zh
Application granted granted Critical
Publication of CN114093903B publication Critical patent/CN114093903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Abstract

提供一种显示装置。该显示装置包括：基板，在基板中限定有多个子像素；多个发光二极管，多个发光二极管设置在多个子像素中，多个发光二极管具有在多个发光二极管之间共享的有机层和在多个发光二极管之间共享的阴极电极；堤部，堤部设置在多个发光二极管中的成对的发光二极管之间且在阴极电极下方；多条布线，多条布线设置在堤部与基板之间；以及第一图案，第一图案穿过堤部的厚度并且与多条布线中的第一布线交叠，其中，阴极电极的第一部分设置在第一图案的外部，并且阴极电极的第二部分设置在第一图案中。

Description

显示装置
相关申请的交叉引用
本申请要求于2020年5月11日在韩国知识产权局提交的韩国专利申请第10-2020-0056145号的优先权，该韩国专利申请通过引用整体并入本文中。
技术领域
本公开涉及显示装置，并且更具体地，涉及可以改善从多个发光二极管发射的光的颜色混合的显示装置。
背景技术
当前，随着技术进入全面信息时代，在视觉上表达电信息信号的显示装置的领域已经迅速发展，并且继续进行研究以改善各种显示装置的性能，例如薄厚度、轻重量和低功耗。
在各种类型的显示装置中，诸如有机显示装置的发光显示装置是自发光显示装置，使得不需要单独的光源，这不同于液晶显示装置。因此，发光显示装置可以被制造为具有轻重量和小厚度。此外，由于发光显示装置以低电压被驱动，因此不仅在功耗方面而且在颜色实现、响应速度、视角和对比度方面都是有利的，使得发光显示装置正在作为下一代显示器被研究。
发明内容
本公开要实现的一个目的是提供一种可以在显示装置被驱动时减小漏电流的显示装置。
本公开要实现的另一个目的是提供一种减小具有公共层的多个发光二极管中的一些发光二极管的由于漏电流引起的发射的显示装置。
本公开要实现的又一个目的是提供一种改善低灰度级的图像显示质量的显示装置。
本公开的目的不限于以上提及的目的，并且本领域技术人员根据以下描述可以清楚地理解以上未提及的其他目的。
根据本公开的一方面，一种显示装置包括：基板，在基板中限定有多个子像素；多个发光二极管，多个发光二极管设置在多个子像素中，多个发光二极管具有在多个发光二极管之间共享的有机层以及在多个发光二极管之间共享的阴极电极；堤部，堤部被设置在多个发光二极管中的成对的发光二极管之间且在阴极电极下方；多条布线，多条布线设置在堤部与基板之间；以及第一图案，第一图案穿过堤部的厚度，并且第一图案与多条布线中的第一布线交叠，其中，阴极电极的第一部分设置在第一图案的外部，并且阴极电极的第二部分设置在第一图案中。因此，第一图案中的阴极电极和有机层的长度增加，使得漏电流流经的路径的长度增加，这可以减小由于漏电流引起的显示质量的劣化。
在一个实施方式中，一种显示装置包括：基板，在基板中限定有多个子像素；多个发光二极管，多个发光二极管设置在多个子像素中，多个发光二极管具有在多个发光二极管之间共享的有机层以及在多个发光二极管之间共享的阴极电极；堤部，堤部设置在多个发光二极管中的成对的发光二极管之间并且在阴极电极下方；以及布线，布线设置在堤部与基板之间，其中，阴极电极的与布线交叠的第一部分与阴极电极的没有与布线交叠的第二部分相比更靠近布线。
示例性实施方式的其他详细内容包括在具体实施方式和附图中。
根据本公开，可以改善通过多个发光二极管的公共层的电流的泄漏。
根据本公开，当显示装置被驱动时，减少了不期望的发光二极管的发射，以改善颜色再现率。
根据本公开，当显示低灰度级的图像时，可以通过使点或颜色异常的视觉识别最小化来改善显示质量。
根据本公开的效果不限于以上例举的内容，并且在本说明书中包括更多种效果。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本公开的上述和其他方面、特征和其他优点，在附图中：
图1是根据本公开的示例性实施方式的显示装置的示意图。
图2是根据本公开的示例性实施方式的显示装置的子像素的电路图。
图3A是根据本公开的示例性实施方式的显示装置的放大平面图。
图3B是根据本公开的示例性实施方式的沿图3A的IIIb-IIIb'截取的截面图。
图4是根据本公开的另一示例性实施方式的显示装置的截面图。
图5是根据本公开的又一示例性实施方式的显示装置的截面图。
图6是根据本公开的又一示例性实施方式的显示装置的放大平面图。
图7A是根据本公开的又一示例性实施方式的显示装置的放大平面图。
图7B是根据一个实施方式的沿图7A的VIIb-VIIb'截取的截面图。
图8是根据本公开的又一示例性实施方式的显示装置的放大平面图。
图9是根据本公开的又一示例性实施方式的显示装置的放大平面图。
图10A是根据本公开的又一示例性实施方式的显示装置的放大平面图。
图10B是根据一个实施方式的沿图10A的Xb-Xb'截取的显示装置的截面图。
图11是根据本公开的又一示例性实施方式的显示装置的放大平面图。
图12是根据本公开的又一示例性实施方式的显示装置的放大平面图。
图13是根据本公开的又一示例性实施方式的显示装置的放大平面图。
具体实施方式
通过参考以下详细描述的示例性实施方式以及附图，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于本文中公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员可以完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围限定。
在用于描述本公开的示例性实施方式的附图中示出的形状、尺寸、比率、角度、数量等仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细说明，以避免不必要地使本公开的主题模糊。本文中所使用的诸如“包括”、“具有”和“包含”的术语通常旨在允许添加其他部件，除非该术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何提及可以包括复数。
即使没有明确说明，部件也被解释为包括普通误差范围。
当使用诸如“在…上”、“在…上方”、“在…下方”和“在…附近”的术语来描述两个部分之间的位置关系时，除非该术语与术语“紧接”或“直接”一起使用，否则一个或更多个部分可以位于这两个部分之间。
当元件或层设置在另一元件或层“上”时，该元件或层可以直接设置在另一元件或层上，或者其他层或其他元件可以置于它们之间。
尽管术语“第一”、“第二”等用于描述各种部件，但是这些部件不受限于这些术语。这些术语仅用于将一个部件与其他部件区分开。因此，在本公开的技术概念中，下面要提到的第一部件可以是第二部件。
在整个说明书中，相同的附图标记通常表示相同的元件。
为了便于描述，示出了附图中所示的每个部件的尺寸和厚度，并且本公开不限于所示的部件的尺寸和厚度。
本公开的各种实施方式的特征可以部分或全部彼此添附或组合，并且可以在技术上以各种方式互锁和操作，并且实施方式可以彼此独立地或彼此相关联地执行。
在下文中，将参照附图详细描述根据本公开的示例性实施方式的显示装置。
图1是根据本公开的示例性实施方式的显示装置的示意图。在图1中，为了便于描述，在显示装置100的各种部件中，示出了显示面板PN、栅极驱动器GD、数据驱动器DD和定时控制器TC。
参照图1，显示装置100包括具有多个子像素SP的显示面板PN、向显示面板PN提供各种信号的栅极驱动器GD和数据驱动器DD以及控制栅极驱动器GD和数据驱动器DD的定时控制器TC。
栅极驱动器GD根据从定时控制器TC提供的多个栅极控制信号GCS向多条扫描线SL提供多个扫描信号。多个扫描信号可以包括第一扫描信号SCAN1和第二扫描信号SCAN2。尽管在图1中，一个栅极驱动器GD被设置为与显示面板PN的一侧间隔开，然而栅极驱动器GD也可以按面板内栅极(GIP)的方式被设置，并且栅极驱动器GD的数量及其布置不限于此。
数据驱动器DD根据从定时控制器TC提供的多个数据控制信号DCS，将从定时控制器TC输入的图像数据RGB转换为使用基准伽马电压的数据电压。此外，数据驱动器DD可以将转换后的数据电压提供给多条数据线DL。
定时控制器TC对从外部输入的图像数据RGB进行对准，以将图像数据提供给数据驱动器DD。定时控制器TC可以使用从外部输入的同步信号SYNC，诸如点时钟信号、数据使能信号和水平/垂直同步信号，来生成栅极控制信号GCS和数据控制信号DCS。此外，定时控制器TC将所生成的栅极控制信号GCS和数据控制信号DCS分别提供给栅极驱动器GD和数据驱动器DD，以控制栅极驱动器GD和数据驱动器DD。
显示面板PN是向用户显示图像并且包括多个子像素SP的配置。在显示面板PN中，多条扫描线SL和多条数据线DL彼此相交，并且多个子像素SP分别连接至扫描线SL和数据线DL。即使未在附图中示出，多个子像素SP也可以连接至高电位电力线、低电位电力线、初始化信号线和发射控制信号线。
子像素SP是构成屏幕的最小单元，并且多个子像素SP中的每一个可以包括发光二极管和用于驱动发光二极管的驱动电路。可以根据显示面板PN的类型以不同的方式限定多个发光二极管。例如，当显示面板PN是有机发光显示面板时，发光二极管可以是包括阳极、有机层和阴极的有机发光二极管。除此之外，作为发光二极管，还可以使用包括量子点(QD)的量子点发光二极管(QLED)。在下文中，尽管将在发光二极管是有机发光二极管的假设下进行描述，然而发光二极管的类型不限于此。
像素电路是用于控制发光二极管的驱动的电路。例如，像素电路可以被配置成包括电容器和多个晶体管，但是不限于此。
在下文中，将参照图2更详细地描述子像素SP的像素电路。
图2是根据本公开的示例性实施方式的显示装置的子像素的电路图。
参照图2，多个子像素SP的像素电路包括第一晶体管至第六晶体管T1、T2、T3、T4、T5和T6以及电容器Cst。
第一晶体管T1连接至第二扫描线，以由通过第二扫描线提供的第二扫描信号SCAN2控制。此外，第一晶体管T1可以电连接在提供数据电压Vdata的数据线与电容器Cst之间。当导通电平的第二扫描信号SCAN2通过第二扫描线施加至第一晶体管T1时，第一晶体管T1将数据电压Vdata从数据线传输至电容器Cst。第一晶体管T1可以被称为开关晶体管，其控制数据电压Vdata被施加至电容器Cst的定时。
第二晶体管T2可以电连接在被提供有高电位电力信号EVDD的高电位电力线与第五晶体管T5之间。此外，第二晶体管T2的栅电极可以电连接至电容器Cst。第二晶体管T2可以被称为驱动晶体管，其根据施加至栅电极的电压来控制流经发光二极管120的电流以控制发光二极管120的亮度。
第三晶体管T3可以由通过第一扫描线提供的第一扫描信号SCAN1控制。根据第二晶体管T2和第三晶体管T3的类型，第三晶体管T3可以电连接在第二晶体管T2的栅电极与漏电极之间或者在栅电极与源电极之间。
其中，用作驱动晶体管的第二晶体管T2需要根据施加至子像素SP的数据电压Vdata来控制流经发光二极管120的电流。然而，设置在每个子像素SP中的第二晶体管T2的阈值电压偏差可能引起设置在每个子像素SP中的发光二极管120的亮度偏差。
此时，第三晶体管T3被设置为补偿第二晶体管T2的阈值电压偏差，使得第三晶体管T3可以被称为补偿晶体管。例如，当施加使第三晶体管T3导通的第一扫描信号SCAN1时，将通过从高电位电力信号EVDD减去第二晶体管T2的阈值电压而获得的电压施加至第二晶体管T2的栅电极。此外，在其中减去了阈值电压的高电位电力信号EVDD被施加至第二晶体管T2的栅电极的状态下，数据电压Vdata被施加至电容器Cst以补偿第二晶体管T2的阈值电压偏差。
其中，示出了从不同的扫描线向第三晶体管T3和第一晶体管T1施加不同的扫描信号SCAN1和SCAN2。然而，第三晶体管T3和第一晶体管T1可以连接至相同的扫描线并且可以被施加有相同的扫描信号SCAN1和SCAN2，并且它们不限于此。
第四晶体管T4可以电连接至电容器Cst和被提供有初始化信号Vini的初始化信号线。此外，第四晶体管T4可以由通过发射控制信号线提供的发射控制信号EM控制。当通过发射控制信号线施加导通电平的发射控制信号EM时，第四晶体管T4可以对电容器Cst的电压进行初始化，或者缓慢地对施加至电容器Cst的数据电压Vdata进行放电，以允许根据数据电压Vdata的电流流经发光二极管120。
第五晶体管T5电连接在第二晶体管T2与发光二极管120之间，并且可以由通过发射控制信号线提供的发射控制信号EM控制。当在如下状态下施加导通电平的发射控制信号EM时第五晶体管T5导通：其中数据电压Vdata被施加至电容器Cst，并且其中阈值电压被补偿的高电位电力信号EVDD被施加至第二晶体管T2的栅电极。因此，电流可以流经发光二极管120。
第六晶体管T6电连接在通过其提供初始化信号Vini的初始化信号线与发光二极管120的阳极之间，并且由通过第一扫描线提供的第一扫描信号SCAN1控制。当通过第一扫描线施加导通电平的第一扫描信号SCAN1时，第六晶体管T6可以利用初始化信号Vini来对发光二极管120的阳极或第二晶体管T2与第五晶体管T5之间的节点进行初始化。
电容器Cst可以是存储电容器，其存储施加至用作驱动晶体管的第二晶体管T2的栅电极的电压。在此，电容器Cst电连接在第二晶体管T2的栅电极与发光二极管120的阳极之间。因此，电容器Cst可以存储第二晶体管T2的栅电极的电压与施加至发光二极管120的阳极的电压之间的差。
在下文中，将参照图3A和图3B更详细地描述根据本公开的示例性实施方式的显示装置100的子像素SP。
图3A是根据本公开的示例性实施方式的显示装置的放大平面图。图3B是根据一个实施方式的沿图3A的IIIb-IIIb'截取的截面图。参照图3A和图3B，根据本公开的示例性实施方式的显示装置100包括基板110、缓冲层111、栅绝缘层112、层间绝缘层113、钝化层114、平坦化层115、堤部116、高电位电力线PL、多条扫描线SL、数据线DL、初始化信号线IL、发射控制信号线EL、第五晶体管T5、发光二极管120、间隔物130以及多个第一图案140。在图3A中，为了便于描述，仅示出了发光二极管120的配置中的阳极121。此外，在图3B中，为了便于描述，仅示出了像素电路的电容器Cst和多个晶体管T1、T2、T3、T4、T5和T6中的第五晶体管T5。
参照图3A，多个子像素SP是发光的单独单元，并且相应的发光二极管120设置在多个子像素SP中的每一个中。多个子像素SP包括发射不同颜色的光的第一子像素SP1、第二子像素SP2和第三子像素SP3。例如，第一子像素SP1是蓝色子像素，第二子像素SP2是绿色子像素，并且第三子像素SP3是红色子像素。
多个第一子像素SP1可以被设置为形成多个列。也就是说，多个第一子像素SP1可以设置在同一列上。此外，在一个实施方式中，多个第二子像素SP2和多个第三子像素SP3可以设置在其上设置有多个第一子像素的多个列之间。例如，多个第一子像素SP1设置在一个列上，并且第二子像素SP2和第三子像素SP3可以一起设置在相邻列上。此外，多个第二子像素SP2和多个第三子像素SP3可以交替地设置在同一列上。在本说明书中，描述了多个子像素SP包括第一子像素SP1、第二子像素SP2和第三子像素SP3。然而，多个子像素SP的布置、数量和颜色组合可以根据设计以各种方式变化并且不限于此。
沿列方向延伸的高电位电力线PL设置在多个子像素SP之间。多条高电位电力线PL是将高电位电力信号EVDD传输至多个子像素SP中的每一个的布线。多条高电位电力线PL中的每一条可以设置在第一子像素SP1与第二子像素SP2之间以及第一子像素SP1与第三子像素SP3之间。
与多条高电位电力线PL类似，多条数据线DL被设置以沿列方向延伸。多条数据线DL是将数据电压Vdata传输至多个子像素SP的布线。多条数据线DL中的每一条可以设置在第二子像素SP2与高电位电力线PL之间以及第三子像素SP3与高电位电力线PL之间。然而，多条数据线DL也可以设置在多条高电位电力线PL与第一子像素SP之间，但不限于此。
设置了沿行方向延伸的多条扫描线SL。多条扫描线SL是将扫描信号SCAN1和SCAN2传输至多个子像素SP的布线。多条扫描线SL包括第一扫描线SL1和第二扫描线SL2。第一扫描线SL1被设置为在第二子像素SP2与第三子像素SP3之间沿行方向延伸，并且第二扫描线SL2可以被设置为跨第二子像素SP2沿行方向延伸。
与多条扫描线SL类似，沿行方向延伸的多条初始化信号线IL设置在多个子像素SP之间。多条初始化信号线IL是将初始化信号Vini传输至多个子像素SP的布线。多条初始化信号线IL可以设置在第二子像素SP2与第三子像素SP3之间。多条初始化信号线IL可以设置在第一扫描线SL1与第二扫描线SL2之间。
与多条扫描线SL类似，多条发射控制信号线EL被设置以沿行方向延伸。多条发射控制信号线EL是将发射控制信号EM传输至多个子像素SP的布线。多条发射控制信号线EL可以被设置为与多条第二扫描线SL2相邻。多条发射控制信号线EL可以被设置为跨第二子像素SP2沿行方向延伸。第二扫描线SL2可以设置在多条发射控制信号线EL与多条初始化信号线IL之间。
同时，多条布线可以被分类为传输直流(DC)信号的DC线和传输交流(AC)信号的AC线。在多条布线中，传输作为DC信号的高电位电力信号EVDD和初始化信号Vini的高电位电力线PL和初始化信号线IL可以包括在DC线中。此外，在多条布线中，传输作为AC信号的扫描信号SCAN1和SCAN2以及数据电压Vdata的扫描线SL和数据线DL可以包括在AC线中。
多个间隔物130设置在多个子像素SP之间。当在多个子像素SP中形成发光二极管120时，可以将精细金属掩模(FMM)用作沉积掩模。此时，为了抑制可能由于与沉积掩模的接触而产生的损坏并保持沉积掩模与基板110之间的预定距离，可以设置多个间隔物130。
多个第一图案140设置在多个子像素SP之间。多个第一图案140的至少一部分可以被设置为与多条布线中的传输DC信号的DC线交叠。
多个第一图案140包括第一部分141和第二部分142。第一部分141是在多个子像素SP之间沿列方向延伸的部分。第一部分141可以是在第一子像素SP1与第二子像素SP2之间以及在第一子像素SP1与第三子像素SP3之间沿列方向延伸的部分。此外，第一部分141的至少一部分可以与DC线中的沿列方向延伸的DC线交叠。例如，第一部分141沿列方向延伸以与作为DC线的高电位电力线PL交叠。
第二部分142是在多个子像素SP之间沿行方向延伸的部分。第二部分142可以是在第二子像素SP2与第三子像素SP3之间以及在第一子像素SP1与第一子像素SP1之间沿行方向延伸的部分。此时，第二部分142可以从第一部分141沿行方向延伸，或者可以被设置为与第一部分141分离。此外，第二部分142的至少一部分可以与DC线中的沿行方向延伸的DC线交叠。例如，沿行方向延伸的第二部分142的至少一部分可以被设置为与作为DC线的初始化信号线IL交叠。
通过被设置为在多个子像素SP之间与DC线交叠的多个第一图案140，可以减小来自多个发光二极管120的漏电流，这将参照图3B更详细地描述。
参照图3B，基板110是用于支承显示装置100的其他部件的支承构件，并且可以由绝缘材料配置。例如，基板110可以由玻璃或树脂形成。此外，基板110可以被配置成包括诸如聚合物或聚酰亚胺(PI)的塑料，或者可以由具有柔性的材料形成。
在基板110上设置有缓冲层111。缓冲层111可以减少湿气或杂质从基板110的渗透。缓冲层111可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。然而，根据基板110的类型或晶体管的类型，可以省略缓冲层111，但不限于此。
在缓冲层111上设置有第五晶体管T5。第五晶体管T5包括有源层ACT、栅电极GE、源电极SE和漏电极DE。
有源层ACT可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但不限于此。例如，当有源层ACT由氧化物半导体形成时，有源层ACT由沟道区、源极区和漏极区形成，并且源极区和漏极区可以是导电区，但不限于此。
在有源层ACT上设置有栅绝缘层112。栅绝缘层112是使有源层ACT与栅电极GE绝缘的绝缘层，并且可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。
在栅绝缘层112上设置有栅电极GE。栅电极GE可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。
在栅电极GE上设置有层间绝缘层113。在层间绝缘层113中，形成接触孔，源电极SE和漏电极DE通过该接触孔连接至有源层ACT。层间绝缘层113可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。
在层间绝缘层113上设置有源电极SE和漏电极DE。设置成彼此间隔开的源电极SE和漏电极DE可以电连接至有源层ACT。源电极SE和漏电极DE可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。
在层间绝缘层113上设置有高电位电力线PL和数据线DL。高电位电力线PL和数据线DL设置在与源电极SE和漏电极DE相同的层上并且由相同的导电材料形成，但不限于此。例如，高电位电力线PL和数据线DL可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。
在高电位电力线PL、数据线DL、源电极SE和漏电极DE上设置有钝化层114。钝化层114是用于保护钝化层114下方的部件的绝缘层。例如，钝化层114可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。此外，根据示例性实施方式，可以省略钝化层114。
在钝化层114上设置有平坦化层115。平坦化层115是使基板110的上部平坦化的绝缘层。平坦化层115可以由有机材料形成，并且例如可以由聚酰亚胺或光亚克力的单层或双层配置，但不限于此。
在多个子像素SP中的每一个中且在平坦化层115上设置有发光二极管120。发光二极管120包括阳极(阳极电极)121、有机层122和阴极(阴极电极)123。
阳极121设置在平坦化层115上。阳极121电连接至像素电路的晶体管，例如第二晶体管T2和第五晶体管T5，以被提供有驱动电流。阳极121向有机层122提供空穴，使得阳极121可以由具有高功函数的导电材料形成。例如，阳极121可以由诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成，但不限于此。
其中，显示装置100可以由顶部发射型或底部发射型实现。当显示装置100是顶部发射型时，可以在阳极121下方添加由诸如铝(Al)或银(Ag)的具有优异反射效率的金属材料形成的反射层。因此，从有机层122发射的光从阳极121被反射以定向至上部方向，即阴极123。相比之下，当显示装置100是底部发射型时，阳极121可以仅由透明导电材料形成。在下文中，将在根据本公开的示例性实施方式的显示装置100是顶部发射型的假设下进行描述。
在阳极121和平坦化层115上设置有堤部116。堤部116是设置在多个子像素SP之间以划分多个子像素SP的绝缘层。堤部116包括暴露阳极121的一部分的开口。堤部116可以是被设置为覆盖阳极121的边缘或边界的有机绝缘材料。例如，堤部116可以由聚酰亚胺树脂、丙烯酸树脂或苯并环丁烯(BCB)基树脂形成，但不限于此。
在堤部116上设置有间隔物130。间隔物130设置在堤部116上，以在形成发光二极管120时与沉积掩模保持预定距离。间隔物130可以使沉积掩模和间隔物130下方的堤部116和阳极121与沉积掩模保持预定距离并抑制由于接触而造成的损坏。此时，多个间隔物130可以形成为具有朝向上部较窄的形状，例如锥形，以减小与沉积掩模接触的面积。
在阳极121、堤部116和间隔物130上设置有有机层122。有机层122包括发光层和公共层。发光层是发射具有特定颜色的光的有机层，使得可以在第一子像素SP1、第二子像素SP2和第三子像素SP3上设置不同的发光层，或者可以在多个子像素SP中的全部上设置相同的发光层。例如，当在多个子像素SP上设置不同的发光层时，在第一子像素SP1中设置蓝色发光层，在第二子像素SP2中设置绿色发光层，并且可以在第三子像素SP3中设置红色发光层。此外，多个子像素SP的发光层彼此连接以在多个子像素SP上方形成为一个层。例如，发光层设置在多个子像素SP中的全部上，并且可以借助于单独的光转换层、滤色器等将来自发光层的光转换为各种颜色的光。
此外，发射相同颜色的光的多个发光层可以被层压在一个子像素SP上。例如，两个蓝色发光层被层压在第一子像素SP1上，两个绿色发光层被层压在第二子像素SP2上，并且两个红色发光层可以被层压在第三子像素SP3上。在这种情况下，在多个发光层之间设置电荷生成层CGL(未示出)，以向多个发光层中的每一个平稳地提供电子或空穴。也就是说，电荷生成层可以设置在两个蓝色发光层之间、两个绿色发光层之间以及两个红色发光层之间。
此外，发射不同颜色的光的多个发光层可以被层压在一个子像素SP上。例如，蓝色发光层和黄绿色发光层被层压在多个子像素SP中的全部上，使得多个子像素SP中的全部可以实现白光。在这种情况下，电荷生成层可以设置在蓝色发光层与黄绿色发光层之间。
公共层是有机层122的一部分，其被设置以改善发光层的发射效率。公共层可以在多个子像素SP上方形成为一个层。也就是说，多个子像素SP的公共层被连接以一体地形成。公共层可以包括电荷生成层、空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一者，但不限于此。
在有机层122上设置有阴极123。阴极123向有机层122提供电子，使得阴极123可以由具有低功函数的导电材料形成。阴极123可以在多个子像素SP上方形成为一个层。也就是说，多个子像素SP的阴极123被连接以一体地形成。例如，阴极123可以由诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料或诸如MgAg或镱(Yb)合金的金属合金形成，并且还可以包括金属掺杂层，但不限于此。其中，尽管未在图中示出，然而阴极123电连接至低电位电力线，以被提供有低电位电力信号EVSS(参见图2)。
在堤部116中设置有多个第一图案140。多个第一图案140可以是在多个子像素SP之间且在堤部116中形成的沟槽。多个第一图案140可以是从堤部116到堤部116下方的平坦化层115形成的沟槽。然而，多个第一图案140可以仅形成在堤部116中，但不限于此。此外，尽管在图3B中示出了多个第一图案140是V形沟槽，然而多个第一图案140也可以以各种形状形成，但不限于此。
多个第一图案140中的至少一些可以被设置为与多条布线交叠。例如，多个第一图案140中的至少一些可以被设置为与多条布线中的诸如高电位电力线PL的DC线交叠。
其中，多个发光二极管120的公共层可以在多个子像素SP中的全部上方形成为一个层。此时，由于多个子像素SP的发光二极管120被形成为共享公共层，所以当特定子像素SP的发光二极管120发光时，可能发生电流流向相邻子像素SP的发光二极管120的现象，即电流泄漏现象。电流泄漏现象使不期望的子像素SP的发光二极管120发光，这导致多个子像素SP之间的颜色混合并且增加了功耗。此外，由于漏电流导致在视觉上识别颜色异常和点缺陷，使得显示质量劣化。例如，当多个子像素SP中的仅第一子像素SP1发光时，被提供以驱动第一子像素SP1的发光二极管120的电流的一部分可能借助于公共层泄漏到与第一子像素SP1相邻的第二子像素SP2和第三子像素SP3。
此外，针对多个子像素SP中的每一个分别设置的发光层具有不同的导通电压。例如，用于驱动其上设置有蓝色发光层的第一子像素SP1的导通电压是最高的导通电压，而用于驱动其上设置有红色发光层的第三子像素SP3的导通电压是最低的导通电压。在具有比具有最高导通电压的第一子像素SP1的导通电压低的导通电压的第二子像素SP2和第三子像素SP3中，电流流经的屏障低。因此，通过公共层泄漏的电流可以容易地从具有较高导通电压的第一子像素SP1流向具有较低导通电压的第二子像素SP2和第三子像素SP3。因此，当驱动第一子像素SP1时，具有低导通电压的第二子像素SP2和第三子像素SP3可以一起发光。
具体地，在低灰度级驱动期间，从正被驱动的子像素SP发射的光的亮度低，使得可以更容易地识别从相邻子像素SP发射的光。也就是说，在低灰度级驱动期间，更容易识别由于漏电流引起的颜色异常和点缺陷，这可能导致显示质量的严重劣化。此外，当显示具有低灰度级的白光时，具有最低导通电压的第三子像素SP3首先通过公共层发光，使得可能出现显示白中带红而不是纯白色的淡红现象。
因此，在根据本公开的示例性实施方式的显示装置100中，设置多个第一图案140以减少通过发光二极管120的公共层的漏电流。首先，将多个发光二极管120的有机层122和阴极123设置在其上形成有多个第一图案140的堤部116上，使得有机层122和阴极123也可以设置在多个第一图案140中。由于有机层122和阴极123沿着多个第一图案140沉积，因此可以增加漏电流流经的路径的长度。由于沿着多个第一图案140和堤部116形成用作漏电流的路径的有机层122的公共层，因此可以增加公共层的长度并且可以增加漏电流的路径的长度。因此，通过作为沟槽的第一图案140增加了用作漏电流流经的路径的有机层122的长度，使得增加了有机层122的电阻。通过增加有机层122的电阻，例如，施加到相邻子像素的电压减小到低于上述相邻子像素的导通电压的水平。因此，可以减少流向相邻子像素SP的发光二极管120的漏电流。
此外，在根据本公开的示例性实施方式的显示装置100中，漏电流的载流子可以被在多个第一图案140中由阴极123和DC线形成的电容器捕获。具体地，多个第一图案140可以被设置为与DC线交叠。阴极123的设置在与DC线交叠的第一图案140中的部分与阴极123的设置在第一图案140外部且没有与DC线交叠的部分相比，更靠近DC线。在一个实施方式中，多个第一图案140是在堤部116和平坦化层115中形成的凹槽。此外，在第一图案140中，阴极123和DC线，例如阴极123和高电位电力线PL或阴极123和初始化信号线IL可以形成电容器。如果未设置第一图案140，则诸如堤部116和平坦化层115的各种绝缘层设置在阴极123与例如高电位电力线PL或初始化信号线IL的DC线之间。因此，阴极123与DC线之间的间隔增加，使得难以形成电容器。然而，在根据本公开的示例性实施方式的显示装置100中，第一图案140形成在堤部116和平坦化层115中，使得阴极123与DC线之间的距离变得接近。因此，阴极123和DC线可以形成电容器。此外，流向相邻子像素SP的漏电流的载流子被由阴极123和DC线形成的电容器捕获，使得可以减少流向相邻子像素SP的漏电流。
其中，当多个第一图案140与例如扫描线SL和数据线DL的AC信号流经的AC线交叠时，也可以在阴极123与AC线之间形成电容器。然而，AC信号的幅值和方向根据时间而变化，使得阴极123与AC线之间的电容器可能不会被稳定地配置，并且漏电流的载流子几乎不被电容器捕获。因此，在根据本公开的示例性实施方式的显示装置100中，多个第一图案140被设置为与诸如高电位电力线PL和初始化信号线IL的DC线交叠，但不与AC线交叠。因此，可以稳定地捕获漏电流的载流子。因此，在根据本公开的示例性实施方式的显示装置100中，第一图案140被设置为与DC线交叠，使得可以进一步减少传输至相邻子像素SP的漏电流。
图4是根据本公开的另一示例性实施方式的显示装置的截面图。与图1至图3B的显示装置100相比，图4的显示装置400与图1至图3B的显示装置100之间的唯一区别是晶体管T5和T6，而其他配置基本上相同，因此将省略冗余描述。
参照图4，在基板110上设置有第一缓冲层411a和第二缓冲层411b。第一缓冲层411a和第二缓冲层411b可以减少湿气或杂质从基板110的渗透。第一缓冲层411a和第二缓冲层411b可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。然而，根据基板110的类型或晶体管的类型，可以省略第一缓冲层411a和第二缓冲层411b，但不限于此。
在第一缓冲层411a与第二缓冲层411b之间设置有遮光层BSM。遮光层BSM被设置为与下面将要描述的第五晶体管T5的第五有源层ACT5交叠，以保护第五晶体管T5免受从外部引入的激光或光或者从外部引入的湿气的影响，以减少第五晶体管T5的器件特性的变形。其中，尽管在图4中示出了遮光层BSM是浮置的，然而遮光层BSM也可以电连接至其他构造，例如多条布线，但不限于此。
在第二缓冲层411b上设置有第五晶体管T5。第五晶体管T5包括第五有源层ACT5、第五栅电极GE5、第五源电极SE5和第五漏电极DE5。
第五有源层ACT5设置在第二缓冲层411b上，以便与遮光层BSM交叠。第五有源层ACT5可以由低温多晶硅(LTPS)形成。多晶硅具有高迁移率，使得能量消耗低并且可靠性高。因此，可以将由多晶硅材料形成的晶体管应用于驱动晶体管。
在第五有源层ACT5上设置有第一栅绝缘层412a。第一栅绝缘层412a是使第五有源层ACT5与第五栅电极GE5绝缘的绝缘层，并且可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。
在第一栅绝缘层412a上设置有第五栅电极GE5。第五栅电极GE5可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。
在第五栅电极GE5上设置有第一层间绝缘层413a和第二层间绝缘层413b。可以在第一层间绝缘层413a和第二层间绝缘层413b中分别形成接触孔，第五源电极SE5和第五漏电极DE5通过该接触孔连接至第五有源层ACT5。第一层间绝缘层413a和第二层间绝缘层413b可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。
在第二层间绝缘层413b上设置有第五源电极SE5和第五漏电极DE5。设置为彼此间隔开的第五源电极SE5和第五漏电极DE5可以电连接至第五有源层ACT5。第五源电极SE5和第五漏电极DE5可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。
在第五源电极SE5和第五漏电极DE5上设置有钝化层114，并且在钝化层114上设置有连接电极CE。连接电极CE是将阳极121电连接至第五晶体管T5和第六晶体管T6的连接构件，并且设置在钝化层114与平坦化层115之间。然而，可以省略连接电极CE并且不限于此。
第六晶体管T6设置在第一栅绝缘层412a上。第六晶体管T6包括第六有源层ACT6、第六栅电极GE6、第六源电极SE6和第六漏电极DE6。
第六有源层ACT6设置在第一栅绝缘层412a上。第六有源层ACT6可以由氧化物半导体形成。氧化物半导体材料具有比硅的带隙大的带隙，使得电子在截止状态下不能越过该带隙。因此，氧化物半导体材料具有低的截止电流。因此，可以将由氧化物半导体材料形成的晶体管应用于具有短的导通时间并维持长的截止时间的开关晶体管。
在第六有源层ACT6上设置有第一层间绝缘层413a，并且在第一层间绝缘层413a上设置有第二栅绝缘层412b和第六栅电极GE6。第二栅绝缘层412b可以以与第六栅电极GE6相同的方式被图案化。第二栅绝缘层412b可以形成为对应于第六栅电极GE6，而不是形成在整个基板110上。在图4中，示出了第一栅绝缘层412a形成在整个基板110上，并且第二栅绝缘层412b以与第六栅电极GE6相同的方式被图案化。然而，第二栅绝缘层412b可以设置在整个基板110上，或者第一栅绝缘层412a可以以与第五栅电极GE5相同的方式被图案化，但不限于此。
第六栅电极GE6可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。
在第六栅电极GE6上设置有第二层间绝缘层413b，并且在第二层间绝缘层413b上设置有第六源电极SE6和第六漏电极DE6。被设置为彼此间隔开的第六源电极SE6和第六漏电极DE6可以电连接至第六有源层ACT6。第六源电极SE6和第六漏电极DE6可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。
第五晶体管T5的第五漏电极DE5可以连接至第六晶体管T6的第六源电极SE6。第五漏电极DE5和第六源电极SE6可以一体地形成。因此，第五晶体管T5和第六晶体管T6两者可以电连接至发光二极管120的阳极121。
其中，在图4中描述了第五晶体管T5的第五有源层ACT5由低温多晶硅形成并且第六晶体管T6的第六有源层ACT6由氧化物半导体材料形成。然而，第五有源层ACT5可以由氧化物半导体材料形成，或者第六有源层ACT6可以由低温多晶硅形成，但不限于此。
在根据本公开的另一示例性实施方式的显示装置400中，像素电路的多个晶体管T1、T2、T3、T4、T5和T6由不同类型配置，以改善像素电路的性能。像素电路包括多个晶体管T1、T2、T3、T4、T5和T6以及电容器Cst，并且多个晶体管T1、T2、T3、T4、T5和T6由不同类型的晶体管形成。例如，在多个晶体管T1、T2、T3、T4、T5和T6中的一些晶体管中，有源层由低温多晶硅形成，并且在其他晶体管中，有源层可以由氧化物半导体材料形成。包括低温多晶硅的晶体管具有高迁移率和低功耗，使得晶体管可以应用为驱动晶体管。包括氧化物半导体材料的晶体管具有短的导通时间并且维持长的截止时间，使得晶体管可以应用为开关晶体管。因此，在根据本公开的另一示例性实施方式的显示装置400中，考虑到构造像素电路的多个晶体管T1、T2、T3、T4、T5和T6的功能，有源层可以由不同的材料配置，以改善像素电路的性能。
图5是根据本公开的又一示例性实施方式的显示装置的截面图。与图4的显示装置400相比，图5的显示装置500还包括伪线(dummy line)DPL，但是其他配置基本上相同，因而将省略冗余描述。
参照图5，在高电位电力线PL上设置有钝化层114，并且在钝化层114上设置有伪线DPL。伪线DPL是在设置在基板110上的多条布线中的与基板110的距离最大的线(例如，设置在最上部处的线)，并且被设置为交叠在高电位电力线PL与第一图案140之间。此外，伪线DPL电连接至高电位电力线PL，以被施加有被传输至高电位电力线PL的高电位电力信号EVDD，即DC信号。因此，在基板110上的多条布线中设置在最上部处的且电连接至高电位电力线PL的伪线DPL可以与设置在第一图案140中的阴极123形成电容器。
在根据本公开的又一示例性实施方式的显示装置500中，DC信号被施加至设置在基板110上的布线中的设置在最上部处的布线，以提高在阴极123的在第一图案140中的部分与最上部处的布线之间形成的电容器的电容。DC信号可以在设置在基板110上的多条布线中的一些布线中流动。此外，设置在第一图案140中的阴极123与DC信号流经的DC线中的一些DC线交叠，以形成电容器。例如，多条布线中的设置在最上部处的并且电连接至高电位电力线PL的伪线DPL可以与设置在第一图案140中的阴极123形成电容器。此时，形成电容器的两个电极之间的距离越短，电容器的电容就越好。因此，由设置在第一图案140中的阴极123和设置在基板110上的布线中的设置在最上部处的伪线DPL形成的电容器的电容可以大于图3B和图4所示的实施方式中的电容。此外，当电容器的电容提高时，可以容易地捕获流向相邻子像素SP的漏电流的载流子。因此，在根据本公开的又一示例性实施方式的显示装置500中，设置在第一图案140中的阴极123与如下布线中的设置在最上侧处的布线(例如伪线DPL)形成电容器：上述布线设置在基板110上，并且DC信号在上述布线中流动。因此，可以捕获流向相邻子像素SP的漏电流的更多载流子，并且可以减少对由于漏电流引起的颜色异常和点缺陷的视觉识别。
图6是根据本公开的又一示例性实施方式的显示装置的放大平面图。图7A是根据本公开的又一示例性实施方式的显示装置的放大平面图。图7B是根据一个实施方式的沿图7A的VIIb-VIIb'截取的截面图。与图1至图3B的显示装置100相比，在图6的显示装置600和图7A和图7B的显示装置700中，仅第一图案640和740是不同的，而其他配置基本上相同，因此将省略冗余描述。
参照图6至图7B，在多个子像素SP之间设置有多个第一图案640和740。一个或更多个第一图案640和740可以设置在第一子像素SP1与第二子像素SP2之间、在第一子像素SP1与第三子像素SP3之间或者在第二子像素SP2与第三子像素SP3之间。此时，可以考虑多个子像素SP的导通电压，以各种方式设计设置在多个子像素SP之间的第一图案640和740的数量。
例如，在图6的显示装置600中，多个第一图案640可以设置在第一子像素SP1与第二子像素SP2之间以及第一子像素SP1与第三子像素SP3之间。此时，第一子像素SP1与第三子像素SP3之间的多个第一图案640的第一部分641中的一者可以被设置为与高电位电力线PL交叠，并且另一第一部分641可以设置在高电位电力线PL与第一子像素SP1之间的区域中。
多个第一图案640中的与高电位电力线PL和第三子像素SP3之间的区域交叠的第一图案640可以增加漏电流流经的路径的长度。此外，多个第一图案640中的与高电位电力线PL交叠的第一图案640增加了漏电流流经的路径的长度，并且与高电位电力线PL形成电容器以捕获流向相邻子像素SP的漏电流的载流子。
其中，在图6中，示出了第一图案640的两个第一部分641仅设置在第一子像素SP1与第二子像素SP2之间以及第一子像素SP1与第三子像素SP3之间。然而，第一图案640的一个或更多个第二部分642也可以设置在第二子像素SP2与第三子像素SP3之间，并且多个第一图案640的布置和数量不限于此。
接下来，在图7A和图7B的显示装置700中，可以在多个子像素SP之间设置多个第一图案740。具体地，多个第一图案740(例如，多个第一图案740的第一部分741)可以被设置为与设置在多个子像素SP之间的一条高电位电力线PL交叠。由于多个第一图案740与一条高电位电力线PL交叠，因此可以增加由阴极123和高电位电力线PL形成的电容器的数量。另外，第一图案740的一个或更多个第二部分742也可以设置在第二子像素SP2与第三子像素SP3之间。
其中，尽管在图7A和图7B中示出了多个第一图案740与一条高电位电力线PL交叠，然而多个第一图案740也可以被设置为与诸如初始化信号线IL的其他DC线交叠，并且不限于此。
在根据本公开的又一示例性实施方式的显示装置600和700中，多个第一图案640和740设置在多个子像素SP之间，以减少在显示装置600和700的驱动期间生成的流向不发光的子像素SP的漏电流。例如，在图6的显示装置600中，多个第一图案640设置在多个子像素SP之间。多个第一图案640中的一些第一图案增加了漏电流流经的路径的长度，以减少流向相邻子像素SP的漏电流。多个第一图案640中的其他第一图案与诸如高电位电力线PL的DC线交叠，以形成由阴极123和DC线形成的电容器，并且该电容器捕获漏电流的载流子以减少流向相邻子像素SP的漏电流。此外，在图7A和图7B的显示装置700中，多个第一图案740可以被设置为与设置在多个子像素SP之间的一条DC线、例如高电位电力线PL交叠。由于多个第一图案740与一条高电位电力线PL交叠，所以可以增加由阴极123和高电位电力线PL形成的电容器的数量，并且可以捕获漏电流的更多载流子。因此，多个第一图案740被设置为与一条DC线交叠以减少流向相邻子像素SP的漏电流。因此，在根据本公开的又一示例性实施方式的显示装置600和700中，多个第一图案640和740设置在多个子像素SP之间。因此，当驱动一个子像素SP时，可以减少由于由流向相邻子像素SP的漏电流引起的颜色混合、点缺陷或颜色异常导致的显示质量的劣化。
在根据本公开的又一示例性实施方式的显示装置600和700中，设置在多个子像素SP之间的第一图案640和740的数量可以被设计为根据多个子像素SP的导通电压而变化。例如，漏电流可以容易地从具有最高导通电压的第一子像素SP1流向具有最低导通电压的第三子像素SP3，使得在仅第一子像素SP1需要发光的情况下，第三子像素SP3也可以发光。因此，第一图案640和740可以最大程度地设置在具有最高导通电压的第一子像素SP1与具有最低导通电压的第三子像素SP3之间。此外，设置在具有比第一子像素SP1的导通电压低的导通电压的第二子像素SP2与具有最低导通电压的第三子像素SP3之间的第一图案640和740的数量小于设置在第一子像素SP1与第三子像素SP3之间的第一图案640和740的数量。因此，在根据本公开的又一示例性实施方式的显示装置600和700中，可以考虑多个子像素SP的导通电压来设计第一图案640和740的布置和数量。
图8是根据本公开的又一示例性实施方式的显示装置的放大平面图。与图1至图3B的显示装置100相比，图8的显示装置800与图1至图3B的显示装置100之间的唯一区别是多个第一图案840，但是其他配置基本上相同，因此将省略冗余描述。
参照图8，多个第一图案840中的一些被设置为分离。多个第一图案840中的第一部分841被设置为以预定间隔分离，并且多个第一图案840中的第二部分842也被设置为以预定间隔分离。
例如，第一图案840的设置在第二子像素SP2和第三子像素SP3的左侧的第一部分841可以在第二子像素SP2与第一子像素SP1之间部分地开口。第一图案840的设置在第二子像素SP2和第三子像素SP3的右侧的第一部分841可以在第三子像素SP3与第一子像素SP1之间部分地开口。此外，第一图案840的设置在第二子像素SP2与第三子像素SP3之间的第二部分842也部分地开口。
其中，在图8中，示出了第一图案840在第一子像素SP1与第二子像素SP2之间、在第一子像素SP1与第三子像素SP3之间以及在第二子像素SP2与第三子像素SP3之间分离。然而，第一图案840可以在设置有接触孔的位置或者在与AC信号流经的扫描线SL1或SL2或数据线DL交叠的位置处分离。第一图案840分离的位置不限于此。
在根据本公开的又一示例性实施方式的显示装置800中，设置在多个子像素SP之间的第一图案840部分地分离，使得可以减小阴极123的电阻的增加。设置在多个第一图案840中的阴极123的一部分与DC线形成电容器，以减少漏电流的流动。也就是说，在阴极123的与多个第一图案840交叠的部分中电阻可能增加。此时，多个第一图案840的一部分被分离以降低阴极123的电阻，使得可以减小根据电压降的亮度偏差。例如，第一图案840的在第一子像素SP1与第二子像素SP2之间的第一部分841被部分地分离，并且在第一子像素SP1与第三子像素SP3之间的部分也被分离。此外，第二子像素SP2与第三子像素SP3之间的第二部分842也被部分地分离。因此，在根据本公开的又一示例性实施方式的显示装置800中，第一图案840的一部分被分离以减小阴极123中的电压降并减小亮度偏差。
图9是根据本公开的又一示例性实施方式的显示装置的放大平面图。与图1至图3B的显示装置100相比，图9的显示装置900与图1至图3B的显示装置100之间的唯一区别是多个第一图案940，但是其他配置基本上相同，因此将将省略冗余描述。
参照图9，多个第一图案940被设置为分别包围多个子像素SP。第一图案940可以被设置为在平面视图中包围多个子像素SP的外周(例如四侧)。例如，设置在多个子像素SP中的每一个的各侧周围的第一图案940的第一部分941和第二部分942彼此连接，并且第一图案940可以以封闭曲线形成，该封闭曲线包围第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一图案940被设置为包围与第一子像素SP1和第三子像素SP3相邻的第二子像素SP2，包围与第二子像素SP2和第一子像素SP1相邻的第三子像素SP3，并且包围与第二子像素SP2和第三子像素SP3相邻的第一子像素SP1。第一图案940可以被设置为在第一子像素SP1与第二子像素SP2之间、在第一子像素SP1与第三子像素SP3之间以及在第二子像素SP2与第三子像素SP3之间进行包围。因此，第一图案940可以被设置为形成网格图案。
其中，即使在图9中示出了第一图案940包围多个子像素SP中的全部，第一图案940也可以不设置在设置于同一列中的多个第一子像素SP1之间，并且不限于此。例如，第一图案940不设置在设置于同一列上的多个第一子像素SP1之间，而是可以仅设置在第一子像素SP1与第二子像素SP2之间以及在第一子像素SP1与第三子像素SP3之间。设置在同一列中的多个第一子像素SP1的导通电压基本上相同，使得当第一子像素SP1中的一个被驱动时，几乎不发生相邻第一子像素SP1中由于漏电流引起的发射问题。然而，可能存在以下问题：具有相对低的导通电压的第二子像素SP2或第三子像素SP3由于第一子像素SP1中的漏电流而发光。因此，第一图案940可以设置在具有不同的导通电压的多个子像素SP之间，但是可以不设置在具有基本上相同的导通电压的子像素SP之间。
在根据本公开的又一示例性实施方式的显示装置900中，第一图案940被设置为包围多个子像素SP中的每一个的各侧，以通过减少由于漏电流引起的颜色异常和点缺陷来改善显示质量。第一图案940被设置为包围多个子像素SP中的每一个，使得可以减少在具有不同的导通电压的多个子像素SP之间流动的漏电流。在第一图案940中的与DC线交叠的一些第一图案940中，阴极123和DC线形成电容器，该电容器捕获漏电流的载流子。在第一图案940中的其他第一图案940中，增加了漏电流移动通过的路径的长度以增加电阻，使得可以减少流向相邻子像素SP的漏电流。因此，在根据本公开的又一示例性实施方式的显示装置900中，第一图案940被设置为包围多个子像素SP中的每一个的四侧，以减小由于漏电流引起的显示质量的劣化并降低功耗。
图10A是根据本公开的又一示例性实施方式的显示装置的放大平面图。图10B是根据一个实施方式的沿图10A的Xb-Xb'截取的显示装置的截面图。与图1至图3B的显示装置100相比，图10A和图10B的显示装置1000还包括第二图案1050，但是其他配置基本上相同，因此将省略冗余描述。
参照图10A，多个第二图案1050设置在多个子像素SP之间。多个第二图案1050可以被设置为与多个第一图案1040间隔开。此外，多个第二图案1050的至少一部分可以被设置为与传输AC信号的AC线交叠。
多个第二图案1050包括第三部分1051和第四部分1052。第三部分1051是在多个子像素SP之间沿列方向延伸的部分。第三部分1051可以是在第一子像素SP1与第二子像素SP2之间以及在第一子像素SP1与第三子像素SP3之间沿列方向延伸的部分。例如，第三部分1051可以被设置为在第一子像素SP1与第二子像素SP2之间以及在第一子像素SP1与第三子像素SP3之间沿列方向延伸。第二图案1050的仅一个或更多个第三部分1051可以设置在第二子像素SP2和第三子像素SP3的一侧处，并且第一图案1040的一个或更多个第一部分1041可以设置在第二子像素SP2和第三子像素SP3的另一侧处。此外，仅第三部分1051设置在第二子像素SP2和第三子像素SP3的一侧处，以及第一部分1041和第三部分1051可以一起设置在第二子像素SP2和第三子像素SP3的另一侧处。
第四部分1052是在多个子像素SP之间沿行方向延伸的部分。第四部分1052可以是在第二子像素SP2与第三子像素SP3之间或者在第一子像素SP1之间沿行方向延伸的部分。此时，第四部分1052可以从第三部分1051沿行方向延伸，或者可以被设置成与第三部分1051分离。例如，第四部分1052可以被设置为在第二子像素SP2与第三子像素SP3之间沿行方向延伸。此外，第二图案1050的第四部分1052可以设置在第一图案1040的在第二子像素SP2与第三子像素SP3之间的第二部分1042与第三子像素SP3之间。例如，从第二子像素SP2的一侧处的第三部分1051延伸的第四部分1052被设置为在第二子像素SP2与第三子像素SP3之间与第二子像素SP2相邻。从第二子像素SP2的另一侧处的第一部分1041延伸的第二部分1042设置在第四部分1052与第三子像素SP3之间。此外，第一图案1040的第二部分1042和第二图案1050的第四部分1052中的仅任何一者可以设置在第二子像素SP2与第三子像素SP3之间。例如，仅第四部分1052设置在第二子像素SP2上方，并且仅第二部分1042可以设置在第二子像素SP2下方。然而，如果多个第二图案1050和多个第一图案1040彼此间隔开，则多个第二图案1050和多个第一图案1040的布置不受附图中所示的限制。
其中，多个第二图案1050的至少一部分可以被设置为与多条布线中的AC线交叠。例如，多个第二图案1050的第三部分1051的至少一部分可以与AC线中的沿列方向延伸的数据线DL交叠。此外，多个第二图案1050的第四部分1052的至少一部分可以被设置为与作为AC线的扫描线SL交叠。
如果多个第二图案1050被设置为与DC线交叠，则设置在设置于多个第一图案1040中的阴极123与DC线之间的电容器的数量减少，并且流向相邻子像素SP的漏电流可能增加。因此，多个第二图案1050可以被设置为不与DC线交叠。
一起参照图10B，第二图案1050设置在堤部116上，并且发光二极管120的有机层122和阴极123设置在第二图案1050上。多个第二图案1050可以被设置为在堤部116的上表面上与多个第一图案1040和间隔物130间隔开。
在多个第二图案1050中，上部的宽度可以大于下部的宽度。也就是说，多个第二图案1050可以形成为其中宽度从上部到下部变窄的反向间隔物。此外，形成在多个第二图案1050上的公共层和阴极123中的至少一者可以被作为反向间隔物的第二图案1050断开。当有机层122的公共层和阴极123形成在整个基板110上时，在作为反向间隔物的多个第二图案1050上，由于阴影效应，可能难以在多个第二图案1050下方沉积有机层122和阴极123。因此，多个第二图案1050的下部被多个第二图案1050的具有相对较大宽度的上部阻挡，使得难以在多个第二图案1050下方沉积有机层122和阴极123。因此，有机层122和阴极123中的至少一者可以在多个第二图案1050中断开。因此，发光二极管120的公共层和阴极123的至少一部分可以在多个第二图案1050中电绝缘。
此时，随着有机层122更靠近多个第二图案1050，电阻可以增加。具体地，有机层122在作为反向间隔物的多个第二图案1050中以不均匀的厚度形成或部分分离，使得可以增加有机层122的电阻。具体地，由于阴影效应，难以在与多个第二图案1050的下部相邻的区域中充分沉积形成有机层122的材料，使得有机层122在与多个第二图案1050的下部相邻的区域中可以形成为具有较小的厚度。作为另一示例，由于阴影效应，难以将有机层122沉积到第二图案1050的侧表面，并且有机层122的一部分可以被分离。也就是说，难以在多个第二图案1050中以均匀厚度连续地形成有机层122，使得可以增加多个第二图案1050中的有机层122的电阻。因此，随着有机层122更靠近多个第二图案1050，电阻可以增加。
其中，多个第二图案1050的高度可以低于多个间隔物130的高度。在多个第二图案1050和多个间隔物130一起设置在堤部116的上表面上的情况下，当多个第二图案1050的高度高于多个间隔物130的高度时，沉积掩模与多个第二图案1050接触。因此，难以使多个间隔物130与沉积掩模接触。因此，沉积掩模与基板110之间的距离与设计的距离不同，并且可能难以形成发光二极管120。因此，多个第二图案1050的高度形成为低于多个间隔物130的高度，以恒定地保持沉积掩模与基板110之间的距离。
其中，参照图10A，多个第二图案1050被设置为部分地分离。包围多个子像素SP中的一个子像素SP的第二图案1050可以被设置为彼此间隔开。第二图案1050的第三部分1051可以被设置为以预定间隔彼此分离，并且第四部分1052也可以被设置为以预定间隔彼此分离。例如，在包围第一子像素SP1的第二图案1050中，第二图案1050的设置在第一子像素SP1的左侧的第三部分1051可以被设置为彼此间隔开。
如上所述，在作为反向间隔物的第二图案1050中，发光二极管120的有机层122和阴极123中的至少一者可以断开。如果第二图案1050完全包围多个子像素SP，则有机层122和/或阴极123被第二图案1050分离，使得多个发光二极管120可能难以发光。因此，多个第二图案1050可以被设置为包围多个发光二极管并形成开口曲线，在开口曲线中，包围多个发光二极管120中的每一个的部分是开口的。
例如，第二图案1050的设置在第二子像素SP2和第三子像素SP3的两侧处的第三部分1051可以在第一子像素SP1与第二子像素SP2之间或在第一子像素SP1与第三子像素SP3之间部分地开口。此外，第二图案1050的设置在第二子像素SP2与第三子像素SP3之间的第四部分1052也部分地开口。然而，第二图案1050开口的部分可以按除了图中所示的方式之外的各种方式设计，并且不限于此。
在根据本公开的又一示例性实施方式的显示装置1000中，作为沟槽的第一图案1040和作为反向间隔物的第二图案1050一起设置在多个子像素SP之间，以减少漏电流到相邻子像素SP的传输。作为沟槽的第一图案1040在多个子像素SP之间设置在堤部116中，以增加作为漏电流流经的路径的公共层的长度，使得可以减少流向相邻子像素SP的漏电流。此外，漏电流的载流子被形成在阴极123的在第一图案1040中的部分与DC线之间的电容器捕获，以减少流向相邻子像素SP的漏电流。此外，作为反向间隔物的第二图案1050在多个子像素SP之间设置在堤部116上，以断开公共层和阴极123中的至少一者，使得可以进一步减少流动的漏电流。具体地，当作为漏电流流经的路径的有机层122的公共层在第二图案1050中断开时，可以阻断漏电流通过其流向相邻子像素SP的路径。此外，即使有机层122的公共层在第二图案1050中连接，公共层也不会被沉积为具有均匀的厚度，使得电阻可以增加并且漏电流的流动可以减少。因此，在根据本公开的又一示例性实施方式的显示装置1000中，多个第二图案1050与多个第一图案1040一起设置。因此，可以减少以下问题：当一个子像素SP被驱动时，漏电流流向相邻子像素SP，使得在视觉上识别由于颜色混合引起的点缺陷，并且颜色再现率降低。
图11是根据本公开的又一示例性实施方式的显示装置的放大平面图。图12是根据本公开的又一示例性实施方式的显示装置的放大平面图。与图10A和图10B的显示装置1000相比，在图11的显示装置1100和图12的显示装置1200中，仅多个第一图案1140和1240以及多个第二图案1150和1250不同，而其他配置基本上相同，因此将省略冗余描述。
参照图11，在图11的显示装置1100中，仅多个第一图案1140或仅多个第二图案1150可以设置在第一子像素SP1与第二子像素SP2之间以及在第一子像素SP1与第三子像素SP3之间。例如，仅多个第一图案1140的第一部分1141设置在第一子像素SP1的一侧处，并且仅多个第二图案1150的第三部分1151设置在第一子像素SP1的另一侧处。此时，设置在第一子像素SP1与第二子像素SP2之间的多个第一图案1140中的仅一些可以被分离，而其他第一图案1140可以不被分离。类似地，设置在第一子像素SP1与第二子像素SP2之间的多个第二图案1150中的仅一些可以被分离，而其他第二图案1150可以不被分离以连续延伸。
参照图12，在图12的显示装置1200中，仅多个第一图案1240或第一图案1240和第二图案1250两者可以设置在第一子像素SP1与第二子像素SP2之间以及在第一子像素SP1与第三子像素SP3之间。例如，仅部分分离的多个第一图案1240设置在第一子像素SP1的一侧处，以及连续延伸的第一图案1240和部分分离的第二图案1250可以一起设置在第一子像素SP1的另一侧处。
此外，一起参照图11和图12，在图11和图12的显示装置1100和1200两者中，第一图案1140和1240以及第二图案1150和1250一起设置在第二子像素SP2与第三子像素SP3之间。例如，在第二子像素SP2与第三子像素SP3之间从第二子像素SP2的一侧处的第三部分1151和1251延伸的第四部分1152和1252被设置为与第二子像素SP2相邻。此外，从第二子像素SP2的另一侧处的第一部分1141和1241延伸的第二部分1142和1242被设置为与第三子像素SP3相邻。此时，设置在第二子像素SP2与第三子像素SP3之间的仅第二图案1150和1250可以被设置为分离。
在根据本公开的又一示例性实施方式的显示装置1100和1200中，多个第一图案1140和1240以及多个第二图案1150和1250以各种图案设置在多个子像素SP之间，以减少在显示装置的驱动期间生成的流向相邻子像素SP的漏电流。例如，在图11的显示装置1100中，仅多个第一图案1140设置在第一子像素SP1的一侧处，并且仅多个第二图案1150设置在第一子像素SP1的另一侧处。此外，第一图案1140和第二图案1150可以一起设置在第二子像素SP2与第三子像素SP3之间。在图12的显示装置1200中，多个第一图案1240设置在第一子像素SP1的一侧处，以及第一图案1240和第二图案1250一起设置在第一子像素SP1的另一侧处。此外，第一图案1240和第二图案1250可以一起设置在第二子像素SP2与第三子像素SP3之间。在图11和图12的显示装置1100和1200中，多个第一图案1140和1240设置在多个子像素SP之间，以增加漏电流流经的路径的长度。此外，漏电流的载流子被捕获，使得可以减少漏电流向不发光的子像素SP的传输。此外，在图11和图12的显示装置1100和1200中，多个第二图案1150和1250设置在多个子像素SP之间，以使发光二极管120的作为漏电流流经的路径的公共层的至少一部分断开或者通过减小厚度来增加电阻。通过这样做，可以进一步减少漏电流的流动。因此，在根据本公开的又一示例性实施方式的显示装置1100和1200中，多个第一图案1140和1240以及多个第二图案1150和1250以各种图案设置在多个子像素SP之间。因此，可以减少传输至相邻子像素SP的漏电流并改善显示质量。
图13是根据本公开的又一示例性实施方式的显示装置的放大平面图。与图10A和图10B的显示装置1000相比，图13的显示装置1300与图10A和图10B的显示装置1000之间的唯一区别是多个子像素SP、多条布线、多个第一图案1340和多个第二图案1350，但是其他配置基本上相同，因此将省略冗余描述。
参照图13，多个子像素SP包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
多个第一子像素SP1和多个第三子像素SP3可以交替地设置在相同的列或相同的行上。例如，第一子像素SP1和第三子像素SP3可以交替地设置在相同的列上，以及第一子像素SP1和第三子像素SP3可以交替地设置在相同的行上。
多个第二子像素SP2可以设置在与多个第一子像素SP1和多个第三子像素SP3的列和行不同的列和行上。例如，多个第二子像素SP2设置在一个行上，并且多个第一子像素SP1和多个第三子像素SP3可以交替地设置在与上述一个行相邻的行上。多个第二子像素SP2设置在一个列上，并且多个第一子像素SP1和多个第三子像素SP3可以交替地设置在与上述一个列相邻的列上。多个第一子像素SP1和第二子像素SP2可以在对角方向上彼此相对，并且多个第三子像素SP3和第二子像素SP2也可以在对角方向上彼此相对。因此，多个子像素SP可以以格子形式设置。
其中，在图13中示出了多个第一子像素SP1和多个第三子像素SP3设置在相同的列和相同的行上，并且多个第二子像素SP2设置在与多个第一子像素SP1和多个第三子像素SP3的列和行不同的列和行上。然而，多个子像素SP的布置不限于此。
沿列方向延伸的高电位电力线PL设置在多个子像素SP之间。高电位电力线PL可以设置在其上设置有多个第二子像素SP2的列与其上设置有多个第一子像素SP1和多个第三子像素SP3的列之间。例如，高电位电力线PL可以设置在多个第二子像素SP2的两侧处以及多个第一子像素SP1和多个第三子像素SP3的两侧处。
沿列方向延伸的多条数据线DL设置在多条高电位电力线PL之间。也就是说，多条高电位电力线PL和多条数据线DL可以交替设置。多条数据线DL中的一些被设置为与设置在同一列上的多个第二子像素SP2交叠，并且多条数据线DL中的其他可以被设置为与设置在同一列上的多个第一子像素SP1和多个第三子像素SP3交叠。
沿行方向延伸的多条初始化信号线IL设置在多个子像素SP之间。初始化信号线IL可以设置在其上设置有多个第二子像素SP2的行与其上设置有多个第一子像素SP1和多个第三子像素SP3的行之间。例如，初始化信号线IL可以设置在多个第二子像素SP2的两侧处以及多个第一子像素SP1和多个第三子像素SP3的两侧处。
沿行方向延伸的多条扫描线SL和多条发射控制信号线EL设置在多条初始化信号线IL之间。例如，多条扫描线SL中的第一扫描线SL1被设置为与多个第二子像素SP2交叠，并且多条扫描线SL中的第二扫描线SL2被设置为与多个第一子像素SP1和多个第三子像素SP3交叠。此外，多条发射控制信号线EL可以被设置为与第一扫描线SL1相邻，以被设置为与第二子像素SP2交叠。尽管在图13中示出了多条布线中的一些设置在多个子像素SP之间而其他布线与多个子像素SP交叠，然而多条布线的布置不限于此。
多个第一图案1340设置在多个子像素SP之间。多个第一图案1340可以被设置为在平面图中与多个子像素SP中的每一个的平面形状相对应。多个第一图案1340可以被设置为包围多个子像素SP中的每一个。
多个第一图案1340包括第一部分1341、第二部分1342和第一对角部分1343。第一部分1341是沿列方向延伸的部分，第二部分1342是沿行方向延伸的部分，并且第一对角部分1343是沿对角方向延伸的部分。此外，第一部分1341、第二部分1342和第一对角部分1343彼此连接以包围多个子像素SP。
例如，多个第一图案1340中的包围第一子像素SP1的第一图案1340的第一部分1341在第一子像素SP1的左侧和右侧处与高电位电力线PL交叠。第二部分1342在第一子像素SP1的上侧和下侧处与初始化信号线IL交叠。第一对角部分1343可以连接第一部分1341和第二部分1342。此时，第一对角部分1343的一部分被分离以降低阴极123的电阻并减小发光二极管1320根据电压降现象的亮度偏差。
此外，多个第一图案1340中的包围第二子像素SP2的第一图案1340的第一部分1341在第二子像素SP2的左侧和右侧处与高电位电力线PL交叠。第二部分1342在第二子像素SP2的上侧和下侧处与初始化信号线IL交叠，并且第一对角部分1343可以连接第一部分1341和第二部分1342。此外，多个第一图案1340中的包围第三子像素SP3的第一图案1340的第一部分1341在第三子像素SP3的左侧和右侧处与高电位电力线PL交叠。第二部分1342在第三子像素SP3的上侧和下侧处与初始化信号线IL交叠，并且第一对角部分1343可以连接第一部分1341和第二部分1342。此外，包围第二子像素SP2的第一对角部分1343和包围第三子像素SP3的第一对角部分1343的一部分被分离以降低阴极123的电阻并减小根据电压降现象的亮度偏差。
多个第二图案1350设置在多个子像素SP之间。多个第二图案1350可以被设置为与多个第一图案1340间隔开。多个第二图案1350可以被设置为在多个第二子像素SP2之间的空间以及多个第一子像素SP1与多个第三子像素SP3之间的空间中形成闭合曲线。
多个第二图案1350包括第三部分1351、第四部分1352和第二对角部分1353。第三部分1351是沿列方向延伸的部分，第四部分1352是沿行方向延伸的部分，并且第二对角部分1353是沿对角方向延伸的部分。此外，第三部分1351、第四部分1352和第二对角部分1353可以被设置为彼此连接。
例如，在第二子像素SP2之间的空间中，在多个第二图案1350中，第二图案1350的第三部分1351被设置为彼此间隔开，并且第四部分1352可以被设置为连接第三部分1351的彼此间隔开的上端和下端。也就是说，第三部分1351和第四部分1352可以形成一个矩形形状。因此，第二图案1350的具有由第三部分1351和第四部分1352形成的闭合曲线的部分可以设置在第二子像素SP2之间的空间中。
此外，在第三部分1351和第四部分1352的连接位置中，第二对角部分1353可以被设置为朝向设置在不同行或不同列中的第二图案1350延伸。例如，由第三部分1351和第四部分1352形成的第二图案1350设置在一个行上，并且第二对角部分1353可以在第三部分1351和第四部分1352的四个连接位置处、朝向在与上述一个行相邻的行中设置的第三部分1351和第四部分1352延伸。
此时，第二对角部分1353可以连接设置在不同行或列中的第三部分1351和第四部分1352，或者在设置在不同行或列中的第三部分1351和第四部分1352之间延伸，但是可以不连接设置在不同行或列中的第三部分1351和第四部分1352。例如，设置在一个第一子像素SP1的上侧处的第三部分1351和第四部分1352以及设置在一个第一子像素SP1的左侧处的第三部分1351和第四部分1352可以通过第二对角部分1353连接。此外，第二对角部分1353设置在一个第三子像素SP3的上侧处设置的第三部分1351和第四部分1352与在一个第三子像素SP3的右侧处设置的第三部分1351和第四部分1352之间。第二对角部分1353连接至设置在一个第三子像素SP3的上侧处的第三部分1351和第四部分1352，并且与设置在一个第三子像素SP3的右侧处的第三部分1351和第四部分1352间隔开。因此，第二图案1350的第二对角部分1353的一部分可以被分离以降低阴极123的电阻并减小根据电压降现象的亮度偏差。
其中，间隔物1330设置在第二子像素SP2之间的空间中以及第一子像素SP1与第三子像素SP3之间的空间中。在这种情况下，具有由第三部分1351和第四部分1352形成的闭合曲线形状的第二图案1350可以不设置在设置有间隔物1330的部分中。换言之，多个第一图案1340和多个第二图案1350可以被设置为与间隔物1330间隔开。
在根据本公开的又一示例性实施方式的显示装置1300中，多个第一图案1340和多个第二图案1350设置在以格子形式设置的多个子像素SP之间，以减少漏电流的流动。多个子像素SP中的第一子像素SP1和第三子像素SP3可以交替地设置在相同的行和相同的列上。此外，多个第二子像素SP2可以设置在与第一子像素SP1和第三子像素SP3的行和列不同的行和列上。因此，多个第一子像素SP1、多个第二子像素SP2和多个第三子像素SP3可以被设置为形成格子形式。此时，多个第一图案1340被设置为包围第一子像素SP1、第二子像素SP2和第三子像素SP3，并且多个第二图案1350设置在由第一子像素SP1、第二子像素SP2和第三子像素SP3包围的空白空间中。因此，当驱动显示装置1300时，可以减少传输至不期望的子像素SP的漏电流。多个第一图案1340增加了作为漏电流流经的路径的公共层的长度，以减少漏电流的传输，并且多个第二图案1350使公共层的至少一部分断开，以阻断漏电流流经的路径。因此，在根据本公开的又一示例性实施方式的显示装置1300中，多个第一图案1340和多个第二图案1350设置在以格子形式设置的多个子像素SP之间。因此，可以减少流向相邻子像素SP的漏电流，并且使由于颜色异常或点缺陷的视觉识别引起的显示质量的劣化最小化。
本公开的示例性实施方式还可以被描述如下：
根据本公开的一方面，提供了一种显示装置。该显示装置包括：基板，在基板中限定有多个子像素；多个发光二极管，多个发光二极管设置在多个子像素中并共享有机层和阴极；堤部，其设置在多个发光二极管之间且在阴极下方；多条布线，多条布线设置在堤部与基板之间；以及第一图案，其设置在堤部中并且与多条布线中的至少一条布线交叠。阴极设置在第一图案中。
显示装置还可以包括设置在多条布线与第一图案中的阴极之间的至少一个绝缘层。第一图案中的阴极可以与多条布线中的任何一条布线交叠以形成电容器。
与阴极一起形成电容器的任何一条布线可以是通过其传输DC信号的DC线。
显示装置还可以包括第二图案，该第二图案设置在堤部上以与第一图案间隔开。
有机层可以包括设置在多个子像素中的发光层和公共层，并且随着有机层靠近第二图案，有机层的电阻可以增加。
发光层和公共层中的至少任何一者可以通过第二图案断开。
多条布线还可以包括通过其传输AC信号的AC线，并且第二图案的至少一部分与AC线交叠。
第一图案和第二图案可以一起设置在多个子像素中的相邻子像素之间。
多个第一图案可以设置在多个子像素中的相邻子像素之间。
多个第二图案可以设置在多个子像素中的相邻子像素之间。
第一图案可以设置在多个子像素中的一个子像素的一侧处，并且第二图案可以设置在上述一个子像素的另一侧处。
第一图案可以包括在多个子像素之间沿列方向延伸的第一部分以及在多个子像素之间沿行方向延伸的第二部分。第二图案可以包括在多个子像素之间沿列方向延伸的第三部分以及在多个子像素之间沿行方向延伸的第四部分。
第一图案还可以包括沿与第一部分和第二部分的方向不同的方向延伸的第一对角部分，并且第二图案还可以包括沿与第三部分和第四部分的方向不同的方向延伸的第二对角部分。
第一图案可以是从堤部朝向多条布线延伸的沟槽，并且第二图案可以是设置在堤部上的反向间隔物。
包围多个子像素中的一个子像素的第二图案可以被设置为彼此间隔开。
多条布线还可以包括电连接至与第一图案交叠的布线的伪线，并且伪线可以是多条布线中的与基板的距离最大的布线(例如，设置在最上侧处的布线)。
多个子像素可以包括发射不同颜色的光的第一子像素、第二子像素和第三子像素，并且第一子像素、第二子像素和第三子像素可以具有不同的导通电压。
设置在第一子像素与第三子像素之间的第一图案的数量可以与设置在第二子像素与第三子像素之间的第一图案的数量不同。
显示装置还可以包括第二图案，该第二图案设置在多个子像素之间且在堤部上。设置在第一子像素与第三子像素之间的第二图案的数量可以与设置在第二子像素与第三子像素之间的第二图案的数量不同。
第一子像素可以是蓝色子像素，第二子像素可以是绿色子像素，并且第三子像素可以是红色子像素。
根据本公开的另一方面，提供了一种显示装置，包括：基板，在基板中限定有多个子像素；多个发光二极管，多个发光二极管设置在多个子像素中，多个发光二极管具有在多个发光二极管之间共享的有机层和在多个发光二极管之间共享的阴极电极；堤部，堤部设置在多个发光二极管中的成对的发光二极管之间且在阴极电极下方；多条布线，多条布线设置在堤部与基板之间；以及第一图案，第一图案穿过堤部的厚度并且与多条布线中的第一布线交叠，其中，阴极电极的第一部分设置在第一图案的外部，并且阴极电极的第二部分设置在第一图案中。
显示装置还可以包括：至少一个绝缘层，至少一个绝缘层设置在多条布线与阴极电极的设置在第一图案中的第二部分之间，其中，阴极电极的设置在第一图案中的第二部分与第一布线交叠，在阴极电极的第二部分与第一布线之间形成电容器。
与阴极电极的第二部分交叠的第一布线可以传输直流DC信号。
显示装置还可以包括：第二图案，第二图案设置在堤部上并且与第一图案间隔开。
有机层可以包括设置在多个子像素中的公共层以及各自发射不同颜色光的多个不同发光层，其中，在多个子像素之间共享公共层，其中，有机层的更靠近第二图案的第一部分的第一电阻大于有机层的与第一部分相比更远离第二图案的第二部分的第二电阻。
发光层和公共层中的至少一者的部分可以与发光层和公共层中的至少一者的另外的部分通过第二图案断开。
多条布线还可以包括与第二图案的至少一部分交叠的第二布线，其中，第二布线传输交流AC信号。
第一图案和第二图案可以设置在多个子像素中的相邻子像素之间。
多个第一图案可以设置在多个子像素中的相邻子像素之间。
多个第二图案可以设置在多个子像素中的相邻子像素之间。
第一图案可以设置在多个子像素中的第一子像素的第一侧处，并且第二图案可以设置在第一子像素的第二侧处。
第一图案可以包括：在多个子像素之间沿第一方向延伸的第一部分；以及在多个子像素之间沿不同于第一方向的第二方向延伸的第二部分，其中，第二图案可以包括：在多个子像素之间沿第一方向延伸的第三部分；以及在多个子像素之间沿第二方向延伸的第四部分。
第一图案还可以包括在第一部分与第二部分之间的第一对角部分，第一对角部分沿与第一方向和第二方向的不同的第三方向延伸，其中，第二图案还可以包括在第三部分与第四部分之间的第二对角部分，第二对角部分沿第三方向延伸。
第一图案可以是朝向第一布线延伸通过堤部的沟槽，并且第二图案可以是设置在堤部上的反向间隔物。
显示装置还可以包括：多个第二图案，多个第二图案至少部分地包围多个子像素中的一个子像素，多个第二图案彼此间隔开。
显示装置还可以包括电连接至第一布线的伪线，伪线与第一图案交叠并且与第一布线相比更靠近第一图案。
多个子像素可以包括发射不同颜色的光的第一子像素、第二子像素和第三子像素，其中第一子像素、第二子像素和第三子像素具有不同的导通电压。
设置在第一子像素与第三子像素之间的第一图案的数量可以与设置在第二子像素与第三子像素之间的第一图案的数量不同。
显示装置还可以包括：第二图案，第二图案设置在多个子像素之间且在堤部上，其中，设置在第一子像素与第三子像素之间的第二图案的数量与设置在第二子像素与第三子像素之间的第二图案的数量不同。
根据本公开的再一方面，可以提供一种显示装置，包括：基板，在基板中限定有多个子像素；多个发光二极管，多个发光二极管设置在多个子像素中，多个发光二极管具有在多个发光二极管之间共享的有机层以及在多个发光二极管之间共享的阴极电极；堤部，堤部设置在多个发光二极管中的成对的发光二极管之间并且在阴极电极下方；以及布线，布线设置在堤部与基板之间，其中，阴极电极的与布线交叠的第一部分与阴极电极的没有与布线交叠的第二部分相比更靠近布线。
显示装置还可以包括：第一图案，第一图案被设置成穿过堤部的厚度，其中，阴极电极的第一部分穿过堤部设置在第一图案中，并且阴极电极的第二部分设置在第一图案外部。
显示装置还可以包括：穿过堤部的厚度的另外的第一图案，其中，阴极电极包括第三部分，第三部分设置在另外的第一图案中并且与和阴极电极的第一部分交叠的布线交叠。
第一图案可以是朝向布线延伸穿过堤部的沟槽。
与阴极电极的第一部分交叠的布线可以传输直流DC信号。
DC信号可以是电力信号。
根据本公开的又一方面，提供了一种显示装置，包括：基板，在基板中限定有多个子像素；多个量子点发光二极管，多个量子点发光二极管设置在多个子像素中并共享发光层、公共层和阴极；堤部，堤部设置在多个量子点发光二极管之间且在阴极下方；多条布线，多条布线设置在堤部与基板之间；以及第一图案，第一图案设置在堤部中并且与多条布线中的至少一条布线交叠，其中，阴极设置在第一图案中。
显示装置还可以包括：第二图案，第二图案设置在堤部上以与第一图案间隔开。
公共层可以包括电荷生成层、空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一者。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且在不脱离本公开的技术概念的情况下，本公开可以以许多不同的形式实施。因此，提供本公开的示例性实施方式仅用于说明性目的，而不旨在限制本公开的技术概念。本公开的技术概念的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是说明性的，并且不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且在其等同范围内的所有技术概念应被解释为落入本公开的范围内。

Claims (25)

1.一种显示装置，包括：
基板，在所述基板中限定有多个子像素；
多个发光二极管，所述多个发光二极管设置在所述多个子像素中，所述多个发光二极管具有在所述多个发光二极管之间共享的有机层和在所述多个发光二极管之间共享的阴极电极；
堤部，所述堤部设置在所述多个发光二极管中的成对的发光二极管之间且在所述阴极电极下方；
多条布线，所述多条布线设置在所述堤部与所述基板之间；以及
第一图案，所述第一图案穿过所述堤部的厚度并且与所述多条布线中的第一布线交叠，
其中，所述阴极电极的第一部分设置在所述第一图案的外部，并且所述阴极电极的第二部分设置在所述第一图案中。
2.根据权利要求1所述的显示装置，还包括：
至少一个绝缘层，所述至少一个绝缘层设置在所述多条布线与所述阴极电极的设置在所述第一图案中的第二部分之间，
其中，所述阴极电极的设置在所述第一图案中的第二部分与所述第一布线交叠，在所述阴极电极的第二部分与所述第一布线之间形成电容器。
3.根据权利要求2所述的显示装置，其中，与所述阴极电极的第二部分交叠的所述第一布线传输直流DC信号。
4.根据权利要求2所述的显示装置，还包括：
第二图案，所述第二图案设置在所述堤部上并且与所述第一图案间隔开。
5.根据权利要求4所述的显示装置，其中，所述有机层包括设置在所述多个子像素中的公共层以及各自发射不同颜色光的多个不同发光层，其中，在所述多个子像素之间共享所述公共层，
其中，所述有机层的更靠近所述第二图案的第一部分的第一电阻大于所述有机层的与所述第一部分相比更远离所述第二图案的第二部分的第二电阻。
6.根据权利要求5所述的显示装置，其中，所述发光层和所述公共层中的至少一者的部分与所述发光层和所述公共层中的所述至少一者的另外的部分通过所述第二图案断开。
7.根据权利要求4所述的显示装置，其中，所述多条布线还包括与所述第二图案的至少一部分交叠的第二布线，其中，所述第二布线传输交流AC信号。
8.根据权利要求4所述的显示装置，其中，所述第一图案和所述第二图案设置在所述多个子像素中的相邻子像素之间。
9.根据权利要求4所述的显示装置，其中，多个第一图案设置在所述多个子像素中的相邻子像素之间。
10.根据权利要求4所述的显示装置，其中，多个第二图案设置在所述多个子像素中的相邻子像素之间。
11.根据权利要求4所述的显示装置，其中，所述第一图案设置在所述多个子像素中的第一子像素的第一侧处，并且所述第二图案设置在所述第一子像素的第二侧处。
12.根据权利要求4所述的显示装置，其中，
所述第一图案包括：
在所述多个子像素之间沿第一方向延伸的第一部分；以及
在所述多个子像素之间沿不同于所述第一方向的第二方向延伸的第二部分；以及
其中，所述第二图案包括：
在所述多个子像素之间沿所述第一方向延伸的第三部分；以及
在所述多个子像素之间沿所述第二方向延伸的第四部分。
13.根据权利要求12所述的显示装置，其中，所述第一图案还包括在所述第一部分与所述第二部分之间的第一对角部分，所述第一对角部分沿与所述第一方向和所述第二方向的不同的第三方向延伸，以及
其中，所述第二图案还包括在所述第三部分与所述第四部分之间的第二对角部分，所述第二对角部分沿所述第三方向延伸。
14.根据权利要求4所述的显示装置，其中，所述第一图案是朝向所述第一布线延伸通过所述堤部的沟槽，并且所述第二图案是设置在所述堤部上的反向间隔物。
15.根据权利要求14所述的显示装置，还包括：
多个第二图案，所述多个第二图案至少部分地包围所述多个子像素中的一个子像素，所述多个第二图案彼此间隔开。
16.根据权利要求1所述的显示装置，还包括电连接至所述第一布线的伪线，所述伪线与所述第一图案交叠并且与所述第一布线相比更靠近所述第一图案。
17.根据权利要求1所述的显示装置，其中，所述多个子像素包括发射不同颜色的光的第一子像素、第二子像素和第三子像素，其中所述第一子像素、所述第二子像素和所述第三子像素具有不同的导通电压。
18.根据权利要求17所述的显示装置，其中，设置在所述第一子像素与所述第三子像素之间的第一图案的数量与设置在所述第二子像素与所述第三子像素之间的第一图案的数量不同。
19.根据权利要求17所述的显示装置，还包括：
第二图案，所述第二图案设置在所述多个子像素之间且在所述堤部上，
其中，设置在所述第一子像素与所述第三子像素之间的第二图案的数量与设置在所述第二子像素与所述第三子像素之间的第二图案的数量不同。
20.一种显示装置，包括：
基板，在所述基板中限定有多个子像素；
多个发光二极管，所述多个发光二极管设置在所述多个子像素中，所述多个发光二极管具有在所述多个发光二极管之间共享的有机层以及在所述多个发光二极管之间共享的阴极电极；
堤部，所述堤部设置在所述多个发光二极管中的成对的发光二极管之间并且在所述阴极电极下方；以及
布线，所述布线设置在所述堤部与所述基板之间，
其中，所述阴极电极的与所述布线交叠的第一部分与所述阴极电极的没有与所述布线交叠的第二部分相比更靠近所述布线。
21.根据权利要求20所述的显示装置，还包括：
第一图案，所述第一图案被设置成穿过所述堤部的厚度，其中，所述阴极电极的第一部分穿过所述堤部设置在所述第一图案中，并且所述阴极电极的第二部分设置在所述第一图案外部。
22.根据权利要求21所述的显示装置，还包括：
穿过所述堤部的厚度的另外的第一图案，其中，所述阴极电极包括第三部分，所述第三部分设置在所述另外的第一图案中并且与和所述阴极电极的第一部分交叠的布线交叠。
23.根据权利要求21所述的显示装置，其中，所述第一图案是朝向所述布线延伸穿过所述堤部的沟槽。
24.根据权利要求21所述的显示装置，其中，与所述阴极电极的第一部分交叠的布线传输直流DC信号。
25.根据权利要求24所述的显示装置，其中，所述DC信号是电力信号。
CN202110511993.9A 2020-05-11 2021-05-11 显示装置 Active CN114093903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202511214577.7A CN121174753A (zh) 2020-05-11 2021-05-11 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0056145 2020-05-11
KR1020200056145A KR20210137823A (ko) 2020-05-11 2020-05-11 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202511214577.7A Division CN121174753A (zh) 2020-05-11 2021-05-11 显示装置

Publications (2)

Publication Number Publication Date
CN114093903A true CN114093903A (zh) 2022-02-25
CN114093903B CN114093903B (zh) 2025-09-23

Family

ID=75904805

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202511214577.7A Pending CN121174753A (zh) 2020-05-11 2021-05-11 显示装置
CN202110511993.9A Active CN114093903B (zh) 2020-05-11 2021-05-11 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202511214577.7A Pending CN121174753A (zh) 2020-05-11 2021-05-11 显示装置

Country Status (5)

Country Link
US (2) US12048215B2 (zh)
EP (2) EP4496456A3 (zh)
KR (1) KR20210137823A (zh)
CN (2) CN121174753A (zh)
TW (1) TWI781608B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178591A1 (zh) * 2022-03-24 2023-09-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102847344B1 (ko) * 2020-05-28 2025-08-18 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN111863929B (zh) * 2020-08-28 2024-02-20 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR102852379B1 (ko) * 2020-12-28 2025-08-28 엘지디스플레이 주식회사 표시 장치
KR102913953B1 (ko) * 2020-12-31 2026-01-15 엘지디스플레이 주식회사 표시 장치
KR20230072014A (ko) * 2021-11-17 2023-05-24 엘지디스플레이 주식회사 표시 장치
JP7709423B2 (ja) * 2022-04-20 2025-07-16 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器および移動体
EP4266853A1 (en) 2022-04-20 2023-10-25 Canon Kabushiki Kaisha Light emitting apparatus, display device, photoelectric conversion device, electronic apparatus, and moving body
CN117479574A (zh) * 2022-07-15 2024-01-30 台州观宇科技有限公司 发光元件
CN115394819B (zh) * 2022-08-31 2025-11-28 武汉华星光电半导体显示技术有限公司 显示面板
KR20240053096A (ko) * 2022-10-14 2024-04-24 삼성디스플레이 주식회사 표시 패널
KR20240057503A (ko) * 2022-10-24 2024-05-03 삼성디스플레이 주식회사 표시 패널
KR20240059824A (ko) * 2022-10-27 2024-05-08 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 전자장치
TWI894759B (zh) * 2023-12-29 2025-08-21 南韓商樂金顯示科技股份有限公司 顯示裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160170A1 (en) * 2002-12-11 2004-08-19 Chiyoko Sato Display apparatus and method of manufacturing the same
US20140239262A1 (en) * 2013-02-25 2014-08-28 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US20140346484A1 (en) * 2011-12-02 2014-11-27 Panasonic Corporation Organic electroluminescence display panel and method of manufacturing same
KR20170015633A (ko) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기발광 표시장치
WO2019186979A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809087B2 (ja) * 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
KR102201827B1 (ko) * 2014-09-16 2021-01-13 엘지디스플레이 주식회사 유기발광표시장치, 유기발광표시패널 및 그 제조방법
KR102802821B1 (ko) * 2016-11-25 2025-04-30 엘지디스플레이 주식회사 표시장치
KR102773737B1 (ko) * 2016-12-14 2025-02-27 엘지디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160170A1 (en) * 2002-12-11 2004-08-19 Chiyoko Sato Display apparatus and method of manufacturing the same
US20140346484A1 (en) * 2011-12-02 2014-11-27 Panasonic Corporation Organic electroluminescence display panel and method of manufacturing same
US20140239262A1 (en) * 2013-02-25 2014-08-28 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20170015633A (ko) * 2015-07-29 2017-02-09 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기발광 표시장치
WO2019186979A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178591A1 (zh) * 2022-03-24 2023-09-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN117136642A (zh) * 2022-03-24 2023-11-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN117136642B (zh) * 2022-03-24 2026-01-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN114093903B (zh) 2025-09-23
KR20210137823A (ko) 2021-11-18
EP4496456A2 (en) 2025-01-22
US20210351248A1 (en) 2021-11-11
US20240349566A1 (en) 2024-10-17
EP3910682A1 (en) 2021-11-17
TW202143479A (zh) 2021-11-16
TWI781608B (zh) 2022-10-21
EP4496456A3 (en) 2025-04-16
EP3910682B1 (en) 2025-04-16
US12048215B2 (en) 2024-07-23
CN121174753A (zh) 2025-12-19

Similar Documents

Publication Publication Date Title
CN114093903B (zh) 显示装置
US20250143073A1 (en) Display device including concave shaped auxiliary electrode
KR102874927B1 (ko) 표시 장치
JP7005714B2 (ja) 表示装置
US12538653B2 (en) Display panel including a shielding layer provided between a first switch line and a semiconductor layer and electronic device having the same
US12048200B2 (en) Display apparatus
US10984726B2 (en) Display device
CN112470204A (zh) 显示设备
KR102852379B1 (ko) 표시 장치
KR20220096626A (ko) 표시 장치
KR102864741B1 (ko) 표시 장치
KR20220082457A (ko) 표시 장치
KR102917104B1 (ko) 표시 장치
KR102858657B1 (ko) 발광표시패널 및 이를 이용한 발광표시장치
KR102926353B1 (ko) 표시 장치
KR20240143052A (ko) 표시 장치
KR20220089995A (ko) 표시 장치
KR20230095239A (ko) 표시 장치
KR20230102838A (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment