[go: up one dir, main page]

CN114068566B - 用于防止块提升的nand闪存块架构增强 - Google Patents

用于防止块提升的nand闪存块架构增强

Info

Publication number
CN114068566B
CN114068566B CN202110862146.7A CN202110862146A CN114068566B CN 114068566 B CN114068566 B CN 114068566B CN 202110862146 A CN202110862146 A CN 202110862146A CN 114068566 B CN114068566 B CN 114068566B
Authority
CN
China
Prior art keywords
pillars
layer
source plate
memory
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110862146.7A
Other languages
English (en)
Other versions
CN114068566A (zh
Inventor
M·J·巴克利
M·图尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114068566A publication Critical patent/CN114068566A/zh
Application granted granted Critical
Publication of CN114068566B publication Critical patent/CN114068566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H10W20/062—
    • H10W20/069—
    • H10W20/0698—
    • H10W20/20—
    • H10W42/121—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请涉及NAND闪存块架构增强以防止块提升。公开一种三维存储器装置。在一个实施例中，公开一种装置，所述装置包括：源极板；插塞，其在所述源极板上制造或部分地形成于所述源极板中；堆叠，其形成于衬底及插塞上，所述堆叠包括交替的绝缘层及导电层，及延伸穿过所述绝缘层及导电层的存储器单元的沟道材料串；由一种工艺形成的第一组支柱，其延伸穿过所述堆叠，所述工艺包含蚀刻所述交替的绝缘层及导电层，及将支柱材料沉积在其中，其中所述第一组支柱中的每个支柱在多个插塞中的相应插塞顶上终止；及由一种工艺形成的第二组支柱，其延伸穿过所述堆叠，所述工艺包含蚀刻所述交替的绝缘层及导电层，及将支柱材料沉积在其中，其中所述第二组支柱中的每个支柱在所述源极板中终止。

Description

用于防止块提升的NAND闪存块架构增强
技术领域
所公开的实施例涉及NAND闪存存储装置。具体来说，所公开的实施例中的至少一些涉及3D NAND闪存改进。
背景技术
各种类型的非易失性存储装置可用于存储数据。非易失性存储装置可包含NAND闪存存储器装置。NAND闪存是使用NAND逻辑门来构造的一种类型的闪存存储器。替代地，NOR闪存是使用NOR逻辑门来构造的一种类型的闪存存储器。目前，NAND闪存的使用占闪存市场的主导。
在典型的闪存存储器中，NAND或NOR晶体管用于存储信息且布置在可经由位线及字线访问的栅极的阵列或网格中，所述位线及字线的交点称为单元。最简单的闪存存储器每单元存储一个信息位且称为单层级单元(SLC)闪存存储器。在多层级单元(MLC)闪存中，单元存储多于一个信息位。具体来说，MLC闪存传统上已每单元存储两个信息位。因此，三层级单元(TLC)闪存每单元存储三个信息位，并且四层级单元(QLC)闪存每单元存储四个信息位。
闪存存储器装置(例如，NAND、NOR等)已发展成用于各种电子应用的受欢迎的非易失性存储器来源。非易失性存储器是可在不施加电力的情况下长时间保持其数据值的存储器。闪存存储器装置通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷阱)的编程(有时称为编写)或其它物理现象(例如，相变或极化)引起的单元阈值电压变化确定每一单元的数据值。闪存存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器设备、车辆、无线装置、移动电话及可拆卸式存储器模块，且非易失性存储器的用途在持续扩大。
用于NAND闪存存储器装置的存储器单元阵列通常布置成使得一行阵列中的每个存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择晶体管之间(例如在源极选择晶体管与漏极选择晶体管之间)以源极到漏极方式串联连接在一起的存储器单元串(常常被称为NAND串)。每个源极选择晶体管连接到源极线，而每个漏极选择晶体管连接到数据线，例如列位线。列是共同地耦合到本地数据线，例如本地位线的存储器单元群组。所述列不需要任何特定定向或线性关系，而是指存储器单元与数据线之间的逻辑关系。
为了满足对更高容量的存储器的要求，设计者一直力求增加存储器密度(例如，集成电路裸片的给定区域中的存储器单元的数目)。增加存储器装置的密度的一种方式是形成堆叠式存储器阵列(例如，常常称为三维存储器阵列)。
举例来说，在堆叠式存储器阵列中的共同位置处(例如，在共同垂直层处)的存储器单元可形成存储器单元的层面。每一层面中的存储器单元可耦合到一或多个存取线，例如本地存取线(例如，本地字线)，所述存取线又通过晶体管(例如，传递晶体管)选择性地耦合到驱动器。在一些实例中，每一层面中的存储器单元可共同地耦合到共同存取线或板。
增加非易失性存储器装置中的存储器密度的一个方式是利用竖直存储器阵列(例如，三维(3D)存储器阵列)架构。常规的竖直存储器阵列包含延伸穿过导电结构的层面(例如，字线层面或板、控制栅极层面或板)中的开口的半导体支柱及在半导体支柱及导电结构的每个接合点处的绝缘材料。与具有晶体管的常规平面(例如，二维)布置的结构相比，通过在裸片上向上(例如，纵向地、垂直地)构建阵列，此配置允许更大数目的开关装置(例如，晶体管)定位于裸片区域的单元中。不利的是，随着这些半导体支柱的竖直高度不断增加，制造过程中会出现各种缺陷。值得注意的是，随着半导体支柱的高度增加，堆叠会“提起”底层衬底，从而产生有缺陷的晶片。
发明内容
本公开的一个实施例提供一种半导体装置，其包括：源极板；多个插塞，其在所述源极板上制造或至少部分地形成于所述源极板中；堆叠，其形成于所述衬底及多个插塞上，所述堆叠包括交替的绝缘层及导电层；由一种工艺形成的第一组支柱，其延伸穿过所述堆叠，所述工艺包含蚀刻所述交替的绝缘层及导电层，及将支柱材料沉积在其中，其中所述第一组支柱中的每个支柱在所述多个插塞中的相应插塞顶上终止，并且形成延伸穿过所述绝缘层及导电层的沟道材料存储器单元串；及由一种工艺形成的第二组支柱，其延伸穿过所述堆叠，所述工艺包含蚀刻所述交替的绝缘层及导电层，及将支柱材料沉积在其中，其中所述第二组支柱中的每个支柱在所述源极板中终止。
本公开的一个实施例提供一种制造半导体装置的方法，其包括：将氧化硅层沉积在源极板上；将光致抗蚀剂层沉积在所述氧化硅层上；经由放置于所述光致抗蚀剂层的顶部上的掩模图案在所述氧化硅层中形成多个孔，所述多个孔形成于所述源极板上或至少部分地形成于所述源极板中；将导电材料层沉积在所述多个孔中；将堆叠沉积在所述氧化硅层及多个孔上，所述堆叠包括交替的绝缘层及导电层；通过蚀刻所述交替的绝缘层及导电层及将支柱材料沉积在其中而在所述插塞上形成第一组支柱；及通过蚀刻所述交替的绝缘层及导电层及将支柱材料沉积在其中而在所述源极板中形成第二组支柱。
附图说明
实施例借助于实例而非限制性地在附图的图中来说明，在附图中相似参考指示类似元件。
图1说明根据一些实施例的具有存取存储于存储器装置中的数据的控制器的存储器系统。
图2A是说明根据本公开的一些实施例的展现块提升的3D NAND存储器的框图。
图2B及2C是说明根据本公开的一些实施例的在与氧化硅基底层齐平的钨插塞上的应力分布的框图。
图3A到3G说明根据本公开的一些实施例的用于创建半导体装置的制造过程。
图4A是根据本公开的一些实施例的存储器块的逻辑视图。
图4B是根据本公开的一些实施例的半导体装置的部分的俯视图。
图5A到5G说明根据本公开的一些实施例的用于创建半导体装置的制造过程。
图6A及6B是说明根据本公开的一些实施例的在插入的钨插塞上的应力分布的框图。
具体实施方式
一般来说，3D电子装置可被视为由使用平面构造(例如，在单个层级上的多个装置)组合多层电子装置(例如，形成于另一层级上的一个装置)的过程形成的装置。由于3D装置中的多个层级可使用衬底上的大致相同区域，因此装置(例如，存储器装置)的总密度可相对于层级数目增加。本文中通常论述三维(3D)存储器、存储器单元及其制造及使用方法。
如将论述，为了防止提升导电膜及绝缘膜的堆叠(例如，ONON堆叠)，所公开的实施例描述结合有源沟道支柱蚀刻的“虚设”支柱的使用。尽管有源支柱在插塞(例如，钨插塞)上终止，但是虚设支柱被较深地蚀刻到硅基底衬底中，由此加强堆叠与衬底之间的连接。或者或结合前述内容，有源支柱下方的插塞部分地插入到衬底中以增加表层摩擦并且将支柱的负载分布在整个衬底中。
图1说明根据一些实施例的具有存取存储于存储器装置192中的数据的控制器190的存储器系统184。在一个实例中，存储器阵列120是三维(3D)存储器阵列。在一些实施例中，可使用多个存储器阵列120。
举例来说，存储器系统184可为固态驱动器(SSD)、多媒体卡(MMC)、USB闪存驱动器、紧凑型闪存卡(CF)、通用闪存存储装置(UFS)，或其它存储装置，并且可包含为存储器系统184提供存储容量的主机接口188、控制器190 (例如，处理器及/或其它控制电路系统)，及存储器装置192 (例如，固态存储器装置，例如NAND闪存装置)。存储器装置192可包含一或多个存储器阵列120。
在多个实施例中，控制器190、存储器装置192及/或主机接口188可物理地位于单个裸片上或单个封装内(例如，受管理NAND应用)。在一些实施例中，控制器190、存储器装置192，及/或主机接口188包含在封装内的裸片堆叠中。在一个实例中，堆叠的裸片包含用于将电力及信号传送到每一裸片的硅通孔。在一些实施例中，控制器190、存储器装置192，及/或主机接口188焊接到印刷电路板(PCB)。控制器190、存储器装置192，及/或主机接口188可例如封装在BGA模块、M.2模块、mSATA模块、slimSATA模块、闪存卡、嵌入式USB卡、小形状因数(SFF)磁盘格式(例如，SFF-2.5、SFF-1.8等)，或其它形状因数中。
存储器装置192包含驱动器121，所述驱动器用于将信号施加到存储器阵列120的字线层面。在一个实施例中，控制器190使用第一字线存取存储在存储器阵列120的第一块中的数据。在控制器190的控制下，驱动器121中的一个用于通过将信号施加到第一字线而存取数据。字线信号施加到第一块的左块部分及右块部分的对应层面。这两个层面在逻辑上对应于第一字线。在一个实施例中，每一对对应层面由上述导电连接器连接。
控制器190可经由一或多个信道耦合到主机接口188及存储器装置192，并且可用于在存储器系统184与主机182之间传送数据。主机接口188可呈标准化接口形式。举例来说，当存储器系统184用于计算系统中的数据存储时，主机接口188可为串行高级技术附件(SATA)、串行连接SCSI (SAS)、外围组件互连高速(PCIe)或通用串行总线(USB)以及其它连接器及接口。然而，一般来说，主机接口188可提供用于在存储器系统184与主机182 (例如，具有与主机接口188兼容的接收器的主机计算装置)之间传递控制、地址、数据及其它信号的接口。
主机182可为主机系统，例如个人膝上型计算机、台式计算机、服务器、嵌入式计算机、数码相机、移动电话、存储卡读卡器，或由处理器控制的其它电子装置，以及各种其它类型的主机。主机182可包含系统主板及/或底板，且可包含多个存储器存取装置(例如，多个处理器)。主机182可通过通信信道186耦合到主机接口188。
控制器190可与存储器装置192通信以控制数据读取、写入及擦除操作，以及其它操作，包含均衡、放电及串驱动器操作。控制器190可包含例如呈硬件及/或固件形式(例如，一或多个集成电路)及/或呈软件形式以用于控制对存储器装置192的存取及/或用于促进主机182与存储器装置192之间的数据传送的多个组件。在一些实施例中，可使用多个存储器装置。
存储器装置192可包含多个存储器单元阵列。举例来说，阵列可为具有NAND架构的闪存阵列。然而，实施例不限于特定类型的存储器阵列或阵列架构。存储器单元可例如分组成包含多个物理页的多个块。多个块可包含于存储器单元的平面中，且阵列可包含多个平面。
在一些实施例中，主机182可为具有一或多个中央处理单元(CPU)的计算机(例如，移动电话或其它计算装置)，例如存储器系统184的计算机外围装置可经由例如计算机总线的互连件附接到所述中央处理单元。
存储器系统184可用于存储主机182的数据。存储器系统184的实例包含固态驱动器、USB闪存驱动器、多媒体卡(MMC)、紧凑型闪存卡(CF)、通用闪存存储装置(UFS)、存储卡、闪存存储器，或其它存储器装置。
控制器190可响应于来自主机182的通信而运行固件104以执行操作。一般来说，固件是一种类型的计算机程序，其提供对工程化计算装置的控制、监测及数据操纵。在图1中，固件104在操作存储器系统184，例如将逻辑地址转换成物理地址以存储及存取存储器装置192中的数据时控制控制器190的操作。在一个实例中，控制器190是将数据存储在TLC NAND闪存存储器中的受管理NAND装置的内部控制器。
用于存储器阵列120中的非易失性存储媒体的实例是集成电路中的存储器单元(例如，SLC、TLC、QLC)。存储媒体是非易失性的，因为不需要电力来维持存储在非易失性存储媒体中的数据/信息，可在非易失性存储媒体断电然后再次通电之后检索到所述数据/信息。可使用各种存储器类型(例如基于NAND门的闪存存储器、相变存储器(PCM)、磁存储器(MRAM)、电阻式随机存取存储器，及3D XPoint)来实施存储器单元，使得存储媒体是非易失性的，且可在没有电力的情况下将其中存储的数据保留数天、数月及/或数年。
在一个实施例中，在操作期间，控制器109从主机182接收各种命令。这些命令可包含读取命令或写入命令。在一个实例中，读取命令包含逻辑地址且从主机182接收，以存取存储器阵列120的非易失性存储媒体中的所存储数据。
在一个实例中，控制器190接收逻辑地址且确定物理地址。所确定的物理地址用于读取所存储数据中的对应于接收到的逻辑地址的所述部分。然后控制器190将读取数据发送到主机182。在一些情况下，控制器190具有多个处理器，每个处理器具有其自身的处理器内高速缓冲存储器。
存储器系统184可用于各种计算系统，例如云计算系统、边缘计算系统、雾计算系统及/或独立计算机。在云计算系统中，远程计算机服务器连接于网络中以存储、管理及处理数据。边缘计算系统通过在接近数据源的计算机网络边缘处执行数据处理来优化云计算，且因此减少与集中式服务器及/或数据存储装置的数据通信。
本公开的至少一些实施例可使用由控制器190 (例如，固件104)执行的计算机指令实施。在一些情况下，硬件电路可用于实施固件104的至少一些功能。固件104可最初存储在存储器阵列120的非易失性存储媒体或另一非易失性装置中，且加载到易失性存储器(未展示)及/或处理器内高速缓冲存储器中以供控制器190执行。
非暂时性计算机存储媒体可用于存储固件104的指令。当指令由存储器系统184的控制器190执行时，所述指令使控制器190或其它处理装置执行如本文所论述的方法。
在一个实施例中，存储器系统184的本地管理器(未展示)接收数据存取命令。来自主机182的数据存取请求(例如，读取、写入)识别LBA地址，以从由LBA地址识别的存储器单元读取、写入或擦除数据。本地管理器将逻辑地址转换成物理地址。
在一个实施例中，控制器由一或多个处理装置实施。举例来说，处理装置可为微处理器、中央处理单元(CPU)、处理器的处理核心、执行单元、嵌人式处理器、嵌入式控制器、图形处理器等。举例来说，处理装置可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、片上系统(SOC)等)，或另一合适的处理器。处理装置可由具有单个处理核心的单个处理器、具有多个处理核心的单个处理器或多个处理器组成。
在一些实施例中，控制器包含主机I/O管理组件、闪存转换层(FTL)，及存储器单元管理组件。
在存储器(例如，非易失性存储媒体)包含多个存储器单元阵列的实施例中，阵列可为例如具有NAND架构的闪存阵列。然而，实施例不限于特定类型的存储器阵列或阵列架构。存储器单元可例如分组到多个块中，所述块作为群组一起擦除且每一块可存储多个数据页。多个块可包含于存储器单元的平面中，且阵列可包含多个平面。如本文所用，“数据页”是指控制器经配置以作为单个写入/读取操作的一部分将数据写入到非易失性存储媒体/从非易失性存储媒体读取数据的数据量，并且可称为“闪存页面” 作为实例，存储器装置可具有8 KB(千字节)的页大小且可经配置以存储每块128个数据页、每平面2048个块，及每装置16个平面。
与传统硬盘驱动器不同，无法直接覆写存储于闪存阵列中的数据。也就是说，在将数据重写到闪存单元块(例如，一次一个页面)之前，必须擦除闪存单元块。在一些实施例中，控制器可管理经由逻辑到物理映射方案在主机处理器与闪存阵列之间传送的数据。举例来说，闪存转换层可采用逻辑寻址方案(例如，逻辑块寻址(LBA))。作为实例，当从主机处理器接收的新数据将替换已经写入闪存阵列的较旧数据时，控制器可将新数据写入非易失性存储媒体上的新位置中，并且可更新FTL的逻辑到物理映射，使得与正写入的新数据相关联的对应逻辑地址指示(例如，指向)新的物理位置。将在再次写入之前擦除不再存储有效数据的旧位置。
图2A是说明根据本公开的一些实施例的展现块提升的存储器的图式。
在所说明的实施例中，导电及绝缘材料(202)的交替堆叠位于源极板(212)及氧化硅层(206)上方。在一个实施例中，堆叠(202)包括具有多个电荷存储结构(例如，浮动栅极、电荷陷阱等)的存储器单元堆叠、交替控制栅极及绝缘或绝缘材料的堆叠，及安置在电荷存储结构(下文通过实例主要称为浮动栅极)与相邻的控制栅极之间的电荷阻挡材料。例如氧化硅的氧化物材料常规上用作绝缘材料。电荷阻挡材料可为多晶硅间绝缘(IPD)材料，例如氧化物-氮化物-氧化物(ONO)材料。
在所说明的实施例中，将多个支柱(204)蚀刻到在相应插塞(208)处终止的堆叠(202)中。在所说明的实施例中，支柱(204)从堆叠(202)的上部部分到与氧化硅层(206)的上表面相邻的水平面延伸到堆叠(202)中。支柱(204)中的每一个可具有高纵横比。支柱的纵横比被定义为开口的深度与开口的直径的比率。举例来说，支柱的开口的深度(例如，长度)可为约2 μm，并且支柱的开口的直径可为约60至100 nm。在一些实施例中，支柱的开口可具有形成(例如，沉积)于支柱的内壁上的隔离内衬(未说明)。因此，开口的高纵横比可例如在约20与33之间。在一些实施例中，隔离内衬可包含氧化物材料或氮化物材料。
在所说明的实施例中，在堆叠(202)的底部上的氧化硅层(206)包含多个插塞(例如，钨插塞)(208)。在所说明的实施例中，插塞(208)充当蚀刻抵达层以在形成装置的过程期间停止进一步时刻，并且还可充当导电触点以在装置操作时提供形成于堆叠(202)中的多晶硅沟道与堆叠(202)中的后续多晶硅沟道之间的电接触。
在所说明的实施例中，氧化硅层(206)与源极板(212)之间存在气隙(210)。在所说明的实施例中，在制造存储器晶片期间产生此气隙(210)。具体来说，当堆叠(202)的交替层的数目增加时，用于将支柱连接到衬底及/或源极板(212)的穿孔蚀刻过程(或类似蚀刻过程)不能够到达衬底及/或源极板(212)，这产生从衬底及/或源极板(212)提起的支柱。当从衬底及/或源极板(212)提起时，形成于支柱(204)中的晶体管不可操作。另外，即使当不从衬底及/或源极板(212)“提起”时，图2a中的插塞(208)的布置也展现插塞(208)周围的负应力特征，这在下文结合图2B及2C简单地描述。
如在图2B中所说明，应力分布终止于支柱的末端并且直接分布在氧化硅层(206)及衬底及/或源极板(212)的界面处。另外，如图2C中所描绘，从周围氧化硅层(206)对插塞(208)本身施加表层摩擦。除了前述内容之外，插塞(208)的应力分布还有助于从源极板(212)提升ONON堆叠(202)。图2B及2C是说明根据本公开的一些实施例的在与氧化硅基底层齐平的钨插塞上的应力分布的框图。如在图2B中所说明，支柱(204)应力终止于支柱的末端处并且直接分布在氧化硅层(206)的上表面上。另外，一些应力垂直地沉积在围绕插塞(208)的氧化硅层(206)的表面上。另外，如图2C中所描绘，从周围氧化硅层(206)对插塞(208)本身施加表层摩擦压力。结果是净力将插塞(208)及氧化硅层(206)推离源极板(212)。
图3A到3G是说明用于创建半导体装置的制造过程的截面图。图3A到3G中所说明的特定步骤数目是示例性的，并且如将所论述可采用更多步骤。
图3A说明源极板(302)。在所说明的实施例中，源极板(302)包括硅衬底及形成用于一串晶体管元件的源极栅极的一或多个制造层。
源极板(302)包括经受各种制造工艺以形成源极线的硅衬底。用于形成源极线的特定步骤并不意图为限制性的。作为实例，在一些实施例中，硅化钨(WSix)层可沉积在源极板(302)的顶部上。接下来，多晶硅层可沉积在WSix的顶部上。随后，光致抗蚀剂可在多晶硅的顶部上分层。然后可使用光致抗蚀剂对WSix及多晶硅进行干式蚀刻或湿式蚀刻，以在源极板(302)中形成源极线。一般来说，用于产生选择栅极(SGS)的本领域中已知的任何制造技术可用于源极板(302)制造中。值得注意的是，图3A中的实施例未明确地说明例如用于形成源极线的多晶硅或WSix的各个层。
在图3B中，氧化硅(304)层接着沉积在完全形成的源极板(302)上。在一些实施例中，使用原硅酸四乙酯(TEOS)沉积形成氧化硅层(304)。
在图3C中，光致抗蚀剂层(316)沉积在氧化硅层(304)的顶部上。光致抗蚀剂层(316)可包括光聚合、光分解、光交联光致抗蚀剂或其它合适的光致抗蚀剂。在图3C中，掩模图案放置于光致抗蚀剂层的顶部上。如将论述，将掩模图案化以产生在整个光致抗蚀剂中间隔开的多个孔。
接下来，在图3D中，多个“孔”(314)经由光致抗蚀剂(316)形成到氧化硅层(304)中。值得注意的是，用于图3C及3D中的光刻法经配置以仅在将呈现3D NAND阵列的有源列位置的下方蚀刻插塞。
在图3E中，在蚀刻插塞位置(314)之后，钨(W)用于填充蚀刻的空腔，从而形成插塞(306)。在一些实施例中，可在形成钨插塞之后另外应用钨插塞化学机械抛光法(WCMP)。在一些实施例中，可采用除了钨之外的导电材料。
在图3E中所描绘的处理阶段结束时，多个插塞(306)形成于源极板(302)上，每个插塞(306)位于所得3D NAND装置的有源支柱下方。
在图3F中，多个导电及绝缘层沉积在氧化硅层(304)顶上以形成堆叠(312)。在一个实施例中，导电层包括氧化硅层，并且绝缘层包括氮化硅层。在所说明的实施例中，第一绝缘层沉积在氧化硅层(304)上，接着是第二导电层，接着是第二绝缘层等。在一些实施例中，氧化硅及氮化硅的交替层称为“ONON”堆叠。如本领域中已知，ONON堆叠(312)可用于经由穿孔蚀刻或隧道蚀刻形成个别存储器单元或晶体管。
在图3G中，在沉积堆叠(312)之后，将多个支柱(308、310)蚀刻到堆叠(312)中。在一个实施例中，硬掩模沉积在堆叠(312)的顶部上。在一些实施例中，硬掩模包括支柱图案(在图4中更详细地说明)。一般来说，支柱图案限定支柱(308、310)位于其中的多个圆形开口。在一些实施例中，支柱开口由形成晶体管矩阵的子块之间的间隙的较大间隙分开。
一旦施加硬掩模，就执行高纵横比(HAR)蚀刻以将支柱(308、310)蚀刻到堆叠(312)中。在一些实施例中，堆叠的绝缘(例如，氮化物)层可移除且钨经由由内而外钨沉积工艺施加。如果以此方式移除ONON堆叠的氮化物层，则可代替ONON堆叠使用OWOW堆叠。
在所说明的实施例中，与现有蚀刻相比，实施例包含额外的“虚设”支柱(310)。在所说明的实施例中，第一组支柱(308)经蚀刻且在相应插塞(306)处终止。在所说明的实施例中，插塞(306)包括钨插塞。相反，虚设支柱(310)在源极板(302)中较深地终止。在所说明的实施例中，虚设支柱(310)在距源极板的上表面的距离D处终止。由于虚设支柱(310)不位于插塞(306)上方，因此HAR蚀刻穿透堆叠(312)且部分地进入源极板(302)中。相反，使用钨插塞(306)防止较高功率HAR蚀刻穿透到衬底中，由此形成在图3G中描绘的锯齿形支柱构造。
在后续步骤中，进一步形成与有源支柱(308)相同的虚设支柱(310)。也就是说，在一些实施例中，两组支柱(308、310)衬有多晶硅涂层并且随后填充有二氧化硅。然而，由于虚设支柱(310)不用于存储信息，因此虚设支柱不影响有源支柱(308)的操作。
可根据本领域中独立已知的技术及方法施加、沉积或以其它方式形成本文中描述的材料中的每一个。所述技术及方法可包含一或多个沉积活动，例如化学气相沉积(CVD)、原子级沉积(ALD)、物理气相沉积(PVD)，或其它技术。可经由堆叠的沉积操作实现在各种层级中形成多种材料。
尽管本文中描述的过程动作及操作可指代特定导体、半导体或绝缘材料，例如硅、二氧化硅、氮化硅或其它，但熟悉本公开的本领域普通技术人员将认识到，其它导体、半导体及绝缘材料可被取代且仍在所公开主题的范围内。因此，所呈现的材料选项及选择仅作为理解制造过程的一个实例的辅助而提供。
举例来说，各种类型的半导体材料(例如，单晶或非晶硅、锗、其它元素半导体材料、化合物半导体材料等)可用作其它类型的半导体材料的替代方案或结合其它类型的半导体材料使用。另外，各种类型的绝缘材料，例如五氧化二钽(Ta2O5)、氮化硅(SixNy)、氧化铝(Al2O3)、氧化铪(HfO2)，及各种其它有机或无机绝缘材料可用作所描述的其它材料的替代方案或结合所描述的其它材料使用。而且，还可取代或包含材料的各种其它组合。举例来说，在某些应用中，所描述的半导体材料可用导体材料代替，包含例如银(Ag)、铜(Cu)、铝(Al)、锌(Zn)、铂(Pt)、钨(W)、钛(Ti)，或钽(Ta)。
此外，以下各种构造、过程及其它讨论可指例如放置在另一种材料“上”、“上方”或“顶上”的一种材料。这些描述符只是相对术语，且显然取决于任何所得装置的准确定向。然而，本领域的普通技术人员在阅读及理解本文结合相应附图提供的公开内容后将容易理解这些相对术语的上下文。
图4A是根据本公开的一些实施例的存储器块的逻辑视图。在所说明的实施例中，在图4A中呈现的视图包括存储器块的截面图。
在所说明的实施例中，给定存储器块(400a)定位成与多个其它存储器块(402a、404a)串联。存储块(400a、402a、404b)在设计上基本上类似。
给定存储器块(400a)包含多个位线(BL0-BL3)。位线的特定数目并不预期为限制性的。在所说明的实施例中，位线经由如在图3A到3G及5A到5G中描述的导电绝缘层的堆叠形成。在所说明的实施例中，给定块(400a)的源极板包含共享选择栅极源(SGS1)及写入线(WL1)。如所说明，与每一位线包含专用SGS及WL晶体管结构的存储器相比，多个位线共享单个SGS。因此，块(400a)包括“合并块”，其中单个SGS层控制对多个位线(BL0-BL3)的存取。如在现有存储器中，写入线WL1实现写入到位线(BL0-BL3)中的晶体管。另外，如所说明，每一位线(BL0-BL3)具有专用选择栅极漏极(SGD0-SGD3)晶体管以实现位线(BL0-BL3)到字线的输出。
在所说明的实施例中，每个位线(BL0-BL3)包括多个竖直地形成的晶体管元件。如先前所描述，可通过将导电及绝缘材料分层且经由支柱蚀刻来蚀刻晶体管而形成这些位线。此制造过程的细节先前描述且在本文中不再重复。
在所说明的实施例中，块(400a、402a、404a)分离以形成存储器单元的逻辑划分。在所说明的实施例中，块(400a、402a、404a)通过槽(406a)分开。在一个实施例中，这些槽包括未蚀刻的导电绝缘堆叠。例如，转向图3F，可简单地不蚀刻堆叠(312)以提供存储器块之间的分段。
相反，个别位线(BL0-BL3)通过狭缝(408a)分开。在一个实施例中，狭缝(408a)对应于支柱(310)。在所说明的实施例中，在形成用于形成给定位线中的晶体管的支柱时，经由穿孔蚀刻形成狭缝(408a)。然而，上述插塞层用于在形成期间改变支柱的深度。已描述此制造过程的细节且在本文中更详细地描述。
图4B是根据本公开的一些实施例的半导体结构的一部分的俯视图。在所说明的实施例中，图4B提供包含图4A的截面存储器块的较大表面区域的自上而下视图。
在所说明的实施例中，描绘位线(402b)的单个块(400a)(例如，图4A的合并块)，而部分地描绘其它块(402a、404a)的部分。块(400a)经由槽(406a)与其它块分离。狭缝(408a)提供合并块(400a)的位线(402b)之间的列分离。
如在图3A到3G中描绘的过程中所描述，通过导电绝缘层的堆叠蚀刻沟道列以形成位线(402b)。如所论述，这些列中的每一个在形成于源极板顶上的插塞上终止。相反，虚设支柱(408a)的交错组被较深地蚀刻到衬底中且不在插塞上终止。
图5A到5D说明用于创建3D NAND闪存存储器的制造过程。
图5A说明源极板(302)。在所说明的实施例中，源极板(302)包括硅衬底及形成用于一串晶体管元件的源极栅极的一或多个制造层。源极板(302)包括经受各种制造工艺以形成源极线的硅衬底。用于形成源极线的特定步骤并不意图为限制性的。作为实例，在一些实施例中，硅化钨(WSix)层可沉积在源极板(302)的顶部上。接下来，多晶硅层可沉积在WSix的顶部上。随后，光致抗蚀剂可在多晶硅的顶部上分层。然后可使用光致抗蚀剂对WSix及多晶硅进行蚀刻，以在源极板(302)中形成源极线。一般来说，用于产生选择栅极(SGS)的本领域中已知的任何制造技术可用于源极板(302)制造中。值得注意的是，图3A中的实施例未明确地说明例如用于形成源极线的多晶硅或WSix的各个层。
在图5B中，氧化硅(304)层沉积在完全形成的源极板(302)上。在一些实施例中，使用原硅酸四乙酯(TEOS)沉积形成氧化硅层(304)。
在图5c中，光致抗蚀剂层(316)沉积在氧化硅层(304)的顶部上。光致抗蚀剂层(316)可包括光聚合、光分解、光交联光致抗蚀剂或其它合适的光致抗蚀剂。在图3C中，掩模图案放置于光致抗蚀剂层的顶部上。如将论述，将掩模图案化以产生在整个光致抗蚀剂中间隔开的多个孔。
接下来，经由光致抗蚀剂图案化及经由干式蚀刻处理将多个“孔”蚀刻到氧化硅层(304)及源极板(302)中。这些孔(502)位于说明插塞(506)的位置处。值得注意的是，在一个实施例中，用于此子阶段中的光刻法经配置以仅在将呈现3D NAND阵列的有源列位置的下方蚀刻插塞。
在图5E中，在蚀刻插塞位置之后，在图5C中所说明的下一阶段中，钨用于填充蚀刻腔，从而形成插塞(506)。在一些实施例中，可在形成钨插塞之后另外应用钨插塞化学机械抛光法(WCMP)。在一些实施例中，可采用除了钨之外的导电材料。
在图5F中，多个导电及绝缘层沉积在氧化硅层(304)顶上以形成堆叠(312)。在一个实施例中，导电层包括氧化硅层，并且绝缘层包括氮化硅层。在所说明的实施例中，第一绝缘层沉积在氧化硅层(304)上，接着是第二导电层，接着是第二绝缘层等。在一些实施例中，氧化硅及氮化硅的交替层称为“ONON”堆叠。如本领域中已知，ONON堆叠(312)可用于经由穿孔蚀刻或隧道蚀刻形成个别存储器单元或晶体管。
最后，在图5G中，蚀刻堆叠(312)及支柱(308、310)。在所说明的实施例中，此过程如在图3G中所描述执行且本文中不再重复所述论述。然而，如所提及，有源支柱(308)位于部分插入的插塞(506)上。如在图6A及6B的论述中所描述，此部分插入的插塞设计可为任选的，其将在支柱末端处的应力分配路径从氧化硅层(304)及衬底及/或源极板(302)的界面移动到衬底及/或源极板(302)中，且结合虚设支柱防止提升。此外，在一些实施例中，可根本不使用虚设支柱且部分插入的插塞可用于加强有源支柱。
可根据本领域中独立已知的技术及方法施加、沉积或以其它方式形成本文中描述的材料中的每一个。所述技术及方法可包含一或多个沉积活动，例如化学气相沉积(CVD)、原子级沉积(ALD)、物理气相沉积(PVD)，或其它技术。可经由堆叠的沉积操作实现在各种层级中形成多种材料。
尽管本文中描述的过程动作及操作可指代特定导体、半导体或绝缘材料，例如硅、二氧化硅、氮化硅或其它，但熟悉本公开的本领域普通技术人员将认识到，其它导体、半导体及绝缘材料可被取代且仍在所公开主题的范围内。因此，所呈现的材料选项及选择仅作为理解制造过程的一个实例的辅助而提供。
举例来说，各种类型的半导体材料(例如，单晶或非晶硅、锗、其它元素半导体材料、化合物半导体材料等)可用作其它类型的半导体材料的替代方案或结合其它类型的半导体材料使用。另外，各种类型的绝缘材料，例如五氧化二钽(Ta2O5)、氮化硅(SixNy)、氧化铝(Al2O3)、氧化铪(HfO2)，及各种其它有机或无机绝缘材料可用作所描述的其它材料的替代方案或结合所描述的其它材料使用。而且，还可取代或包含材料的各种其它组合。举例来说，在某些应用中，所描述的半导体材料可用导体材料代替，包含例如银(Ag)、铜(Cu)、铝(Al)、锌(Zn)、铂(Pt)、钨(W)、钛(Ti)，或钽(Ta)。
此外，以下各种构造、过程及其它讨论可指例如放置在另一种材料“上”、“上方”或“顶上”的一种材料。这些描述符只是相对术语，且显然取决于任何所得装置的准确定向。然而，本领域的普通技术人员在阅读及理解本文结合相应附图提供的公开内容后将容易理解这些相对术语的上下文。
图6A及6B是说明根据本公开的一些实施例的在插入的钨插塞上的应力分布的框图。如在图6A中所说明，当插塞(506)进一步插入源极板(302)中且通过氧化硅层(304)时，向下应力分布分布在衬底本身内，因此将支柱牢固地固定在衬底本身内。此外，如在图6B中所说明，施加在插塞(506)上的表层摩擦也分布在氧化硅层(304)及源极板(302)两者中，所述源极板进一步保持插塞及位于插塞上方的支柱。
本公开包含执行所述方法且实施上文所描述的系统的各种装置，包含执行这些方法的数据处理系统，和含有指令的计算机可读媒体，所述指令当在数据处理系统上执行时使得系统执行这些方法。
描述及图式是说明性的且不应理解为限制性。描述许多具体细节以提供透彻理解。然而，在某些情况下，不描述众所周知的或常规的细节以免混淆描述。本公开中对一个或一实施例的参考未必参考同一实施例；并且此类参考意味着至少一个。
在本说明书中对“一个实施例”或“一实施例”的参考意味着结合实施例描述的特定特征、结构或特性包含在本公开的至少一个实施例中。本说明书中各个位置的短语“在一个实施例中”的出现不必完全是指相同实施例，也不是必须与其它实施例相互排斥的单独或替代实施例。此外，描述可由一些实施例而不是由其它实施例展现的各种特征。类似地，描述了各种要求，这些要求可能是一些实施例的要求而不是其它实施例的要求。
在此描述中，各种功能及操作可被描述为由软件代码执行或由软件代码引起以简化描述。然而，本领域的技术人员将认识到，这类表达的意思是所述功能由一或多个处理器执行代码所引起，所述处理器例如微处理器、专用集成电路(ASIC)、图形处理器及/或现场可编程门阵列(FPGA)。替代地或组合地，可使用专用电路系统(例如，逻辑电路系统)在有或没有软件指令的情况下实施功能及操作。可使用无软件指令的硬接线电路系统或结合软件指令实施实施例。因此，所述技术既不限于硬件电路系统与软件的任何特定组合，也不限于由计算装置执行的指令的任何特定来源。
虽然一些实施例可在充分起作用的计算机及计算机系统中实施，但各种实施例能够分布为多种形式的计算产品，且不论用于实际上实现所述分布的机器或计算机可读媒体的特定类型如何都能够适用。
所公开的至少一些方面可至少部分体现于软件中。也就是说，可在计算装置或其它系统中响应于其处理器(例如微处理器)执行存储器(例如ROM、易失性RAM、非易失性存储器、高速缓冲存储器或远程存储装置)中所含的指令序列而执行所述技术。
经执行以实施实施例的例程可实施为操作系统、中间件、业务交付平台、软件开发工具包(SDK)组件、网络服务或被称为“计算机程序”的其它特定应用程序、组件、程序、对象、模块或指令序列的部分。对这些例程的调用接口可作为应用程序编程接口(API)暴露于软件开发团体。计算机程序通常在各种时间在计算机中的各种存储器及存储装置中包括一或多个指令集，且所述指令集在由计算机中的一或多个处理器读取及执行时使所述计算机执行对进行涉及各个方面的要素来说必要的操作。
机器可读媒体可用于存储软件及数据，所述软件及数据当由计算装置执行时致使所述装置执行各种方法。可执行软件及数据可存储于包含例如ROM、易失性RAM、非易失性存储器及/或高速缓冲存储器的各个位置中。此软件及/或数据的部分可存储在这些存储装置中的任何一个中。此外，数据及指令可从集中式服务器或对等网络获得。数据及指令的不同部分可在不同时间且在不同通信会话中或同一通信会话中从不同集中式服务器及/或对等网络获得。可在执行应用之前获得全部数据及指令。或者，可动态地、及时地在需要执行时获得数据及指令的部分。因此，并不要求数据及指令在特定时刻全部处于机器可读媒体上。
计算机可读媒体的实例包含但不限于可记录及不可记录类型的媒体，例如易失性及非易失性存储器装置、只读存储器(ROM)、随机存取存储器(RAM)、闪存存储器装置、固态驱动器存储媒体、可装卸式磁盘、磁盘存储媒体、光学存储媒体(例如，光盘只读存储器(CDROM)、数字通用光盘(DVD)等)及其它介质。计算机可读媒体可存储指令。
大体来说，有形的或非暂时性机器可读媒体包含以机器(例如，计算机、移动装置、网络装置、个人数字助理、制造工具、具有一组一或多个处理器的任何装置等)可存取的形式提供(例如，存储)信息的任何机构。
在各种实施例中，硬连线电路系统可与软件和固件指令组合使用以实施所述技术。因此，所述技术既不限于硬件电路系统与软件的任何特定组合，也不限于由计算装置执行的指令的任何特定来源。
可使用各种各样不同类型的计算装置来实施本文中阐述的各种实施例。如本文中所使用，“计算装置”的实例包含但不限于服务器、集中式计算平台、多个计算处理器及/或组件的系统、移动装置、用户终端、车辆、个人通信装置、可佩戴数字装置、电子自助服务终端、通用计算机、电子文档阅读器、平板计算机、手提式计算机、智能电话、数码相机、住宅家庭设备、电视或数字音乐播放器。计算装置的额外实例包含被称为“物联网”(IOT)的装置的部分。这类“物”可与其拥有者或管理员偶然交互，所述拥有者或管理员可监控所述事物或修改这些事物上的设置。在一些情况下，这类拥有者或管理员扮演关于“物”装置的用户的角色。在一些实例中，用户的主要移动装置(例如苹果手机(Apple iPhone))可为关于用户佩戴的配对的“物”装置(例如苹果手表(Apple watch))的管理员服务器。
在一些实施例中，计算装置可为计算机或主机系统，其例如实施为台式计算机、手提式计算机、网络服务器、移动装置，或包含存储器及处理装置的其它计算装置。主机系统可包含或耦合到存储器子系统，使得主机系统可从存储器子系统读取数据或将数据写入到存储器子系统。主机系统可经由物理主机接口耦合到存储器子系统。一般来说，主机系统可经由同一通信连接、多个单独通信连接及/或通信连接的组合存取多个存储器子系统。
在一些实施例中，计算装置是包含一或多个处理装置的系统。处理装置的实例可包含微控制器、中央处理单元(CPU)、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)、片上系统(SoC)或另一合适的处理器。
尽管附图中的一些以特定次序说明多个操作，但可将非次序相依性操作重新排序且可组合或分解其它操作。虽然具体提及了一些重新排序或其它分组，但是其它重新排序或分组对于本领域技术人员来说是显而易见的，因此不提供详尽的替代方案列表。此外，应认识到，阶段可用硬件、固件、软件或其任何组合来实施。
在前述说明书中，已参考本发明的具体示例性实施例描述了本公开。将显而易见的是，可在不脱离如所附权利要求书中阐述的更广精神及范围的情况下对其进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种半导体装置，其包括：
源极板；
多个插塞，其在所述源极板上制造或至少部分地形成于所述源极板中；
堆叠，其形成于所述源极板及多个插塞上，所述堆叠包括交替的绝缘层及导电层；
由一种工艺形成的第一组支柱，其延伸穿过所述堆叠，所述工艺包含蚀刻所述交替的绝缘层及导电层，及将支柱材料沉积在其中，其中所述第一组支柱中的每个支柱在所述多个插塞中的相应插塞顶上终止，并且形成延伸穿过所述绝缘层及导电层的沟道材料存储器单元串；及
由一种工艺形成的第二组支柱，其延伸穿过所述堆叠，所述工艺包含蚀刻所述交替的绝缘层及导电层，及将支柱材料沉积在其中，其中所述第二组支柱中的每个支柱在所述源极板中终止。
2.根据权利要求1所述的装置，其中所述源极板包括硅衬底。
3.根据权利要求2所述的装置，其中所述源极板进一步包括形成源极栅极的一或多个层。
4.根据权利要求3所述的装置，其中所述源极栅极导电地接触所述第一组支柱中的每一个。
5.根据权利要求4所述的装置，其中所述源极栅极不导电地接触所述第二组支柱中的任一个。
6.根据权利要求1所述的装置，其中所述多个插塞包括多个钨插塞。
7.根据权利要求1所述的装置，其中所述绝缘层包括氮化硅并且所述导电层包括氧化硅。
8.一种制造半导体装置的方法，其包括：
将氧化硅层沉积在源极板上；
将光致抗蚀剂层沉积在所述氧化硅层上；
经由放置于所述光致抗蚀剂层的顶部上的掩模图案在所述氧化硅层中形成多个孔，所述多个孔形成于所述源极板上或至少部分地形成于所述源极板中；
将导电材料层沉积在所述多个孔中；
将堆叠沉积在所述氧化硅层及多个孔上，所述堆叠包括交替的绝缘层及导电层；
通过蚀刻所述交替的绝缘层及导电层及将支柱材料沉积在其中而在所述导电材料层上形成第一组支柱；及
通过蚀刻所述交替的绝缘层及导电层及将支柱材料沉积在其中而在所述源极板中形成第二组支柱。
9.根据权利要求8所述的方法，其中所述源极板通过以下操作制造：
将硅化钨WSix层沉积在硅衬底上；
将多晶硅层沉积在所述WSix层上；
将光致抗蚀剂沉积在所述多晶硅层上；
经由干式或湿式蚀刻在所述源极板中形成多个源极线。
10.根据权利要求8所述的方法，其中经由原硅酸四乙酯TEOS沉积来沉积所述氧化硅层。
11.根据权利要求8所述的方法，所述光致抗蚀剂层包括光聚合、光分解或光交联光致抗蚀剂层。
12.根据权利要求8所述的方法，其中所述多个孔形成于延伸穿过所述绝缘层及导电层的存储器单元的沟道材料串下方。
13.根据权利要求8所述的方法，所述导电材料包括钨。
14.根据权利要求13所述的方法，其进一步包括在沉积钨层之后应用钨插塞化学机械抛光WCMP。
15.根据权利要求8所述的方法，其中形成所述第一及第二组支柱包括将硬掩模沉积在所述堆叠上，所述硬掩模包括限定所述第一及第二组支柱的支柱图案。
16.根据权利要求15所述的方法，其中蚀刻所述第一及第二组支柱包括执行穿过所述堆叠的高纵横比蚀刻。
17.根据权利要求8所述的方法，其进一步包括移除所述堆叠的所述绝缘层并且经由由内而外钨沉积工艺将钨沉积在所述导电层上。
18.根据权利要求8所述的方法，其进一步包括将多晶硅涂层沉积在所述第一及第二组支柱中。
19.根据权利要求18所述的方法，其进一步包括将二氧化硅沉积在所述多晶硅涂层上。
20.根据权利要求8所述的方法，其中所述绝缘层包括氮化硅并且所述导电层包括氧化硅。
CN202110862146.7A 2020-08-04 2021-07-29 用于防止块提升的nand闪存块架构增强 Active CN114068566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/984,962 US11862573B2 (en) 2020-08-04 2020-08-04 NAND flash block architecture enhancement to prevent block lifting
US16/984,962 2020-08-04

Publications (2)

Publication Number Publication Date
CN114068566A CN114068566A (zh) 2022-02-18
CN114068566B true CN114068566B (zh) 2026-01-13

Family

ID=80115279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110862146.7A Active CN114068566B (zh) 2020-08-04 2021-07-29 用于防止块提升的nand闪存块架构增强

Country Status (2)

Country Link
US (2) US11862573B2 (zh)
CN (1) CN114068566B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257024A (zh) * 2006-09-14 2008-09-03 三星电子株式会社 具有三维排列的存储单元晶体管的与非型闪存器件
JP2014187246A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
US9548313B2 (en) * 2014-05-30 2017-01-17 Sandisk Technologies Llc Method of making a monolithic three dimensional NAND string using a select gate etch stop layer
US9419135B2 (en) * 2014-11-13 2016-08-16 Sandisk Technologies Llc Three dimensional NAND device having reduced wafer bowing and method of making thereof
US9824966B1 (en) * 2016-08-12 2017-11-21 Sandisk Technologies Llc Three-dimensional memory device containing a lateral source contact and method of making the same
KR102471273B1 (ko) * 2017-08-22 2022-11-28 삼성전자주식회사 적층 구조체와 트렌치들을 갖는 반도체 소자

Also Published As

Publication number Publication date
US11862573B2 (en) 2024-01-02
CN114068566A (zh) 2022-02-18
US20240128207A1 (en) 2024-04-18
US20220045015A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US12114499B2 (en) Block-on-block memory array architecture using bi-directional staircases
US12200938B2 (en) Driver placement in memories having stacked memory arrays
US12100651B2 (en) Semiconductor memory device and manufacturing method thereof
CN107980173B (zh) 通过有源层挖掘工艺而具有隔离的周边接触部的三维存储器器件
KR20150035224A (ko) 반도체 장치 및 그 제조 방법
CN107123650A (zh) 半导体器件及其制造方法
US20260026004A1 (en) Method and apparatus to mitigate word line staircase etch stop layer thickness variations in 3d nand devices
CN114068566B (zh) 用于防止块提升的nand闪存块架构增强
US11980034B2 (en) Memory device and manufacturing method of the memory device
WO2025199670A1 (en) Systems, devices, and methods for managing select gates in semiconductor devices
US20250248021A1 (en) Memory device and method of manufacturing the memory device
US12219761B2 (en) Memory device and manufacturing method of the memory device
US20250126786A1 (en) Fabricating filling structures in three-dimensional semiconductive devices
US20250159882A1 (en) Fabricating slit structures in three-dimensional semiconductive devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant