[go: up one dir, main page]

CN114050164A - 一种可避免有源层开孔过刻的阵列基板及其制造方法 - Google Patents

一种可避免有源层开孔过刻的阵列基板及其制造方法 Download PDF

Info

Publication number
CN114050164A
CN114050164A CN202111522265.4A CN202111522265A CN114050164A CN 114050164 A CN114050164 A CN 114050164A CN 202111522265 A CN202111522265 A CN 202111522265A CN 114050164 A CN114050164 A CN 114050164A
Authority
CN
China
Prior art keywords
layer
insulating layer
metal
hole
basis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111522265.4A
Other languages
English (en)
Inventor
陈伟
朱书纬
陈鑫
潜垚
李澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202111522265.4A priority Critical patent/CN114050164A/zh
Publication of CN114050164A publication Critical patent/CN114050164A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种可避免有源层开孔过刻的阵列基板及其制造方法，包括Array侧基板玻璃，所述Array侧基板玻璃上依次设有MetalⅠ金属层、栅极绝缘层和有缘层、刻蚀阻挡层、MetalⅡ金属层，所述MetalⅡ金属层上覆盖有PV绝缘层，所述PV绝缘层上依次设有有机平坦层以及MetalⅢ触控金属层，所述MetalⅢ触控金属层上采用CVD成膜方式形成有VA绝缘层，所述VA绝缘层上设有公共电极层ITO，所述公共电极层ITO上采用CVD成膜方式形成有CH绝缘层，所述CH绝缘层上设有像素电极层ITO，本发明通过共用VA光罩，在栅极绝缘层成膜后使用VA光罩干蚀刻掉DC孔位置的栅极绝缘层的膜厚，避免刻蚀阻挡层开孔时由于DC孔和刻蚀阻挡层的孔深不一致而造成有缘层缺失，保证TFT器件电性的稳定性和产品良率。

Description

一种可避免有源层开孔过刻的阵列基板及其制造方法
技术领域
本发明属于显示技术领域，具体涉及一种可避免有源层开孔过刻的阵列基板及其制造方法。
背景技术
目前非晶态金属氧化物半导体发展迅速。其中，非晶InGaZnO(IGZO)凭借其简单的制备工艺以及优异的光电学性能而成为TFT制备的理想材料，以其制备的TFT有着高迁移率、高开关比等特点，具有替代a-Si的潜力。较a-SiTFT相比，IGZO-TFT的载流子迁移率可以达到10-30cm2/V·S，大大提高TFT对像素电极的充放电效率和响应速度。更为重要的是，IGZO制程和现有的a-Si生产线具有很好的兼容性，较生产工艺更为复杂、设备投资更高的低温多晶硅(LTPS)具有更低的投资成本。
如说明书附图1所示，现有的氧化物TFT有两种常见结构：ESL和BCE，具有多道制程，制程成本与制程的数量有关，虽然ESL结构相对BCE结构多了一道ES制程，但因为氧化物半导体层IGZO沟道区域未受到SD层刻蚀时的损伤，画素区域TFT电学特性均一性更收敛，是获得高分辨率、高稳定性IGZO显示面板的首选。
然而，为节省成本及简化制程，ESL结构的TFT把ES开孔和DC开孔共用一个ES光罩，但由于ES孔和DC孔开孔干蚀刻的膜层厚度不一致，如为使DC孔完全开孔，不可避免会对ES孔进行过刻，从而造成ES孔下与Metal2SDContact的有缘层IGZO存在SELoss，严重者会使ES孔下的IGZO被完全蚀刻掉，最终影响TFT器件的电学性能及像素的正常显示。
发明内容
本发明的目的在于提供一种可避免有源层开孔过刻的阵列基板及其制造方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种可避免有源层开孔过刻的阵列基板，包括Array侧基板玻璃，所述Array侧基板玻璃上依次设有MetalⅠ金属层、栅极绝缘层和有缘层，所述有缘层上通过CVD成膜方式形成有刻蚀阻挡层，所述刻蚀阻挡层上设有MetalⅡ金属层，所述MetalⅡ金属层上覆盖有PV绝缘层，所述PV绝缘层上依次设有有机平坦层以及MetalⅢ触控金属层，所述MetalⅢ触控金属层上采用CVD成膜方式形成有VA绝缘层，所述VA绝缘层上设有公共电极层ITO，所述公共电极层ITO上采用CVD成膜方式形成有CH绝缘层，所述CH绝缘层上设有像素电极层ITO。
所述MetalⅠ金属层为Mo/Al/Mo或Ti/Al/Ti，MetalⅡ金属层为Mo/Al/Mo或Ti/Al/Ti，所述MetalⅢ触控金属层为Mo/Al/Mo，中间的Al作为金属线的实际导电层，其中两侧的Mo或Ti主要为缓冲层，起到保护中间Al不被氧化、腐蚀和降低接触电阻，并且缓冲层用于提高金属层与无机层的界面接触。
所述栅极绝缘层为具有较大介电常数的绝缘层，栅极绝缘层由SiOx材料制得，所述刻蚀阻挡层由SiOx材料制得，具有较大介电常数的绝缘层，保护SEChanel不被SD蚀刻液或气体蚀刻，所述CH绝缘层为具有较大介电常数的绝缘层，且CH绝缘层由SiOx或SiNx制得，便于像素电极层ITO与MetalⅡ金属层相连，所述VA绝缘层为具有较大介电常数的绝缘层，且VA绝缘层由SiOx或和SiNx材料制得，在VA绝缘层上干刻出VA孔，便于公共电极层ITO与MetalⅢ触控金属层相连，所述PV绝缘层为具有较大介电常数的绝缘层，且PV绝缘层由SiOx材料制得，所述PV绝缘层用于Array侧基板玻璃上TFT有源器件的水和氧的阻隔。
所述有缘层为Array侧基板玻璃上TFT有源器件的半导体层，如a-Si，MOx和LTPS，该有缘层由IGZO材料制得。
所述有机平坦层8由有机材料制得且覆盖于PV绝缘层7上，用于平坦化rray侧基板玻璃1上TFT有源器件的表面。
一种可避免有源层开孔过刻的阵列基板的制造方法，包括如下步骤：
步骤1：依序在Array侧基板玻璃上Pattern形成GEMetalⅠ金属层以及栅极绝缘层；
步骤2：在步骤1的基础上，在栅极绝缘层的膜层上coater一层光阻PRa，用于曝光显影出相应的DC孔Pattern；
步骤3：在步骤2的基础上，采用VA光罩，VA光罩的一个透光区域正好可以曝光DC孔位置的光阻PRa，VA光罩的另一个透光区域为原有VA孔处开孔位置；
步骤4：在步骤3的基础上，采用VA光罩，对栅极绝缘层进行曝光、显影等制程，经显影制程之后，在所需DC开孔位置处留下未被光阻PR覆盖住的DC孔，原有的VA孔位置也显影掉相应的光阻；
步骤5：在步骤4的基础上，进行干蚀刻制程，蚀刻气体选择的是CF4、O2、Cl2等混合气体蚀刻，蚀刻掉未被光阻PR保护的栅极绝缘层，从而形成DC孔c，此时DC孔c孔位置蚀刻的无机膜层厚度为栅极绝缘层的厚度；
步骤6：在步骤5的基础上，进行剥膜制程，采用常见的DMSO：MEA混合的无色剥膜液体对光阻进行剥膜洗净，留下已经干刻完的DC孔；
步骤7：在步骤6的基础上，Pattern形成有缘层；
步骤8：在步骤7的基础上，采用CVD成膜方式形成刻蚀阻挡层；
步骤9：在步骤8的基础上，采用原有的ES光罩进行曝光/显影/干刻等制程，在设计需要的开孔位置蚀刻掉刻蚀阻挡层，PatternES孔，此时面外GIP区(DC孔)和面内AA区(ES孔)蚀刻的无机膜层厚度均为刻蚀阻挡层的膜层厚度；
步骤10：在步骤9的基础上，依序Pattern形成MetalⅡ金属层，并覆盖PV绝缘层；
步骤11：在步骤10的基础上，依序Pattern形成有机平坦层、OC孔以及MetalⅢ触控金属层；
步骤12：在步骤11的基础上，采用CVD成膜方式形成VA绝缘层；
步骤13：在步骤12的基础上，在VA绝缘层的膜层上coater一层光阻PRa，用于曝光显影出相应的VA孔Pattern；
步骤14：在步骤13的基础上，采用VA光罩，VA光罩的一个透光区域正好可以曝光DC孔位置的光阻PRa，VA光罩的另一个透光区域为原有VA孔处开孔位置；
步骤15：在步骤14的基础上，采用VA光罩，对VA膜层进行曝光/显影等制程，经显影制程之后，在所需VA开孔位置处留下未被光阻PR覆盖住的VA孔；
步骤16：在步骤15的基础上，进行干蚀刻制程，蚀刻气体选择的是SF6、O2、Cl2等混合气体蚀刻，蚀刻掉未被光阻PR保护的VA膜层，从而形成VA孔；
步骤17：在步骤16的基础上，进行剥膜制程，采用常见的DMSO：MEA混合的无色剥膜液体对光阻进行剥膜洗净，留下已经干刻完的VA孔；
步骤18：在步骤17的基础上，Pattern出公共电极层ITO，并在公共电极层ITO上采用CVD成膜方式形成CH绝缘层；
步骤19：在步骤18的基础上，采用CH光罩进行曝光蚀刻出CH孔；
步骤20：在步骤19的基础上，形成像素电极层ITO。
本发明的技术效果和优点：该可避免有源层开孔过刻的阵列基板及其制造方法，可避免有缘层不被刻蚀阻挡层开孔过刻，在不增加光罩成本及基于现有Mid-comIncellESL结构阵列基板的设计基础上，利用VA光罩开孔共性，以共光罩的形式增加一道制程，在栅极绝缘层成膜后直接用VA光罩进行曝光、显影、蚀刻、剥膜，在原有的DC孔位置蚀刻掉栅极绝缘层的膜厚，使ES孔和DC孔开孔时不会存在膜层厚度差，从而保证液晶显示器的显示效果和产品高良率；
通过共用VA光罩，在栅极绝缘层成膜后使用VA光罩干蚀刻掉DC孔位置的栅极绝缘层的膜厚，避免刻蚀阻挡层开孔时由于DC孔和刻蚀阻挡层的孔深不一致而造成有缘层缺失，保证TFT器件电性的稳定性和产品良率。
附图说明
图1为现有技术TFT阵列基板的结构示意图；
图2为本发明可避免有缘层SE不被ES开孔过刻的阵列基板的结构示意图；
图3为本发明阵列基板制造过程中步骤1的结构示意图；
图4为本发明阵列基板制造过程中步骤2的结构示意图；
图5为本发明阵列基板制造过程中步骤3的结构示意图；
图6为本发明阵列基板制造过程中步骤4的结构示意图；
图7为本发明阵列基板制造过程中步骤5的结构示意图；
图8为本发明阵列基板制造过程中步骤6的结构示意图；
图9为本发明阵列基板制造过程中步骤7的结构示意图；
图10为本发明阵列基板制造过程中步骤8的结构示意图；
图11为本发明阵列基板制造过程中步骤9的结构示意图；
图12为本发明阵列基板制造过程中步骤10的结构示意图；
图13为本发明阵列基板制造过程中步骤11的结构示意图；
图14为本发明阵列基板制造过程中步骤12的结构示意图；
图15为本发明阵列基板制造过程中步骤13的结构示意图；
图16为本发明阵列基板制造过程中步骤14的结构示意图；
图17为本发明阵列基板制造过程中步骤15的结构示意图；
图18为本发明阵列基板制造过程中步骤16的结构示意图；
图19为本发明阵列基板制造过程中步骤17的结构示意图；
图20为本发明阵列基板制造过程中步骤18的结构示意图；
图21为本发明阵列基板制造过程中步骤19的结构示意图；
图22为本发明阵列基板制造过程中步骤20的结构示意图。
图中：1、Array侧基板玻璃；2、MetalⅠ金属层；3、栅极绝缘层；4、有缘层；5、刻蚀阻挡层；6、MetalⅡ金属层；7、PV绝缘层；8、有机平坦层；9、MetalⅢ触控金属层；10、VA绝缘层；11、公共电极层ITO；12、CH绝缘层；13、像素电极层ITO；
a、光阻PR；b、VA光罩；b1、透光区域；b2、不透光区域；c、DC孔；d、ES光罩；e、OC孔；f、VA孔；g、CH孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了如图2所示的一种可避免有源层开孔过刻的阵列基板，包括Array侧基板玻璃1，所述Array侧基板玻璃1上依次设有MetalⅠ金属层2、栅极绝缘层3和有缘层4，所述有缘层4上通过CVD成膜方式形成有刻蚀阻挡层5，所述刻蚀阻挡层5上设有MetalⅡ金属层6，所述MetalⅡ金属层6上覆盖有PV绝缘层7，所述PV绝缘层7上依次设有有机平坦层8以及MetalⅢ触控金属层9，所述MetalⅢ触控金属层9上采用CVD成膜方式形成有VA绝缘层10，所述VA绝缘层10上设有公共电极层ITO11，所述公共电极层ITO11上采用CVD成膜方式形成有CH绝缘层12，所述CH绝缘层12上设有像素电极层ITO13。
所述MetalⅠ金属层2为Mo/Al/Mo或Ti/Al/Ti，MetalⅡ金属层6为Mo/Al/Mo或Ti/Al/Ti，所述MetalⅢ触控金属层9为Mo/Al/Mo，中间的Al作为金属线的实际导电层，其中两侧的Mo或Ti主要为缓冲层，起到保护中间Al不被氧化、腐蚀和降低接触电阻，并且缓冲层用于提高金属层与无机层的界面接触。
所述栅极绝缘层3为具有较大介电常数的绝缘层，栅极绝缘层3由SiOx材料制得，所述刻蚀阻挡层5由SiOx材料制得，具有较大介电常数的绝缘层，保护SEChanel不被SD蚀刻液或气体蚀刻，所述CH绝缘层12为具有较大介电常数的绝缘层，且CH绝缘层12由SiOx或SiNx制得，便于像素电极层ITO13与MetalⅡ金属层6相连，所述VA绝缘层10为具有较大介电常数的绝缘层，且VA绝缘层10由SiOx或和SiNx材料制得，在VA绝缘层10上干刻出VA孔，便于公共电极层ITO11与MetalⅢ触控金属层9相连，所述PV绝缘层7为具有较大介电常数的绝缘层，且PV绝缘层7由SiOx材料制得，所述PV绝缘层7用于Array侧基板玻璃1上TFT有源器件的水和氧的阻隔。
所述有缘层4为Array侧基板玻璃1上TFT有源器件的半导体层，如a-Si，MOx和LTPS，该有缘层4由IGZO材料制得。
所述有机平坦层8由有机材料制得且覆盖于PV绝缘层7上，用于平坦化rray侧基板玻璃1上TFT有源器件的表面。
请参阅图3-22，一种可避免有源层开孔过刻的阵列基板的制造方法，包括如下步骤：
步骤1：依序在Array侧基板玻璃1上Pattern形成GEMetalⅠ金属层2以及栅极绝缘层3；
步骤2：在步骤1的基础上，在栅极绝缘层3的膜层上coater一层光阻PRa，用于曝光显影出相应的DC孔Pattern；
步骤3：在步骤2的基础上，采用VA光罩b，VA光罩b的一个透光区域正好可以曝光DC孔位置的光阻PRa，VA光罩b的另一个透光区域为原有VA孔处开孔位置；
步骤4：在步骤3的基础上，采用VA光罩b，对栅极绝缘层3进行曝光、显影等制程，经显影制程之后，在所需DC开孔位置处留下未被光阻PR覆盖住的DC孔c，原有的VA孔位置也显影掉相应的光阻；
步骤5：在步骤4的基础上，进行干蚀刻制程，蚀刻气体选择的是CF4、O2、Cl2等混合气体蚀刻，蚀刻掉未被光阻PR保护的栅极绝缘层3，从而形成DC孔c，此时DC孔c孔位置蚀刻的无机膜层厚度为栅极绝缘层3的厚度；
步骤6：在步骤5的基础上，进行剥膜制程，采用常见的DMSO：MEA混合的无色剥膜液体对光阻进行剥膜洗净，留下已经干刻完的DC孔c；
步骤7：在步骤6的基础上，Pattern形成有缘层4；
步骤8：在步骤7的基础上，采用CVD成膜方式形成刻蚀阻挡层5；
步骤9：在步骤8的基础上，采用原有的ES光罩d进行曝光/显影/干刻等制程，在设计需要的开孔位置蚀刻掉刻蚀阻挡层5，PatternES孔，此时面外GIP区(DC孔)和面内AA区(ES孔)蚀刻的无机膜层厚度均为刻蚀阻挡层5的膜层厚度；
步骤10：在步骤9的基础上，依序Pattern形成MetalⅡ金属层6，并覆盖PV绝缘层7；
步骤11：在步骤10的基础上，依序Pattern形成有机平坦层8、OC孔e以及MetalⅢ触控金属层9；
步骤12：在步骤11的基础上，采用CVD成膜方式形成VA绝缘层10；
步骤13：在步骤12的基础上，在VA绝缘层10的膜层上coater一层光阻PRa，用于曝光显影出相应的VA孔Pattern；
步骤14：在步骤13的基础上，采用VA光罩b，VA光罩b的一个透光区域正好可以曝光DC孔位置的光阻PRa，A光罩b的另一个透光区域为原有VA孔处开孔位置；
步骤15：在步骤14的基础上，采用VA光罩b，对VA膜层进行曝光/显影等制程，经显影制程之后，在所需VA开孔位置处留下未被光阻PR覆盖住的VA孔a；
步骤16：在步骤15的基础上，进行干蚀刻制程，蚀刻气体选择的是SF6、O2、Cl2等混合气体蚀刻，蚀刻掉未被光阻PR保护的VA膜层，从而形成VA孔f；
步骤17：在步骤16的基础上，进行剥膜制程，采用常见的DMSO：MEA混合的无色剥膜液体对光阻进行剥膜洗净，留下已经干刻完的VA孔f；
步骤18：在步骤17的基础上，Pattern出公共电极层ITO11，并在公共电极层ITO11上采用CVD成膜方式形成CH绝缘层12；
步骤19：在步骤18的基础上，采用CH光罩进行曝光蚀刻出CH孔g；
步骤20：在步骤19的基础上，形成像素电极层ITO13。
该可避免有源层开孔过刻的阵列基板及其制造方法，可避免有缘层4不被刻蚀阻挡层5开孔过刻，在不增加光罩成本及基于现有Mid-comIncellESL结构阵列基板的设计基础上，利用VA光罩开孔共性，以共光罩的形式增加一道制程，在栅极绝缘层3成膜后直接用VA光罩进行曝光、显影、蚀刻、剥膜，在原有的DC孔位置蚀刻掉栅极绝缘层3的膜厚，使ES孔和DC孔开孔时不会存在膜层厚度差，从而保证液晶显示器的显示效果和产品高良率，通过共用VA光罩，在栅极绝缘层3成膜后使用VA光罩干蚀刻掉DC孔位置的栅极绝缘层3的膜厚，避免刻蚀阻挡层5开孔时由于DC孔和刻蚀阻挡层5的孔深不一致而造成有缘层4缺失，保证TFT器件电性的稳定性和产品良率。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种可避免有源层开孔过刻的阵列基板，包括Array侧基板玻璃（1）其特征在于：所述Array侧基板玻璃（1）上依次设有MetalⅠ金属层（2）、栅极绝缘层（3）和有缘层（4），所述有缘层（4）上通过CVD成膜方式形成有刻蚀阻挡层（5），所述刻蚀阻挡层（5）上设有MetalⅡ金属层（6），所述MetalⅡ金属层（6）上覆盖有PV绝缘层（7），所述PV绝缘层（7）上依次设有有机平坦层（8）以及MetalⅢ触控金属层（9），所述MetalⅢ触控金属层（9）上采用CVD成膜方式形成有VA绝缘层（10），所述VA绝缘层（10）上设有公共电极层ITO（11），所述公共电极层ITO（11）上采用CVD成膜方式形成有CH绝缘层（12），所述CH绝缘层（12）上设有像素电极层ITO（13）。
2.根据权利要求1所述的一种可避免有源层开孔过刻的阵列基板，其特征在于：所述MetalⅠ金属层（2）为Mo/Al/Mo或Ti/Al/Ti，MetalⅡ金属层（6）为Mo/Al/Mo或Ti/Al/Ti，所述MetalⅢ触控金属层（9）为Mo/Al/Mo，中间的Al作为金属线的实际导电层，其中两侧的Mo或Ti主要为缓冲层，起到保护中间Al不被氧化、腐蚀和降低接触电阻，并且缓冲层用于提高金属层与无机层的界面接触。
3.根据权利要求1所述的一种可避免有源层开孔过刻的阵列基板，其特征在于：所述栅极绝缘层（3）为具有较大介电常数的绝缘层，栅极绝缘层（3）由SiOx材料制得，所述刻蚀阻挡层（5）由SiOx材料制得，具有较大介电常数的绝缘层，保护SEChanel不被SD蚀刻液或气体蚀刻，所述CH绝缘层（12）为具有较大介电常数的绝缘层，且CH绝缘层（12）由SiOx或SiNx制得，便于像素电极层ITO（13）与MetalⅡ金属层（6）相连，所述VA绝缘层（10）为具有较大介电常数的绝缘层，且VA绝缘层（10）由SiOx或和SiNx材料制得，在VA绝缘层（10）上干刻出VA孔，便于公共电极层ITO（11）与MetalⅢ触控金属层（9）相连，所述PV绝缘层（7）为具有较大介电常数的绝缘层，且PV绝缘层（7）由SiOx材料制得，所述PV绝缘层（7）用于Array侧基板玻璃（1）上TFT有源器件的水和氧的阻隔。
4.根据权利要求1所述的一种可避免有源层开孔过刻的阵列基板，其特征在于：所述有缘层（4）为Array侧基板玻璃（1）上TFT有源器件的半导体层，如a-Si，MOx和LTPS，该有缘层（4）由IGZO材料制得。
5.根据权利要求1所述的一种可避免有源层开孔过刻的阵列基板，其特征在于：所述有机平坦层（8）由有机材料制得且覆盖于PV绝缘层（7）上，用于平坦化rray侧基板玻璃（1）上TFT有源器件的表面。
6.一种利要求1-5所任意一项所述的可避免有源层开孔过刻的阵列基板的制造方法，其特征在于：包括如下步骤：
步骤1：依序在Array侧基板玻璃（1）上Pattern形成GEMetalⅠ金属层（2）以及栅极绝缘层（3）；
步骤2：在步骤1的基础上，在栅极绝缘层（3）的膜层上coater一层光阻PR（a），用于曝光显影出相应的DC孔Pattern；
步骤3：在步骤2的基础上，采用VA光罩（b），VA光罩（b）的一个透光区域正好可以曝光DC孔位置的光阻PR（a），VA光罩（b）的另一个透光区域为原有VA孔处开孔位置；
步骤4：在步骤3的基础上，采用VA光罩（b），对栅极绝缘层（3）进行曝光、显影制程，经显影制程之后，在所需DC开孔位置处留下未被光阻PR覆盖住的DC孔（c），原有的VA孔位置也显影掉相应的光阻；
步骤5：在步骤4的基础上，进行干蚀刻制程，蚀刻气体选择的是CF4、O2、Cl2混合气体蚀刻，蚀刻掉未被光阻PR保护的栅极绝缘层（3），从而形成DC孔（c），此时DC孔（c）孔位置蚀刻的无机膜层厚度为栅极绝缘层（3）的厚度；
步骤6：在步骤5的基础上，进行剥膜制程，采用常见的DMSO：MEA混合的无色剥膜液体对光阻进行剥膜洗净，留下已经干刻完的DC孔（c）；
步骤7：在步骤6的基础上，Pattern形成有缘层（4）；
步骤8：在步骤7的基础上，采用CVD成膜方式形成刻蚀阻挡层（5）；
步骤9：在步骤8的基础上，采用原有的ES光罩（d）进行曝光/显影/干刻制程，在设计需要的开孔位置蚀刻掉刻蚀阻挡层（5），PatternES孔，此时面外GIP区(DC孔)和面内AA区(ES孔)蚀刻的无机膜层厚度均为刻蚀阻挡层（5）的膜层厚度；
步骤10：在步骤9的基础上，依序Pattern形成MetalⅡ金属层（6），并覆盖PV绝缘层（7）；
步骤11：在步骤10的基础上，依序Pattern形成有机平坦层（8）、OC孔（e）以及MetalⅢ触控金属层（9）；
步骤12：在步骤11的基础上，采用CVD成膜方式形成VA绝缘层（10）；
步骤13：在步骤12的基础上，在VA绝缘层（10）的膜层上coater一层光阻PR（a），用于曝光显影出相应的VA孔Pattern；
步骤14：在步骤13的基础上，采用VA光罩（b），VA光罩（b）的一个透光区域正好可以曝光DC孔位置的光阻PR（a），A光罩（b）的另一个透光区域为原有VA孔处开孔位置；
步骤15：在步骤14的基础上，采用VA光罩（b），对VA膜层进行曝光/显影制程，经显影制程之后，在所需VA开孔位置处留下未被光阻PR覆盖住的VA孔（a）；
步骤16：在步骤15的基础上，进行干蚀刻制程，蚀刻气体选择的是SF6、O2、Cl2混合气体蚀刻，蚀刻掉未被光阻PR保护的VA膜层，从而形成VA孔（f）；
步骤17：在步骤16的基础上，进行剥膜制程，采用常见的DMSO：MEA混合的无色剥膜液体对光阻进行剥膜洗净，留下已经干刻完的VA孔（f）；
步骤18：在步骤17的基础上，Pattern出公共电极层ITO（11），并在公共电极层ITO（11）上采用CVD成膜方式形成CH绝缘层（12）；
步骤19：在步骤18的基础上，采用CH光罩进行曝光蚀刻出CH孔（g）；
步骤20：在步骤19的基础上，形成像素电极层ITO（13）。
CN202111522265.4A 2021-12-13 2021-12-13 一种可避免有源层开孔过刻的阵列基板及其制造方法 Pending CN114050164A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111522265.4A CN114050164A (zh) 2021-12-13 2021-12-13 一种可避免有源层开孔过刻的阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111522265.4A CN114050164A (zh) 2021-12-13 2021-12-13 一种可避免有源层开孔过刻的阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
CN114050164A true CN114050164A (zh) 2022-02-15

Family

ID=80212725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111522265.4A Pending CN114050164A (zh) 2021-12-13 2021-12-13 一种可避免有源层开孔过刻的阵列基板及其制造方法

Country Status (1)

Country Link
CN (1) CN114050164A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132656A (zh) * 2022-07-05 2022-09-30 福建华佳彩有限公司 一种避免触控金属层开孔过刻的阵列基板的制造方法
CN116230632A (zh) * 2023-03-10 2023-06-06 华映科技（集团）股份有限公司 一种避免上下两层电极短接的阵列基板的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN105957867A (zh) * 2016-04-28 2016-09-21 京东方科技集团股份有限公司 阵列基板母板及其制作方法、显示装置
CN108400127A (zh) * 2018-03-07 2018-08-14 云谷（固安）科技有限公司 制造电容器的方法
CN108598004A (zh) * 2018-03-21 2018-09-28 福建华佳彩有限公司 一种igzo阵列基板的制备方法及igzo阵列基板
CN110379769A (zh) * 2019-05-27 2019-10-25 福建华佳彩有限公司 一种tft阵列基板的制作方法及阵列基板
CN112051937A (zh) * 2020-08-26 2020-12-08 福建华佳彩有限公司 一种In-cell触控基板及制作方法
CN216354220U (zh) * 2021-12-13 2022-04-19 福建华佳彩有限公司 一种可避免有源层开孔过刻的阵列基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN105957867A (zh) * 2016-04-28 2016-09-21 京东方科技集团股份有限公司 阵列基板母板及其制作方法、显示装置
CN108400127A (zh) * 2018-03-07 2018-08-14 云谷（固安）科技有限公司 制造电容器的方法
CN108598004A (zh) * 2018-03-21 2018-09-28 福建华佳彩有限公司 一种igzo阵列基板的制备方法及igzo阵列基板
CN110379769A (zh) * 2019-05-27 2019-10-25 福建华佳彩有限公司 一种tft阵列基板的制作方法及阵列基板
CN112051937A (zh) * 2020-08-26 2020-12-08 福建华佳彩有限公司 一种In-cell触控基板及制作方法
CN216354220U (zh) * 2021-12-13 2022-04-19 福建华佳彩有限公司 一种可避免有源层开孔过刻的阵列基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
关长斌，郭英奎: "陶瓷材料导论", vol. 1, 30 June 2005, 哈尔滨工程大学出版社, pages: 230 - 233 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132656A (zh) * 2022-07-05 2022-09-30 福建华佳彩有限公司 一种避免触控金属层开孔过刻的阵列基板的制造方法
CN116230632A (zh) * 2023-03-10 2023-06-06 华映科技（集团）股份有限公司 一种避免上下两层电极短接的阵列基板的制造方法
CN116230632B (zh) * 2023-03-10 2026-01-09 华映科技（集团）股份有限公司 一种避免上下两层电极短接的阵列基板的制造方法

Similar Documents

Publication Publication Date Title
CN102636927B (zh) 阵列基板及其制造方法
CN114488638A (zh) 一种可避免有源层开孔过刻的阵列基板及其制造方法
US20010048107A1 (en) Thin film transistor and method of manufacturing the same
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
KR20100018168A (ko) 박막 트랜지스터 기판과 그 제조 방법
CN101752319A (zh) 薄膜晶体管液晶显示器阵列基板的制造方法
CN103578984B (zh) 半导体元件及其制造方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN114050164A (zh) 一种可避免有源层开孔过刻的阵列基板及其制造方法
CN111129032A (zh) 一种阵列基板及其制作方法
CN107946368A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
CN216354220U (zh) 一种可避免有源层开孔过刻的阵列基板
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
CN110379769B (zh) 一种tft阵列基板的制作方法及阵列基板
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN107833893A (zh) 阵列基板及其制作方法、显示面板
CN203367291U (zh) 一种阵列基板、显示面板及显示装置
CN203103309U (zh) 薄膜晶体管、阵列基板及显示器件
CN100426511C (zh) 一种薄膜晶体管器件阵列基板结构及其制造方法
CN110246848B (zh) 一种氧化物半导体tft阵列基板及其制作方法
CN217134374U (zh) 一种阵列基板
CN102709329A (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220215