[go: up one dir, main page]

CN103904029A - 具有双重功函数栅叠层的半导体器件及其制造方法 - Google Patents

具有双重功函数栅叠层的半导体器件及其制造方法 Download PDF

Info

Publication number
CN103904029A
CN103904029A CN201310741172.XA CN201310741172A CN103904029A CN 103904029 A CN103904029 A CN 103904029A CN 201310741172 A CN201310741172 A CN 201310741172A CN 103904029 A CN103904029 A CN 103904029A
Authority
CN
China
Prior art keywords
metal
work function
layer
effective work
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310741172.XA
Other languages
English (en)
Other versions
CN103904029B (zh
Inventor
池连赫
张世亿
李承美
金炯澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103904029A publication Critical patent/CN103904029A/zh
Application granted granted Critical
Publication of CN103904029B publication Critical patent/CN103904029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一种用于制造半导体器件的方法包括以下步骤：在衬底之上形成栅介质层；在该栅介质层之上形成含金属层，该含金属层含有有效功函数调节物质；在该含金属层之上形成抗反应层；增大该含金属层中所含的该有效功函数调节物质的量；以及通过刻蚀该抗反应层、该含金属层与该栅介质层而在该衬底上形成栅叠层。

Description

具有双重功函数栅叠层的半导体器件及其制造方法
相关申请的交叉引用
本申请主张2012年12月27日提出的申请号为10-2012-0154941的韩国专利申请的优先权，通过引用将其全文并入于此。
技术领域
本发明的示例性实施例涉及半导体器件，更具体地，涉及具有双重功函数栅叠层的半导体器件及其制造方法。
背景技术
当为了改善性能而缩小晶体管尺度时，栅极漏电增大，同时栅介质层的厚度减小。为了解决这一类问题，已经以具有比SiO2较大的介电常数的高k材料取代栅介质层。高k材料可以包括含有铪、锆之类的金属氧化物。随着采用高k材料，出现了新的问题，即费米能级钉扎效应。费米能级钉扎效应由高k材料与多晶硅栅电极之间的接触所导致。费米能级钉扎为多晶硅栅电极与金属氧化物之间的界限处的基本特性，并增大晶体管的阈值电压。
在晶体管中，栅电极需要用于导通沟道的阈值电压(Vth)。根据CMOS器件的工艺，可以制造出N沟道晶体管和P沟道晶体管两种。阈值电压受有效功函数影响。一般而言，栅叠层包括栅介质层和栅电极，且栅介质层和栅电极确定栅叠层的有效功函数。此外，栅极工艺可以影响栅叠层的有效功函数。有效功函数有别于功函数。栅叠层的有效功函数为可以通过栅介质层材料、栅电极材料以及栅叠层形成工艺来调节的参数。另一方面，栅电极的功函数是材料的特定属性。一般而言，特定材料(也就是金属层)的功函数对应于当电子在初始阶段位处费米能级时从材料原子将材料内的电子排放至真空中所需的能量值。功函数所具有的单位为eV。一般而言，N沟道晶体管的栅电极具有低于中间能隙功函数的N型功函数，且P沟道晶体管的栅电极具有高于中间能隙功函数的P型功函数。
近来，为了解决费米能级钉扎问题，已采用包括高k材料和金属栅电极的栅叠层。不过，在用于制造CMOS器件的工艺期间，难以形成具有需要适用于各晶体管的阈值电压的N型功函数或P型功函数的金属栅电极。此外，虽然形成了具有适用于各晶体管的功函数的金属栅电极，栅叠层的有效功函数可以由于与金属栅电极接触的栅介质层的材料和栅叠层的形成工艺(例如，刻蚀工艺和高温热工艺)所导致的各种因素而改变。此外，CMOS器件可以通过使用双重功函数金属栅电极来制造。在此情况下，必须选择性地去除双重功函数金属栅电极的其中之一。因此，实质复杂度增大，且制造成本增大。
发明内容
一种示例性半导体器件及其制造方法。所述示例性半导体器件包括双重功函数栅叠层，所述双重功函数栅叠层能够独立地控制N沟道晶体管和P沟道晶体管的阈值电压。
一种示例性半导体器件及其制造方法。所述示例性半导体器件包括双重功函数栅叠层，所述双重功函数栅叠层能够防止栅叠层的有效功函数在后续工艺期间改变。
一种用于制造半导体器件的方法包括以下步骤：在衬底之上形成栅介质层；在所述栅介质层之上形成含金属层，所述含金属层含有有效功函数调节物质；在所述含金属层之上形成抗反应层；增大所述含金属层中所含的所述有效功函数调节物质的量；以及通过刻蚀所述抗反应层、所述含金属层与所述栅介质层而在所述衬底上形成栅叠层。
一种用于制造半导体器件的方法包括以下步骤：在衬底的整个表面上形成栅介质层，所述衬底包括第一区和第二区；在所述栅介质层之上形成富氮的第一金属氮化物层；在所述第一金属氮化物层之上形成抗反应层；将有效功函数增大物质注入至所述富氮的第一金属氮化物层中；从所述第二区去除所述抗反应层和所述富氮的第一金属氮化物层；在包括形成于所述第二区中的所述栅介质层的所得结构的整个表面上形成富金属的第二金属氮化物层；通过刻蚀所述富金属的第二金属氮化物层、所述抗反应层、所述富氮的第一金属氮化物层以及所述栅介质层而在所述第一区中形成第一栅叠层；以及通过刻蚀所述第二金属氮化物和所述栅介质层而在所述第二区中形成第二栅叠层。
一种用于制造半导体器件的方法，所述方法包括以下步骤：在衬底的整个表面上形成栅介质层，所述衬底包括第一区和第二区；形成第一含金属层，所述第一含金属层含有第一有效功函数调节物质；在所述栅介质层之上形成抗反应层；增大所述第一含金属层中所含的所述第一有效功函数调节物质的量；从所述第二区去除所述抗反应层和所述第一含金属层；在包括形成于所述第二区中的所述栅介质层的所得结构的整个表面上形成第二含金属层，所述第二含金属层含有第二有效功函数调节物质；通过刻蚀所述第二含金属层、所述抗反应层、所述第一含金属层以及所述栅介质层而在所述第一区中形成第一栅叠层；以及通过刻蚀所述第二含金属层和所述栅介质层而在所述第二区中形成第二栅叠层。
一种半导体器件，包括：衬底，其包括第一区和第二区；第一栅叠层，其形成在所述第一区之上，所述第一栅叠层包括含有第一有效功函数调节物质的第一含金属栅电极、以及形成在所述第一含金属栅电极之上的抗反应层；以及第二栅叠层，其形成在所述第二区之上，所述第二栅叠层包括含有第二有效功函数调节物质的第二含金属栅电极。
所述第一栅叠层可以进一步包括含金属层，所述含金属层形成在所述抗反应层之上，所述含金属层包括与所述第二含金属栅电极的材料相同的材料。所述抗反应层可以包括多晶硅。
所述第一有效功函数调节物质可以包括氮。所述第二有效功函数调节物质可以包括钛。所述第一含金属栅电极可以包括氮化钛(TiN)，所述氮化钛包括高于化学计量的氮钛之比的较高比例的氮。所述第二含金属栅电极可以包括氮化钛(TiN)，所述氮化钛包括高于化学计量的钛氮之比的较高比例的钛。
所述第一栅叠层可以包括P沟道晶体管的栅叠层。所述第二栅叠层可以包括N沟道晶体管的栅叠层。所述第一栅叠层可以进一步包括第一界面层和第一高k材料，他们形成在所述第一含金属栅电极的下方，且所述第二栅叠层可以进一步包括第二界面层和第二高k材料，他们形成在所述第二含金属栅电极的下方。
附图说明
图1为说明示例性半导体器件的示意图。
图2A至2H为说明用于制造半导体器件的示例性方法的示意图。
图3为用于解释其中混杂被防止的状态的示意图。
图4A至4C为说明比较性范例的示意图，与示例性实施例相比，其中在第一含金属层之上并无设置抗反应层。
图5为说明示例性半导体器件的示意图。
图6为说明示例性半导体器件的示意图。
图7为存储卡的示意图。
图8为说明电子系统的方块图。
具体实施方式
各种实施例将在下文参照所附附图更详细地叙述。不过，本发明可以以不同形式体现，且不应理解为受限于此处所提出的实施例。进一步而言，提供这些实施例，以便此公开将更为充分和完整，并将充分地将本发明的范围传达予本领域技术人员。在本公开的全文中，贯穿本发明的各个附图与实施例，相同的附图标记指的是相同的部件。
附图未必依照比例，且在一些例子中，可以夸大比例，以清楚地说明各实施例的特性。当称第一层位于第二层“上”或位于衬底“上”时，不仅指的是该第一层直接形成在该第二层或该衬底上的情况，且亦指第三层存在于该第一层与该第二层或该衬底之间的情况。
图1为说明示例性半导体器件的示意图。
参照图1，衬底101包括第一和第二区。衬底101可以包括硅衬底、硅锗衬底或绝缘体上硅(silicon-on-insulator,SOI)衬底。第一和第二区通过隔离区102隔离。第一和第二区可以包括晶体管区。举例来说，第一区可以为形成P沟道晶体管之处(PMOS)，且第二区可以为形成N沟道晶体管之处(NMOS)。第一栅叠层100P形成在第一区PMOS的衬底101之上，且第二栅叠层100N形成在第二区NMOS的衬底101之上。第一源极108P和第一漏极108P形成于第一栅叠层100P两侧的衬底101中。第二源极108N和第二漏极108N形成于第二叠层100N两侧的衬底101中。
第一栅叠层100P可以包括顺序层叠的第一栅介质层104P、第一含金属栅电极105P、抗反应层106P和含金属层107P。第一栅叠层100P可以进一步包括形成在第一栅介质层104P与衬底101之间的第一界面层103P。第一栅叠层100P可以包括第一有效功函数调节物质。第一有效功函数调节物质可以被包含在第一含金属栅电极105P之中。由于第一有效功函数调节物质之故，第一栅叠层100P具有适用于P沟道晶体管的有效功函数。
第二栅叠层100N可以包括顺序层叠的第二栅介质层104N和第二含金属栅电极105N。第二栅叠层100N可以进一步包括形成在第二栅介质层104N与衬底101之间的第二界面层103N。第二栅叠层100N可以包括第二有效功函数调节物质。第二有效功函数调节物质可以被包含在第二含金属栅电极105N之中。由于第二有效功函数调节物质之故，第二栅叠层100N具有适用于N沟道晶体管的有效功函数。
因此，第一区PMOS包括第一栅叠层100P，其包括具有第一有效功函数的第一功函数结构，且第二区NMOS包括第二栅叠层100N，其包括具有不同于第一有效功函数的第二有效功函数的第二功函数结构。
半导体器件的结构将更详细地叙述如下。
首先，第一界面层103P和第二界面层103N可以由相同材料构成，并可以具有相同的厚度。第一界面层103P或第二界面层103N可以包括氧化硅或氧氮化硅。举例来说，第一界面层103P或第二界面层103N可以包括SiO2或SiON。第一界面层103P和第二界面层103N用于改善衬底101与第一栅介质层104P和第二栅介质层104N之间的界面特性，从而增强电子迁移特性。
第一栅介质层104P和第二栅介质层104N可以由相同材料构成，并可以具有相同的厚度。第一栅介质层104P和第二栅介质层104N可以包括具有高介电常数的高k材料。高k材料具有比SiO2的介电常数(约3.9)较大的介电常数。此外，相比于SiO2，高k材料具有非常大的物理厚度和较小的等效氧化物厚度(EOT)。相比于第一和第二界面层103P和103N，第一栅介质层104P和第二栅介质层104N可以具有较大的介电常数。第一栅介质层104P和第二栅介质层104N可以包括例如金属氧化物、金属硅酸盐或金属硅酸盐氮化物。金属氧化物可以含有例如铪(Hf)、铝(Al)、镧(La)或锆(Zr)。金属氧化物可以包括氧化铪、氧化铝、氧化镧、氧化锆或其组合。举例来说，金属氧化物可以包括HfO2、Al2O3、La2O3、ZrO2或其组合。金属硅酸盐可以含有例如Hf或Zr。举例来说，金属硅酸盐可以包括硅酸铪(HfSiO)、硅酸锆(ZrSiO)或其组合。金属硅酸盐氮化物可以包括铪硅酸盐氮化物(HfSiON)、锆硅酸盐氮化物(ZrSiON)或其组合。
第一含金属栅电极105P可以含有第一有效功函数调节物质。由于第一有效功函数调节物质之故，第一栅叠层100P具有适用于P沟道晶体管的有效功函数。第一含金属栅电极105P可以包括P型功函数含金属层。因此，第一含金属栅电极105P可以变为P型功函数含金属栅电极。P型功函数含金属栅电极可以包括具有约4.7eV或更大(约4.7eV至约5.1eV)的功函数的材料。P型功函数金属具有与P型多晶硅的功函数类似的值。相比于硅的中间能隙功函数，P型功函数含金属栅电极具有较大的有效功函数。第一有效功函数调节物质可以包括有效功函数增大物质，以增大有效功函数。由于含有有效功函数增大物质，第一栅叠层100P的有效功函数增大。就这样，含有有效功函数增大物质的第一含金属栅电极105P可以称为高有效功函数材料。
有效功函数增大物质可以包括氮。第一含金属栅电极105P可以包括氮来作为第一有效功函数调节物质。第一含金属栅电极105P可以包括含有第一有效功函数调节物质的金属氮化物。第一含金属栅电极105P可以包括富氮的金属氮化物。此处，氮变为第一有效功函数调节物质。金属氮化物可以包括氮化钛。当第一有效功函数调节物质包括氮时，第一含金属栅电极105P可以包括富氮的氮化钛。富氮的氮化钛指的是含有高于化学计量的氮钛之比的较高比例的氮的氮化钛。此后，将富氮的氮化钛称为富氮的TiN(富N的TiN)。依据钛对氮的组分比，TiN具有不同的有效功函数。举例来说，富氮的TiN可以具有适用于P沟道晶体管的P型有效功函数。富氮的TiN可以通过物理气相沉积(PVD)来形成。因此，可以轻易调节TiN内的钛对氮的组分比。富氮的TiN形成为第一含金属栅电极105P。当形成富氮的TiN时，可以选择性地控制氮的流率，以调节氮对钛的组分比。就这样，可以控制氮的流率来形成具有P型功函数的富氮的TiN。富氮的TiN可以通过原子层沉积(ALD)来形成。
第二含金属栅电极105N可以含有第二有效功函数调节物质。由于第二有效功函数调节物质之故，第二栅叠层100N具有适用于N沟道晶体管的有效功函数。第二含金属栅电极105N可以包括N型功函数含金属层。因此，第二含金属栅电极105N可以变为N型功函数含金属栅电极。N型功函数含金属栅电极可以包括具有约4.3eV或更小的功函数的材料。N型功函数具有与N型多晶硅的功函数类似的值。N型功函数含栅电极具有比硅的中间能隙功函数较小的功函数。第二有效功函数调节物质可以包括有效功函数减小物质，以减小有效功函数。由于含有有效功函数减小物质，第二栅叠层100N的有效功函数减小。就这样，含有有效功函数减小物质的第二含金属栅电极105N可以称为低有效功函数材料。
有效功函数减小物质可以包括金属。第二含金属栅电极105N可以包括金属来作为第二有效功函数调节物质。第二含金属栅电极105N可以包括含有第二有效功函数调节物质的金属氮化物。第二含金属栅电极105N可以包括富金属的金属氮化物。此处，金属变为第二有效功函数调节物质。
作为第二含金属栅电极105N的金属氮化物可以包括TiN。当第二有效功函数调节物质含有钛时，第二含金属栅电极105N可以包括富钛的氮化钛。富钛的氮化钛指的是含有高于化学计量的钛氮之比的较高比例的钛的氮化钛。依据钛对氮的组分比，TiN具有不同的功函数。举例来说，富钛的TiN可以具有适用于N沟道晶体管的N型有效功函数。富钛的TiN可以通过PVD来形成。因此，可以轻易调节TiN内的钛对氮的组分比。富钛的TiN形成为第二含金属栅电极105N。当形成富钛的TiN时，可以选择性地控制氮的流率，以调节钛对氮的组分比。就这样，可以控制氮的流率来形成具有N型有效功函数的富钛的TiN。富钛的TiN可以通过ALD来形成。
形成在第一含金属栅电极105P之上的抗反应层106P和含金属层107P可以作为抗氧化层，以在后续工艺期间阻挡氧被引入第一含金属栅电极105P和第一栅介质层104P。抗反应层106P可以用于防止第一含金属栅电极105P与含金属层107P之间的混杂(inter-mixing)。抗反应层106P含有含硅层。抗反应层106P可以包括多晶硅。
含金属层107P可以由与第二含金属栅电极105N相同的材料构成。因此，含金属层107P可以包括富金属的金属氮化物。也就是说，含金属层107P可以包括富钛的TiN。虽然含金属层107P包括高有效功函数材料，第一含金属栅电极105P的功函数并未因抗反应层106P而减小。第一栅叠层100P的有效功函数通过第一含金属栅电极105P进行支配性地调节。虽然有下文中的描述，但是含金属层107P可以在形成第二含金属栅电极105N时同时形成，且在后续工艺期间并未去除。
第一含金属栅电极105P和抗反应层106P可以进行退火。退火可以在含有第一有效功函数调节物质的气氛中执行。退火可以在含氮气氛下执行。氮是有效功函数增大物质。举例来说，退火可以在NH3气氛中于约700℃的温度下持续执行约一小时。由于退火在含有有效功函数增大物质的气氛中执行，因此有效功函数增大物质可以被注入第一含金属栅电极105P。因此，可以进一步增大第一含金属栅电极105P中所含的有效功函数增大物质的含量。结果，进一步增大第一栅叠层100P的有效功函数。此外，抗反应层106P通过退火来被结晶。由于形成结晶的抗反应层106P因此进一步改善防止氧引入的效应和防止反应的效应。
第一源极108P和第一漏极108P可以包括P型源极与漏极，且第二源极108N和第二漏极108N可以包括N型源极与漏极。
参照图1，由于第一栅叠层100P包括为了增大有效功函数而含有第一有效功函数调节物质的第一含金属栅电极105P，因此第一栅叠层100P可以获得适用于P沟道晶体管的高有效功函数。因此，阈值电压可以沿着正方向偏移。此外，随着通过退火将有效功函数调节物质注入第一含金属栅电极105P，可以进一步增大第一栅叠层100P的有效功函数。此外，由于抗反应层106P形成在第一含金属栅电极105P之上，因此可以防止第一含金属栅电极105P的功函数在后续工艺期间减小。
此外，由于第二栅叠层100N包括为了减小有效功函数而含有第二有效功函数调节物质的第二含金属栅电极105N，因此第二栅叠层100N可以获得适用于N沟道晶体管的低有效功函数。因此，阈值电压可以沿着负方向偏移。
参照图1，在CMOS器件的整合工艺期间，可以独立地控制N沟道晶体管和P沟道晶体管的阈值电压。
图1的示例性半导体器件可以包括CMOS器件。不过，示例性半导体器件并未受限于CMOS器件。示例性半导体器件可以包括在其中形成N沟道晶体管和P沟道晶体管的任何半导体器件。P沟道晶体管可以包括例如PMOSFET或PMISFET。N沟道晶体管可以包括例如NMOSFET或NMISFET。第一栅叠层100P和第二栅叠层100N具有高k金属栅极(HKMG)结构，其包括高k材料和含金属的栅电极。
图2A至2H为说明制造半导体器件的示例性方法的示意图。此后，将叙述制造示例性CMOS器件的方法。不过，该示例性方法并未受限于制造CMOS器件的方法，而可以应用至在其中形成N沟道晶体管和P沟道晶体管的任何半导体器件。此外，该示例性方法可以分别应用至用于制造N沟道晶体管的方法和用于制造P沟道晶体管的方法。P沟道晶体管可以包括PMOSFET，且N沟道晶体管可以包括NMOSFET。
参照图2A，准备衬底21。衬底21可以包括在其中形成晶体管的多个区。多个区可以包括第一区PMOS和第二区NMOS。衬底21可以包括半导体材料。衬底21可以包括半导体衬底。衬底21可以包括硅衬底、硅锗衬底或绝缘体上硅(SOI)衬底。
在衬底21中形成隔离区22。隔离区22可以通过浅沟槽隔离(STI)工艺形成。举例来说，在衬底21之上形成焊垫层，并使用隔离掩模(未示出)刻蚀该焊垫层和衬底21。因此，形成沟槽。在形成沟槽之后，以绝缘体填充沟槽，以形成隔离区22。隔离区22可以包括顺序地形成于其中的壁氧化物、内衬以及填充介质。该内衬可以通过层叠氮化硅和氧化硅来形成。氮化硅可以包括Si3N4，且氧化硅可以包括SiO2。该填充介质可以包括旋涂式介质(SOD)。或者，隔离区22可以包括氮化硅作为填充介质。
虽然没有示出，但可以执行典型的阱形成工艺和典型的沟道形成工艺。在第二区NMOS中形成P型阱，并在第一区PMOS中形成N型阱。为了形成P型阱，可以注入例如硼(B)或BF2的P型杂质。此外，为了形成N型阱，可以注入例如磷(P)或砷(As)的N型杂质。在阱形成工艺之后，可以通过典型的沟道形成工艺形成N沟道和P沟道。N沟道可以形成在第二区NMOS中，且P沟道可以形成在第一区PMOS中。为了形成P沟道，可以注入例如磷或砷的N型杂质。为了形成N沟道，可以注入例如硼的P型杂质。阈值电压通过将N型杂质注入到P沟道晶体管的沟道区中来设定，但在降低阈值电压方面有所限制。
在示例性实施例中，由于P沟道区中含有锗，因此可以控制能带间隙来进一步降低阈值电压。为了在P沟道区中内含锗，可以将锗离子注入到衬底中。此外，可以通过外延生长来形成硅锗。
在衬底21之上形成界面层23。高k材料24形成在界面层23之上。在形成界面层23之前，可以执行清洗工艺。清洗工艺使用包括氢氟酸(HF)的溶液。由于执行清洗工艺，因此可以去除衬底21的表面上的原生氧化物。同时，可以通过氢来钝化衬底21的表面上的任何悬挂键，以抑制原生氧化物的生长，直到执行后续工艺为止。
界面层23可以包括氧化硅或氮氧化硅。举例来说，界面层23可以包括SiO2或SiON。界面层23用于改善衬底21和高k材料24之间的界面特性，从而增强电子迁移特性。若界面层23以氧化硅制成，则氧化硅可以通过热氧化法来形成或通过使用臭氧的湿式方法来生长。特别地，若欲用作界面层23的氧化硅通过使用臭氧的湿式方法来生长，且高k材料24为含铪的硅酸盐材料，则富铪的铪硅酸盐(HfSiO)可以在高k材料24的形成期间形成。因此，高k材料24的介电常数被增大。界面层23形成为约
Figure BDA0000448421570000092
至约的厚度。高k材料24可以包括具有高介电常数的高k材料。
高k材料24可以由与第一区PMOS和第二区NMOS中相同的材料构成。高k材料24具有比用作普通栅介质层的SiO2的介电常数(约3.9)大的介电常数。此外，相比于SiO2，高k材料24具有相当大的物理厚度和较小的EOT。高k材料24可以具有比界面层23大的介电常数。
高k材料24可以包括例如金属氧化物、金属硅酸盐或金属硅酸盐氮化物。金属氧化物可以包括例如Hf、Al、La或Zr。金属氧化物可以包括例如氧化铪、氧化铝、氧化镧、氧化锆或其组合。举例来说，金属氧化物可以包括HfO2、Al2O3、La2O3、ZrO2或其组合。金属硅酸盐可以包括例如Hf或Zr。举例来说，金属硅酸盐可以包括HfSiO、ZrSiO或其组合。举例来说，金属硅酸盐氮化物可以包括铪硅酸盐氮化物(HfSiON)、锆硅酸盐氮化物(ZrSiON)或其组合。
由于高k材料24同时形成在第一和第二区PMOS和NMOS中，工艺因而简化。与此同时，在第一区PMOS和第二区NMOS中，可以使用不同材料作为高k材料24。高k材料24的形成工艺可以包括适当的沉积技术。举例来说，形成工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、原子层沉积(ALD)或等离子体增强ALD(PEALD)。为了形成均匀的层，可以应用ALD或PEALD。高k材料24可以形成为约
Figure BDA0000448421570000094
至约
Figure BDA0000448421570000093
的厚度。
在示例性实施例中，可以使用金属硅酸盐氮化物作为高k材料24。为了形成金属硅酸盐氮化物作为高k材料24，可以首先形成金属硅酸盐，之后，可以顺序执行氮化工艺和退火工艺。氮化工艺可以包括等离子体氮化。因此，将氮注入高k材料24。举例来说，当高k材料24为HfSiON时，首先可以形成HfSiO，之后可以通过氮化工艺来形成HfSiON。就这样，当氮注入金属硅酸盐时，可以增大介电常数，且可以在后续的热工艺期间加以抑制金属硅酸盐的结晶。等离子体氮化工艺可以在约400℃至约600℃的温度下执行。此外，在等离子体氮化期间，氩(Ar)和氮(N2)的气体混合物可以用作反应气体。由于在等离子体氮化期间，金属硅酸盐暴露至氮等离子体，因此金属硅酸盐变为金属硅酸盐氮化物。作为用于氮等离子体的氮源，除了N2之外可以使用另一气体。举例来说，氮源可以包括氨(NH3)或联氨(N2H4)。在氮化工艺之后，执行退火工艺。由于退火工艺在氮化工艺之后执行，退火工艺指的是氮化后退火。通过等离子体氮化，金属硅酸盐的表面具有富氮的状态。当执行退火工艺时，注入金属硅酸盐的氮原子可以均匀地在金属硅酸盐的内部扩散。退火工艺可以在氮气(N2)气氛下于约500℃至约900℃的温度下执行。
通过上述一系列的金属硅酸盐形成工艺、氮化工艺以及退火工艺，金属硅酸盐氮化物可以形成为高k材料24。当金属硅酸盐氮化物用于形成高k材料24时，可以增大介电常数。此外，在后续的热工艺期间可以抑制结晶。高k材料24可以变为栅介质层。
参照图2B，第一含金属层25A形成在高k材料24之上。第一含金属层25A可以形成在包括高k材料24的衬底21的整个表面上。第一含金属层25A可以含有第一有效功函数调节物质。由于第一有效功函数调节物质之故，第一含金属层25A具有适用于P沟道晶体管的功函数。因此，第一含金属层25A可以变为P型功函数含金属层。P型功函数含金属层可以包括具有约4.7eV至约5.2eV的有效功函数的材料。
第一含金属层25A中所含的第一有效功函数调节物质可以包括有效功函数增大物质，以增大有效功函数。第一含金属层25A具有第一功函数。由于第一含金属层25A含有有效功函数增大物质，因此第一功函数可以改变为比第一功函数大的第二功函数。举例来说，第一功函数可以包括中间能隙功函数。第二功函数具有约4.7eV或更大的值。因此，第一含金属层25A变为高有效功函数材料。有效功函数增大物质可以包括氮。
第一含金属层25A可以包括富氮的金属氮化物。金属氮化物可以包括TiN。第一含金属层25A可以包括含有有效功函数增大物质的TiN。第一含金属层25A可以包括氮作为有效功函数增大物质。因此，第一含金属层25A可以包括富氮的TiN。富氮的TiN指的是含有高于化学计量的氮钛之比的较高比例的氮的TiN。依据钛对氮的组分比，TiN具有不同的功函数。举例来说，含有较高比例的氮的富氮的TiN具有适用于P沟道晶体管的有效功函数。另一方面，含有较高比例的钛的富钛的TiN具有适用于N沟道晶体管的有效功函数。因此，富钛的TiN可以具有低有效功函数。富氮的TiN可以通过PVD来形成。因此，可以轻易控制TiN内的钛对氮的组分比。由于第一含金属层25A具有适用于P沟道晶体管的高有效功函数，因此富氮的TiN形成为第一含金属层25A。当形成富氮的TiN时，选择性地控制氮的流率，以调节钛对氮的组分比。举例来说，氮的流率可以控制为约20sccm至约200sccm。就这样，氮的流率可以被控制以形成具有约4.7eV至约5.1eV的高功函数的富氮的TiN。富氮的TiN可以通过ALD来形成。
参照图2C，抗反应层26A形成在第一含金属层25A之上。抗反应层26A可以作为抗氧化层，以阻挡氧在后续工艺期间被引入第一含金属层25A。此外，抗反应层26A可以用于防止第一含金属层25A与后续的第二含金属层之间的反应。抗反应层26A包括含硅层。抗反应层26A可以包括多晶硅。
参照图2D，执行退火27。退火27可以在含有有效功函数调节物质的气氛中执行。退火27可以在含氮气氛下执行。氮是有效功函数增大物质。举例来说，退火27可以在NH3气氛中于约700℃的温度下持续执行约一小时。由于退火27在含有有效功函数增大物质的气氛中执行，因此有效功函数增大物质28可以注入第一含金属层25A。因此，可以进一步增大第一含金属层25A中所含的有效功函数增大物质的含量。结果，进一步增大第一含金属层25A的功函数。此外，抗反应层26A通过退火27来被结晶。由于使抗反应层26A结晶，因此进一步改善抗反应层26A的抗反应效应。
由于在含有有效功函数增大物质的气氛下执行退火27，因此第一含金属层25A便转换为第一含金属层25B，其有效功函数增大物质的含量增大。此外，抗反应层26A转换为结晶的抗反应层26B。
参照图2E，形成掩模图案29。掩模图案29用作刻蚀阻障，以去除第二区NMOS中的抗反应层26B和第一含金属层25B。因此，第一区PMOS中留下第一含金属层，如附图标记25C所指示的。此外，第一区PMOS中留下抗反应层，如附图标记26C所指示的。由于第一含金属层和抗反应层两者均自第二区NMOS去除，因此暴露出高k材料24。
参照图2F，去除掩模图案29，接着在衬底21的整个表面上形成第二含金属层30。第二含金属层30可以含有第二有效功函数调节物质。由于第二有效功函数调节物质之故，第二含金属层30具有适用于N沟道晶体管的功函数。因此，第二含金属层30可以变为N型功函数含金属层。N型功函数含金属层可以包括具有约4.1eV至约4.5eV的功函数的材料。第二有效功函数调节物质可以包括有效功函数减小物质，以减小有效功函数。第二含金属层30具有第三功函数。由于第二含金属层30含有有效功函数减小物质，因此第三功函数可以改变为比第三功函数小的第四功函数。举例来说，第三功函数可以包括中间能隙功函数。第四功函数具有约4.5eV或更小的值。因此，第二含金属层30变为低有效功函数材料。第二有效功函数调节物质可以包括钛。
第二含金属层30可以包括富金属的金属氮化物。金属氮化物可以包括TiN。第二含金属层30可以包括含有第二有效功函数调节物质的TiN。第二含金属层30可以包括钛作为第二有效功函数物质。因此，第二含金属层30可以包括富钛的TiN。富钛的TiN指的是含有高于化学计量的钛氮之比的较高比例的钛的TiN。依据钛对氮的组分比，TiN具有不同的功函数。富钛的TiN可以通过PVD来形成。因此，可以轻易调节TiN内的钛对氮的组分比。由于第二含金属层30具有适用于N沟道晶体管的低有效功函数，因此富钛的TiN形成为第二含金属层30。当形成富钛的TiN时，选择性地控制氮的流率，以调节氮对钛的组分比。就这样，氮的流率可以被控制以形成具有约4.5eV或较小的功函数的富钛的TiN。富钛的TiN可以通过ALD来形成。
当形成第二含金属层30时，第一含金属层25C与第二含金属层30之间的反应通过第一区PMOS中的抗反应层26C来防止。也就是说，第一含金属层25C与第二含金属层30之间的混杂不会发生。因此，由于可以省略去除第一区PMOS中的第二含金属层30的工艺，因此简化了制造工艺。与此同时，当未设置抗反应层26C时，钛从第二含金属层30扩散，从而减小第一含金属层25C的功函数。在示例性实施例中，由于在第一含金属层25C之上形成抗反应层26C，因此可以防止第一含金属层25C的功函数由于第二含金属层30而减小。
虽未示出，可以在包括第二含金属层30的所得结构的整个表面上进一步形成含低电阻金属的层。含低电阻金属的层可以包括钨。含低电阻金属的层用于降低栅叠层的电阻。
参照图2G，使用栅极掩模(未示出)执行栅极图案化工艺。举例来说，第二含金属层30、抗反应层26C、第一含金属层25C、高k材料24以及界面层23被顺序刻蚀，以形成第一栅叠层31。此外，第二含金属层30、高k材料24和界面层23被顺序刻蚀，以形成第二栅叠层32。第一和第二栅叠层31和32可以通过一个栅极掩模同时图案化。
因此，第一栅叠层31形成在第一区PMOS的衬底21之上，且第二栅叠层32形成在第二区NMOS的衬底21之上。
第一栅叠层31可以包括顺序层叠的第一界面层23P、第一高k材料24P、第一含金属栅电极25P、抗反应层图案26P以及含金属层图案30P。第一含金属栅电极25P通过刻蚀第一含金属层25C而形成。抗反应层图案26P通过刻蚀抗反应层26C而形成。含金属层图案30P通过刻蚀第二含金属层30而形成。第一含金属栅电极25P含有第一有效功函数调节物质。第一有效功函数调节物质包括有效功函数增大物质。含金属层图案30P对第一栅叠层31的有效功函数中的变化不具有任何影响。也就是说，第一栅叠层31的有效功函数通过第一含金属栅电极25P来调节。
第二栅叠层32可以包括顺序层叠的第二界面层23N、第二高k材料24N以及第二含金属栅电极30N。第二含金属栅电极30N通过刻蚀第二含金属层30而形成。第二含金属栅电极30N含有第二有效功函数调节物质。第二有效功函数调节物质包括有效功函数减小物质。因此，第二栅叠层32的有效功函数通过第二含金属栅电极30N来调节。
第一界面层23P和第二界面层23N通过刻蚀界面层23而形成。第一高k材料24P和第二高k材料24N通过刻蚀高k材料24而形成。
就这样，示例性半导体器件具有双重功函数栅叠层，其包括具有不同有效功函数的第一和第二栅叠层31和32。
参照图2H，在栅极图案化工艺之后，可以执行在本领域中已知的工艺。举例来说，可以执行源极/漏极形成工艺之类。源极与漏极可以包括第一源极与漏极33P和第二源极与漏极33N。第一源极与漏极33P形成在第一区PMOS中。第二源极与漏极33N形成在第二区NMOS中。第一源极与漏极33P包括P型杂质，且第二源极与漏极33N包括N型杂质。
随着第一源极与漏极33P和第二源极与漏极33N的形成，第一晶体管和第二晶体管形成。第一晶体管包括第一栅叠层31和第一源极与漏极33P。第二晶体管包括第二栅叠层32和第二源极与漏极33N。第一晶体管可以包括P沟道晶体管。第二晶体管可以包括N沟道晶体管。因此，包括N沟道晶体管和P沟道晶体管的CMOS电路便形成在衬底21中。CMOS电路具有双重功函数栅叠层。
根据上述方法，由于第一栅叠层31包括含有有效功函数增大物质的第一含金属栅电极25P，因此可以调节第一晶体管的阈值电压。举例来说，当第一晶体管包括P沟道晶体管时，可以降低P沟道晶体管的阈值电压。此外，第一栅叠层31的有效功函数增大物质通过在含有有效功函数增大物质的气氛下执行退火而获得补偿。因此，有效功函数可以进一步增大，以进一步降低阈值电压。
由于第二栅叠层32包括含有有效功函数减小物质的第二含金属栅电极30N，因此可以调节第二晶体管的阈值电压。
根据示例性实施例，在CMOS电路的整合工艺期间，可以独立地调节N沟道晶体管和P沟道晶体管的阈值电压。
图3为用于解释在其中混杂得到防止的状态的示意图。
参照图3，可以见到甚至在退火(AnnealedPMOS)之后以及在沉积状态(As-depPMOS)中第一和第二含金属层25和30之间的混杂通过抗反应层26得到防止。
图4A至4C为说明比较性范例的示意图，与示例性实施例相比，其中在第一含金属层之上并无设置抗反应层。
参照图4A至4C，界面层12形成在衬底11之上，且高k材料13形成在界面层12之上。第一含金属层14形成在高k材料13之上。第一含金属层14可以以和上述示例性实施例相同的方式包括富氮的TiN。
在形成栅叠层之后，可以在后续工艺期间引入氧15。由于氧15穿过第一含金属层14渗入高k材料13，因此高k材料13的氧16移动至第一含金属层14。因此，在高k材料13中形成氧空位Vo，并在第一含金属层14中形成氧填隙Io。当形成氧空位Vo时，高k材料13变为正电性(+)，且当形成氧填隙Io时，第一含金属层14变为负电性(-)。就这样，在两材料之间形成具有正电性(+)和负电性(-)的偶极子17。由于在第一含金属层14和高k材料13之间形成偶极子17，因此栅叠层的有效功函数减小。当有效功函数减小时，晶体管的阈值电压无可避免地增大。
不过，在示例性实施例中，抗反应层图案26P形成在第一含金属栅电极25P之上，以便防止氧被引入第一含金属栅电极25P。因此，可以抑制在第一含金属栅电极25P与第一高k材料24P之间形成偶极子。结果，可以防止第一栅叠层31的有效功函数减小。此外，当形成第一含金属层25A时，第一含金属层25A控制为含有有效功函数增大物质，且有效功函数增大物质在后续退火27期间注入。因此，第一栅叠层31的有效功函数可以进一步增大。
图5为说明示例性半导体器件的示意图。
参照图5，衬底201包括第一和第二区。衬底201可以包括硅衬底、硅锗衬底或绝缘体上硅(SOI)衬底。第一和第二区可以通过隔离区202隔离。第一和第二区可以包括晶体管区。举例来说，第一区为形成P沟道晶体管之处(PMOS)，且第二区为形成N沟道晶体管之处(NMOS)。第一栅叠层200P形成在第一区PMOS的衬底201之上，且第二栅叠层200N形成在第二区NMOS的衬底201之上。第一源极208P和第一漏极208P形成于第一栅叠层200P两侧的衬底201中。第二源极208N和第二漏极208N形成于第二栅叠层200N两侧的衬底201中。第一沟道区209P可以形成在第一栅叠层200P的下方。第二沟道区209N可以形成在第二栅叠层200N的下方。第一沟道区209P可以含有锗。第一沟道区209P可以包括硅锗沟道区。第二沟道区209N可以包括硅沟道区。因此，当P沟道晶体管包括第一栅叠层200P时，第一沟道区209P变为P沟道区。当N沟道晶体管包括第二栅叠层200N时，第二沟道区209N变为N沟道区。
第一栅叠层200P可以包括顺序层叠的第一栅介质层204P、第一含金属栅电极205P、抗反应层206P以及含金属层207P。第一栅叠层200P可以进一步包括第一界面层203P，其形成在第一栅介质层204P与衬底201之间。第一栅叠层200P可以包括第一有效功函数调节物质。第一有效功函数调节物质可以被包括在第一含金属栅电极205P之中。由于第一有效功函数调节物质之故，第一栅叠层200P具有适用于P沟道晶体管的有效功函数。
第二栅叠层200N可以包括顺序层叠的第二栅介质层204N和第二含金属栅电极205N。第二栅叠层200N可以进一步包括形成在第二栅介质层204N与衬底201之间的第二界面层203N。第二栅叠层200N可以包括第二有效功函数调节物质。第二有效功函数调节物质可以被包括在第二含金属栅电极205N之中。由于第二有效功函数调节物质之故，第二栅叠层200N具有适用于N沟道晶体管的有效功函数。
就这样，第一区PMOS和第二区NMOS包括具有不同有效功函数的第一栅叠层200P和第二栅叠层200N。
示例性半导体器件将详细叙述如下。
首先，第一界面层203P和第二界面层203N可以由相同材料构成，并可以具有相同的厚度。第一界面层203P或第二界面层203N可以包括氧化硅或氮化硅。举例来说，第一界面层203P或第二界面层203N可以包括SiO2或SiON。第一界面层203P和第二界面层203N用于改善衬底201与第一栅介质层204P和第二栅介质层204N之间的界面特性，从而增强电子迁移特性。
第一栅介质层204P和第二栅介质层204N可以由相同材料构成，并可以具有相同的厚度。第一栅介质层204P和第二栅介质层204N可以包括具有高介电常数的高k材料。高k材料具有比SiO2的介电常数(约3.9)大的介电常数。此外，相比于SiO2，高k材料具有相当答的物理厚度和较小的EOT。第一栅介质层204P和第二栅介质层204N可以具有比第一界面层203P和第二界面层203N大的介电常数。第一栅介质层204P或第二栅介质层204N可以包括例如金属氧化物、金属硅酸盐或金属硅酸盐氮化物。金属氧化物可以包括例如铪(Hf)、铝(Al)、镧(La)或锆(Zr)。金属氧化物可以包括例如氧化铪、氧化铝、氧化镧、氧化锆或其组合。举例来说，金属氧化物可以包括HfO2、Al2O3、La2O3、ZrO2或其组合。金属硅酸盐可以包括例如Hf或Zr。举例来说，金属硅酸盐可以包括硅酸铪(HfSiO)、硅酸锆(ZrSiO)或其组合。金属硅酸盐氮化物可以包括铪硅酸盐氮化物(HfSiON)、锆硅酸盐氮化物(ZrSiON)或其组合。
第一含金属栅电极205P可以含有第一有效功函数调节物质。由于第一有效功函数调节物质之故，第一栅叠层200P具有适用于P沟道晶体管的有效功函数。第一含金属栅电极205P可以包括P型功函数含金属层。因此，第一含金属栅电极205P可以变成P型功函数含金属栅电极。P型功函数含金属栅电极可以包括具有约4.7eV或更大(例如，约4.7eV至约5.1eV)的功函数的材料。P型功函数具有与P型多晶硅的功函数类似的值。P型功函数含金属栅电极具有比硅的中间能隙功函数大的功函数。第一有效功函数调节物质可以包括有效功函数增大物质，以增大有效功函数。由于含有有效功函数增大物质，因此第一栅叠层200P的有效功函数增大。就这样，含有有效功函数增大物质的第一含金属栅电极205P可以称为高有效功函数材料。
有效功函数增大物质可以包括氮。第一含金属栅电极205P可以包括氮作为第一有效功函数调节物质。第一含金属栅电极205P可以包括含有第一有效功函数调节物质的金属氮化物。第一含金属栅电极205P可以包括富氮的金属氮化物。此处，富的氮变为第一有效功函数调节物质。金属氮化物可以包括氮化钛。当第一有效功函数调节物质包括氮时，第一含金属栅电极205P可以包括富氮的氮化钛。富氮的氮化钛指的是含有高于化学计量的氮钛之比的较高比例的氮的氮化钛。此后，将富氮的氮化钛称为富氮的TiN(富N的TiN)。依据钛对氮的组分比，TiN具有不同的有效功函数。举例来说，富氮的TiN可以具有适用于P沟道晶体管的P型有效功函数。富氮的TiN可以通过PVD来形成。因此，可以轻易调节TiN内的钛对氮的组分比。富氮的TiN形成为第一含金属栅电极205P。当形成富氮的TiN时，可以选择性地控制氮的流率，以调节氮对钛的组分比。就这样，可以控制氮的流率来形成具有P型功函数的富氮的TiN。富氮的TiN可以通过ALD来形成。
第二含金属栅电极205N可以含有第二有效功函数调节物质。由于第二有效功函数调节物质之故，第二栅叠层200N具有适用于N沟道晶体管的有效功函数。第二含金属栅电极205N可以包括N型功函数含金属层。因此，第二含金属栅电极205N可以变为N型功函数含金属栅电极。N型功函数含金属栅电极可以包括具有约4.3eV或更小的功函数的材料。N型功函数具有与N型多晶硅的功函数类似的值。N型功函数含金属栅电极具有比硅的中间能隙功函数小的功函数。第二功函数调节物质可以包括有效功函数减小物质，以减小有效功函数。由于含有有效功函数减小物质，第二栅叠层200N的有效功函数减小。就这样，含有有效功函数减小物质的第二含金属栅电极205N可以称为低有效功函数材料。有效功函数减小物质可以包括金属。第二含金属栅电极205N可以包括金属来作为第二有效功函数调节物质。第二含金属栅电极205N可以包括含有第二有效功函数调节物质的金属氮化物。第二含金属栅电极205N可以包括富金属的金属氮化物。此处，富的金属变为第二有效功函数调节物质。
作为第二含金属栅电极205N的金属氮化物可以包括氮化钛。当第二有效功函数调节物质包括钛时，第二含金属栅电极205N可以包括富钛的TiN。富钛的氮化钛指的是含有高于化学计量的钛氮之比的较高比例的钛的氮化钛。依据钛对氮的组分比，TiN具有不同的功函数。举例来说，富钛的TiN可以具有适用于N沟道晶体管的N型有效功函数。富钛的TiN可以通过PVD来形成。因此，可以轻易调节TiN内的钛对氮的组分比。富钛的TiN形成为第二含金属栅电极205N。当形成富钛的TiN时，可以选择性地控制氮的流率，以调节钛对氮的组分比。就这样，可以控制氮的流率来形成具有N型有效功函数的富钛的TiN。富钛的TiN可以通过ALD来形成。
形成在第一含金属栅电极205P之上的抗反应层206P和含金属层207P可以作为抗氧化层，以在后续工艺期间阻挡氧被引入第一含金属栅电极205P和第一栅介质层204P。抗反应层206P可以用于防止第一含金属栅电极205P与含金属层207P之间的混杂。抗反应层206P含有含硅层。抗反应层206P可以包括多晶硅。
含金属层207P可以由与第二含金属栅电极205N相同的材料构成。因此，含金属层207P可以包括对应于高有效功函数材料的富金属的金属氮化物。也就是说，含金属层207P可以包括富钛的TiN。虽然含金属层207P包括高有效功函数材料，但第一含金属栅电极205P的功函数并未因抗反应层206P而减小。第一栅叠层200P的有效功函数通过第一含金属栅电极205P进行支配性地调节。虽然有下文中的描述，但是含金属层207P可以在形成第二含金属栅电极205N时同时形成，且在后续工艺期间并未去除。
第一含金属栅电极205P和抗反应层206P可以进行退火。退火可以在含有第一有效功函数调节物质的气氛下执行。退火可以在含氮气氛中执行。氮是有效功函数增大物质。举例来说，退火可以在NH3气氛中于约700℃的温度下持续执行约一小时。由于退火在含有有效功函数增大物质的气氛中执行，因此有效功函数增大物质可以被注入第一含金属栅电极205P。因此，可以进一步增大第一含金属栅电极205P中所含的有效功函数增大物质的含量。结果，第一栅叠层200P的有效功函数进一步增大。此外，抗反应层206P通过退火来被结晶。由于形成结晶的抗反应层206P，因此进一步改善防止氧引入的效应和防止反应的效应。
第一源极与漏极208P可以包括P型源极与漏极，且第二源极与漏极208N可以包括N型源极与漏极。
在图5中，由于第一栅叠层200P包括为了增大有效功函数而含有第一有效功函数调节物质的第一含金属栅电极205P，因此第一栅叠层200P可以获得适用于P沟道晶体管的高有效功函数。此外，有效功函数调节物质通过退火注入第一含金属栅电极205P，从而有效功函数进一步增大。此外，抗反应层206P形成在第一含金属栅电极205P之上，从而防止第一含金属栅电极205P的有效功函数在后续工艺期间减小。由于在第一栅叠层200P下方形成含锗的第一沟道区209P，因而发生能带间隙减小。因此，可以调节阈值电压。
由于包括抗反应层206P和经过退火的含有第一有效功函数调节物质的第一含金属栅电极205P的第一栅叠层200P被形成，且在第一栅叠层200P下方形成含锗的第一沟道区209P，因此可以轻易调节包括第一栅叠层200P的晶体管的阈值电压。
此外，由于第二栅叠层200N包括为了减小有效功函数而含有第二有效功函数调节物质的第二含金属栅电极205N，因此第二栅叠层200N可以获得适用于N沟道晶体管的低有效功函数。
根据示例性实施例，在CMOS器件的整合工艺期间，可以独立地调节N沟道晶体管和P沟道晶体管的阈值电压。
示例性半导体器件为CMOS器件。不过，示例性半导体器件并未受限于CMOS器件，而可以应用至在其中形成N沟道晶体管和P沟道晶体管的任何半导体器件。P沟道晶体管可以包括例如PMOSFET或PMISFET。N沟道晶体管可以包括例如NMOSFET或NMISFET。
图6为说明示例性半导体器件的示意图。图6说明通过后栅工艺(gate-last process)形成的CMOS器件，该工艺指的是形成源极与漏极，之后再形成栅叠层的工艺。
参照图6，隔离区302形成在衬底301中。假栅叠层(未示出)和间隔物304形成在衬底301之上。第一源极303P与第一漏极303P和第二源极303N与第二漏极303N形成在衬底301中。之后，可以执行用于激活的退火。
去除假栅叠层，之后形成第一栅叠层300P和第二栅叠层300N。用于形成第一和第二栅叠层300P和300N的方法可以如上文针对图1、2A至2H和图5所叙述般地执行。
第一栅叠层300P可以包括顺序层叠的第一栅介质层306P、第一含金属栅电极307P、抗反应层308P以及含金属层309P。第一栅叠层300P可以进一步包括形成在第一栅介质层306P与衬底301之间的第一界面层304P。第一栅叠层300P可以包括第一有效功函数调节物质。第一有效功函数调节物质可以被包含在第一含金属栅电极307P之中。由于第一有效功函数调节物质之故，第一栅叠层300P具有适用于P沟道晶体管的有效功函数。
第二栅叠层300N可以包括顺序层叠的第二栅介质层306N和第二含金属栅电极307N。第二栅叠层300N可以进一步包括形成在第二栅介质层306N与衬底301之间的第二界面层304N。第二栅叠层300N可以包括第二有效功函数调节物质。第二有效功函数调节物质可以被包含在第二含金属栅电极307N之中。由于第二有效功函数调节物质之故，第二栅叠层300N具有适用于N沟道晶体管的有效功函数。
第一区PMOS和第二区NMOS分别包括具有不同有效功函数的第一栅叠层300P和第二栅叠层300N。第一栅叠层300P和第二栅叠层300N的详细叙述可以基于上文针对图1、2A至2H和图5的叙述。
在示例性实施例中，可以在第一栅叠层300P的下方形成含锗的沟道区。此外，可以在第二栅叠层300N的下方形成硅沟道区。
示例性CMOS器件可以应用至DRAM(动态随机存取存储器)。不过，在不受限于此的情况下，CMOS器件可以应用至例如SRAM(静态随机存取存储器)、快闪存储器、FeRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)或PRAM(相变随机存取存储器)。
图7为存储卡的示意图。参照图7，存储卡400可以包括控制器410和存储器420。控制器410和存储器420可以交换电信号。举例来说，存储器420和控制器410可以根据控制器410的命令交换数据。因此，存储卡400可以将数据储存在存储器420中或将数据从存储器420中输出至外部。存储器420在其特定部分(例如，外围电路单元)中可以包括上述的CMOS器件。存储卡400可以用作各种可携式器件的数据储存媒介。举例来说，存储卡400可以包括存储棒、智能媒体卡(SM)、安全数位卡(SD)、迷你安全数位卡(mini SD)或多媒体卡(MMC)。
图8为说明电子系统的方块图。参照图8，电子系统500可以包括处理器510、输入/输出器件530以及芯片520，其通过总线540执行数据通信。处理器510用于执行编程操作以及控制电子系统500。输入/输出器件530可以用于输入或输出电子系统500的数据。电子系统500可以连接至例如个人电脑或网络的外部器件，并通过输入/输出器件530与外部器件交换数据。芯片520可以储存用于处理器510的操作的码与数据，并可以处理部分由处理器510指派的操作。举例来说，芯片520可以包括上述CMOS器件。电子系统500可以形成需要芯片520的各种电子控制器件。举例来说，电子系统500可以应用至移动电话、MP3播放器、导航系统、固态硬盘(SSD)或家用电器。
根据示例性实施例，含有较高比例的有效功函数调节物质的含金属栅电极可以形成为增大栅叠层的有效功函数。此外，通过后续的退火工艺，可以进一步增大含金属栅电极中所含的有效功函数调节物质的含量。结果，可以增大栅叠层的有效功函数，以进一步降低晶体管的阈值电压。
虽然已为了说明目的叙述示例性实施例，本领域技术人员当明白，在不偏离由下列的权利要求所定义的本发明的主旨与范围的情况下，可以作出各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在衬底之上形成栅介质层；
在所述栅介质层之上形成含金属层，所述含金属层含有有效功函数调节物质；
在所述含金属层之上形成抗反应层；
增大所述含金属层中所含的所述有效功函数调节物质的量；以及
通过刻蚀所述抗反应层、所述含金属层以及所述栅介质层而在所述衬底上形成栅叠层。
技术方案2.如技术方案1所述的方法，其中增大所述有效功函数调节物质的量的步骤包括：
在含有所述有效功函数调节物质的气氛中退火所述含金属层。
技术方案3.如技术方案1所述的方法，其中所述有效功函数调节物质包括有效功函数增大物质，以增大所述栅叠层的有效功函数。
技术方案4.如技术方案1所述的方法，其中所述有效功函数调节物质包括氮。
技术方案5.如技术方案1所述的方法，其中所述含金属层包括富氮的金属氮化物，且所述有效功函数调节物质包括氮。
技术方案6.如技术方案1所述的方法，其中所述含金属层包括氮化钛，所述氮化钛包括高于化学计量的氮钛之比的较高比例的氮。
技术方案7.如技术方案1所述的方法，其中所述抗反应层包括多晶硅。
技术方案8.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在衬底的整个表面上形成栅介质层，所述衬底包括第一区和第二区；
在所述栅介质层之上形成富氮的第一金属氮化物层；
在所述第一金属氮化物层之上形成抗反应层；
将有效功函数增大物质注入所述富氮的第一金属氮化物层；
从所述第二区去除所述抗反应层和所述富氮的第一金属氮化物层；
在包括形成于所述第二区中的所述栅介质层的所得结构的整个表面上形成富金属的第二金属氮化物层；
通过刻蚀所述富金属的第二金属氮化物层、所述抗反应层、所述富氮的第一金属氮化物层以及所述栅介质层而在所述第一区中形成第一栅叠层；以及
通过刻蚀所述富金属的第二金属氮化物和所述栅介质层而在所述第二区中形成第二栅叠层。
技术方案9.如技术方案8所述的方法，其中所述富氮的第一金属氮化物层包括氮化钛TiN，所述氮化钛含有高于化学计量的氮钛之比的较高比例的氮。
技术方案10.如技术方案8所述的方法，其中所述富金属的第二金属氮化物层包括氮化钛TiN，所述氮化钛含有高于化学计量的钛氮之比的较高比例的钛。
技术方案11.如技术方案8所述的方法，其中注入有效功函数增大物质的步骤包括：
在含氮的气氛中退火所述富氮的第一金属氮化物层。
技术方案12.如技术方案8所述的方法，其中所述抗反应层包括多晶硅。
技术方案13.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在衬底的整个表面上形成栅介质层，所述衬底包括第一区和第二区；
形成第一含金属层，所述第一含金属层含有第一有效功函数调节物质；
在所述栅介质层之上形成抗反应层；
增大所述第一含金属层中所含的所述第一有效功函数调节物质的量；
从所述第二区去除所述抗反应层和所述第一含金属层；
在包括形成于所述第二区中的所述栅介质层的所得结构的整个表面上形成第二含金属层，所述第二含金属层含有第二有效功函数调节物质；
通过刻蚀所述第二含金属层、所述抗反应层、所述第一含金属层以及所述栅介质层而在所述第一区中形成第一栅叠层；以及
通过刻蚀所述第二含金属层和所述栅介质层而在所述第二区中形成第二栅叠层。
技术方案14.如技术方案13所述的方法，其中增大所述第一有效功函数调节物质的量的步骤包括：
在含有所述第一有效功函数调节物质的气氛中退火所述第一含金属层。
技术方案15.如技术方案13所述的方法，其中所述第一有效功函数调节物质包括有效功函数增大物质，以增大所述第一栅叠层的有效功函数。
技术方案16.如技术方案13所述的方法，其中所述第一有效功函数调节物质包括氮。
技术方案17.如技术方案13所述的方法，其中所述第二有效功函数调节物质包括有效功函数减小物质，以减小所述第二栅叠层的有效功函数。
技术方案18.如技术方案13所述的方法，其中所述第二有效功函数调节物质包括钛。
技术方案19.如技术方案13所述的方法，其中所述第一含金属层包括氮化钛TiN，所述氮化钛包括高于化学计量的氮钛之比的较高比例的氮。
技术方案20.如技术方案13所述的方法，其中所述第二含金属层包括氮化钛TiN，所述氮化钛包括高于化学计量的钛氮之比的较高比例的钛。
技术方案21.如技术方案13所述的方法，其中所述抗反应层包括多晶硅。
技术方案22.如技术方案13所述的方法，其中所述第一栅叠层包括P沟道晶体管的栅叠层。
技术方案23.如技术方案13所述的方法，其中所述第二栅叠层包括N沟道晶体管的栅叠层。

Claims (10)

1.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在衬底之上形成栅介质层；
在所述栅介质层之上形成含金属层，所述含金属层含有有效功函数调节物质；
在所述含金属层之上形成抗反应层；
增大所述含金属层中所含的所述有效功函数调节物质的量；以及
通过刻蚀所述抗反应层、所述含金属层以及所述栅介质层而在所述衬底上形成栅叠层。
2.如权利要求1所述的方法，其中增大所述有效功函数调节物质的量的步骤包括：
在含有所述有效功函数调节物质的气氛中退火所述含金属层。
3.如权利要求1所述的方法，其中所述有效功函数调节物质包括有效功函数增大物质，以增大所述栅叠层的有效功函数。
4.如权利要求1所述的方法，其中所述有效功函数调节物质包括氮。
5.如权利要求1所述的方法，其中所述含金属层包括富氮的金属氮化物，且所述有效功函数调节物质包括氮。
6.如权利要求1所述的方法，其中所述含金属层包括氮化钛，所述氮化钛包括高于化学计量的氮钛之比的较高比例的氮。
7.如权利要求1所述的方法，其中所述抗反应层包括多晶硅。
8.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在衬底的整个表面上形成栅介质层，所述衬底包括第一区和第二区；
在所述栅介质层之上形成富氮的第一金属氮化物层；
在所述第一金属氮化物层之上形成抗反应层；
将有效功函数增大物质注入所述富氮的第一金属氮化物层；
从所述第二区去除所述抗反应层和所述富氮的第一金属氮化物层；
在包括形成于所述第二区中的所述栅介质层的所得结构的整个表面上形成富金属的第二金属氮化物层；
通过刻蚀所述富金属的第二金属氮化物层、所述抗反应层、所述富氮的第一金属氮化物层以及所述栅介质层而在所述第一区中形成第一栅叠层；以及
通过刻蚀所述富金属的第二金属氮化物和所述栅介质层而在所述第二区中形成第二栅叠层。
9.如权利要求8所述的方法，其中所述富氮的第一金属氮化物层包括氮化钛TiN，所述氮化钛含有高于化学计量的氮钛之比的较高比例的氮。
10.如权利要求8所述的方法，其中所述富金属的第二金属氮化物层包括氮化钛TiN，所述氮化钛含有高于化学计量的钛氮之比的较高比例的钛。
CN201310741172.XA 2012-12-27 2013-12-27 具有双重功函数栅叠层的半导体器件及其制造方法 Active CN103904029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120154941A KR101977286B1 (ko) 2012-12-27 2012-12-27 듀얼 일함수 게이트스택, 그를 구비한 반도체장치 및 제조 방법
KR10-2012-0154941 2012-12-27

Publications (2)

Publication Number Publication Date
CN103904029A true CN103904029A (zh) 2014-07-02
CN103904029B CN103904029B (zh) 2019-09-27

Family

ID=50995290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310741172.XA Active CN103904029B (zh) 2012-12-27 2013-12-27 具有双重功函数栅叠层的半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8962463B2 (zh)
KR (1) KR101977286B1 (zh)
CN (1) CN103904029B (zh)
TW (1) TWI591826B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494251A (zh) * 2017-09-13 2019-03-19 三星电子株式会社 半导体器件
CN111293118A (zh) * 2018-12-10 2020-06-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114649016A (zh) * 2020-12-17 2022-06-21 联华电子股份有限公司 磁阻式随机存取存储器
CN114695349A (zh) * 2020-12-28 2022-07-01 爱思开海力士有限公司 半导体器件及其制作方法
CN115483278A (zh) * 2022-08-11 2022-12-16 上海华力集成电路制造有限公司 高介电常数金属栅及其制造方法
WO2024045210A1 (zh) * 2022-08-30 2024-03-07 长鑫科技集团股份有限公司 半导体结构及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337296B2 (en) * 2013-07-22 2016-05-10 GlobalFoundries, Inc. Integrated circuits having a metal gate structure and methods for fabricating the same
KR102178827B1 (ko) * 2014-02-13 2020-11-13 삼성전자 주식회사 Mosfet, 그 제조 방법, 및 mosfet을 구비한 반도체 장치
KR102374052B1 (ko) 2016-02-26 2022-03-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102338487B1 (ko) * 2016-05-10 2021-12-10 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
US10522358B2 (en) * 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and methods of forming same
US11637180B2 (en) 2021-01-28 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structures and methods of forming the same
US20230061138A1 (en) * 2021-09-02 2023-03-02 Mediatek Inc. Semiconductor device structure and method of forming the same
US12362183B2 (en) * 2022-01-27 2025-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for fabricating the same
KR102603515B1 (ko) * 2022-11-03 2023-11-20 (주)이큐테크플러스 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040005749A1 (en) * 2002-07-02 2004-01-08 Choi Gil-Heyun Methods of forming dual gate semiconductor devices having a metal nitride layer
CN101425479A (zh) * 2007-10-29 2009-05-06 台湾积体电路制造股份有限公司 高k电介质金属栅器件结构及其形成方法
EP2112687A2 (en) * 2008-04-22 2009-10-28 Imec Method for fabricating a dual workfunction semiconductor device and the device made thereof
US20110006524A1 (en) * 2009-07-09 2011-01-13 Chun-Mu Chou Wind turbine with stable power output
US20110140207A1 (en) * 2009-12-10 2011-06-16 Chin-Fu Lin Metal gate structure and method of forming the same
CN102347362A (zh) * 2010-07-30 2012-02-08 海力士半导体有限公司 具有金属栅的半导体器件及其制造方法
US20120045892A1 (en) * 2009-06-18 2012-02-23 Imec Method for fabricating semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
KR100843223B1 (ko) * 2007-01-03 2008-07-02 삼성전자주식회사 채널 타입에 따라 이종의 메탈 게이트 구조를 채용하는반도체 소자 및 그 제조 방법
KR100868768B1 (ko) 2007-02-28 2008-11-13 삼성전자주식회사 Ｃｍｏｓ 반도체 소자 및 그 제조방법
US8129797B2 (en) 2008-06-18 2012-03-06 International Business Machines Corporation Work function engineering for eDRAM MOSFETs
EP2461354A4 (en) 2009-07-29 2015-11-11 Canon Anelva Corp SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP4802286B2 (ja) * 2009-08-28 2011-10-26 富士フイルム株式会社 光電変換素子及び撮像素子
US8067806B2 (en) * 2009-09-11 2011-11-29 United Microelectronics Corp. Gate structures of CMOS device and method for manufacturing the same
US8343839B2 (en) 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices
JP2012049227A (ja) * 2010-08-25 2012-03-08 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040005749A1 (en) * 2002-07-02 2004-01-08 Choi Gil-Heyun Methods of forming dual gate semiconductor devices having a metal nitride layer
CN101425479A (zh) * 2007-10-29 2009-05-06 台湾积体电路制造股份有限公司 高k电介质金属栅器件结构及其形成方法
EP2112687A2 (en) * 2008-04-22 2009-10-28 Imec Method for fabricating a dual workfunction semiconductor device and the device made thereof
US20120045892A1 (en) * 2009-06-18 2012-02-23 Imec Method for fabricating semiconductor device
US20110006524A1 (en) * 2009-07-09 2011-01-13 Chun-Mu Chou Wind turbine with stable power output
US20110140207A1 (en) * 2009-12-10 2011-06-16 Chin-Fu Lin Metal gate structure and method of forming the same
CN102347362A (zh) * 2010-07-30 2012-02-08 海力士半导体有限公司 具有金属栅的半导体器件及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494251A (zh) * 2017-09-13 2019-03-19 三星电子株式会社 半导体器件
CN109494251B (zh) * 2017-09-13 2023-11-28 三星电子株式会社 半导体器件
CN111293118A (zh) * 2018-12-10 2020-06-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114649016A (zh) * 2020-12-17 2022-06-21 联华电子股份有限公司 磁阻式随机存取存储器
CN114695349A (zh) * 2020-12-28 2022-07-01 爱思开海力士有限公司 半导体器件及其制作方法
CN115483278A (zh) * 2022-08-11 2022-12-16 上海华力集成电路制造有限公司 高介电常数金属栅及其制造方法
WO2024045210A1 (zh) * 2022-08-30 2024-03-07 长鑫科技集团股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20150137257A1 (en) 2015-05-21
TW201427009A (zh) 2014-07-01
TWI591826B (zh) 2017-07-11
KR20140084914A (ko) 2014-07-07
US9230963B2 (en) 2016-01-05
US20140187030A1 (en) 2014-07-03
US8962463B2 (en) 2015-02-24
KR101977286B1 (ko) 2019-05-30
CN103904029B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN103904029B (zh) 具有双重功函数栅叠层的半导体器件及其制造方法
US9379023B2 (en) Semiconductor device with metal gate and high-k materials and method for fabricating the same
KR102128450B1 (ko) 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
CN103681671B (zh) 具有钨栅电极的半导体器件及其制造方法
KR102084657B1 (ko) 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
US9337108B2 (en) Semiconductor device with metal gate and high-k dielectric layer, CMOS integrated circuit, and method for fabricating the same
US20140183649A1 (en) Semiconductor device having metal gate and high-k dielectric layer and method for manufacturing the same
US9245806B2 (en) Semiconductor device with transistor and method of fabricating the same
CN103094344A (zh) 半导体器件及其制造方法
KR20150037009A (ko) 고유전층을 포함하는 반도체장치 및 그 제조 방법
US9318390B2 (en) CMOS circuit and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant