[go: up one dir, main page]

CN103871902A - 半导体处理工艺及半导体器件的制备方法 - Google Patents

半导体处理工艺及半导体器件的制备方法 Download PDF

Info

Publication number
CN103871902A
CN103871902A CN201410110061.3A CN201410110061A CN103871902A CN 103871902 A CN103871902 A CN 103871902A CN 201410110061 A CN201410110061 A CN 201410110061A CN 103871902 A CN103871902 A CN 103871902A
Authority
CN
China
Prior art keywords
substrate
oxide layer
semiconductor device
oxidation
semiconductor processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410110061.3A
Other languages
English (en)
Inventor
李全波
黄君
孟祥国
张瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410110061.3A priority Critical patent/CN103871902A/zh
Publication of CN103871902A publication Critical patent/CN103871902A/zh
Priority to US14/590,011 priority patent/US9449866B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W10/13—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H10P14/2925—
    • H10P50/00—
    • H10P50/242—
    • H10P70/20—
    • H10W10/0121—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10P14/271—
    • H10P14/2905—
    • H10P14/3411—
    • H10P14/6309—
    • H10P14/6319—
    • H10P50/283—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示了一种半导体处理工艺，包括：提供一基底，对所述基底进行最少一次氧化-去氧化层处理，其中，所述氧化-去氧化层处理包括：对所述基底的表面进行氧化处理，在所述基底的表面形成一氧化层；去除所述氧化层，露出所述基底。本发明还提供应用所述半导体处理工艺的半导体器件的制备方法，提高嵌入硅锗器件的性能。通过所述氧化-去氧化层处理，可以减少或消除所述基底表面的缺陷，使得所述基底表面平整有利于下一步工序的进行。

Description

半导体处理工艺及半导体器件的制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种半导体处理工艺及半导体器件的制备方法。
背景技术
大规模集成电路的制造需要大量晶体管元件的供应，这些晶体管元件代表用于设计电路之主要的电路元件。其中，对于复杂电路(例如微处理器、储存晶片等)而言，由于CMOS技术具有操作速度、电力消耗、成本效益的优越特性，因此CMOS(互补金属氧化物半导体，包括P沟道晶体管与N沟道晶体管，即PMOS与NOMS)技术是目前最有前景的方法。无论是N沟道晶体管或P沟道晶体管，都包括PN接面，该PN接面通过高度掺杂的漏极区域与源极区域与设置在该漏极区域与该源极区域之间的反向(inversely)或微弱(weakly)掺杂沟道区域之间的介面而形成。沟道区域的导电性(conductivity，亦即，导电沟道的驱动电流能力)通过形成在沟道区域附近并通过薄绝缘层而分隔的栅极电极而控制。在由于施加适当的控制电压至栅极电极而形成导电沟道之后，沟道区域的导电性系取决于掺杂物浓度、电荷载子迁移率、以及对于在晶体管宽度方向中沟道区域的既定延伸(given extension)而言的在源极与漏极区域之间的距离(也称为沟道长度)。因此，沟道长度的减少，以及与其关联的沟道电阻率(resistivity)的减少，是用于大规模集成电路之操作速度的增加的主要设计标准。
然而，随着关键尺寸(Critical Dimension，简称CD)的持续减小，需要调适且可能需要高度复杂工艺技术的新发展，而且也可能由于迁移率的下降而造成较不明显的性能增益(performance gain)，所以已有人建议通过增加对于既定沟道长度的沟道区域中的电荷载子迁移率而提升晶体管元件的沟道导电性，因此能够达到可与需要极度缩放比例(scaled)的关键尺寸的技术标准的发展匹敌的性能改善(performance improvement)，同时避免或至少延迟与装置缩放比例关联的许多工艺调适(adaptation)。
一种增加电荷载子迁移率的有效方法是对沟道区域中的晶格结构(latticestructure)进行修改，例如，在沟道区域附近产生拉伸或压缩应力以制造在沟道区域中的相应应变，其分别造成电子与空穴的迁移率发生改变。例如，对于衬底为硅材料的晶体(crystallographic)而言，在沟道区域中产生拉伸应变会增加电子的迁移率，并可直接转变成在导电性的相应增加。另一方面，在沟道区域中的压缩应变可增加空穴的迁移率，因此可以提升P型晶体管的性能。将应力或应变工程引入大规模集成电路制造是相当有前景的方法，因为应变硅可视为“新”类型的半导体材料，其可制造快速强大的半导体装置而不需要昂贵的半导体材料，同时仍可使用许多广为接受的制造技术。
由于紧邻着沟道区域的硅锗材料可以诱发(induce)可造成相应应变的压缩应力，因此，在现有技术的CMOS制造技术中，e-SiGe(embedded SiGe，嵌入硅锗)在沟道区域中加入压应力(compressive stress)使得PMOS的性能得到明显改善的技术已经被广泛应用。具体地，将硅锗材料形成在晶体管的漏极与源极区域中，其中，受压缩应变的漏极与源极区域在邻近的硅沟道区域中产生单轴的应变。当形成硅锗材料时，PMOS晶体管的漏极与源极区域为选择性地去除以形成空腔(cavity)，而NMOS晶体管系被遮罩，接着通过外延生长(epitaxialgrowth)将硅锗材料选择性地形成在PMOS晶体管中。
图1a至图1c为现有技术中采用嵌入硅锗的PMOS制造方法中器件结构的示意图，具体过程如下：
首先，如图1a所示，提供材料为硅的半导体衬底100，所述半导体衬底100上形成有PMOS晶体管110，所述PMOS晶体管110具有源极区111(用于制备源极的区域)和漏极区112(用于制备漏极的区域)；
接着，去除所述源极区111和漏极区112中的所述半导体衬底100，以在所述源极区111和漏极区112中形成凹槽(空腔)120，如图1b所示；
然后，如图1c所示，在所述凹槽120中形成应变诱发层130，即e-SiGe。所述应变诱发层130的引入，在沟道区中加入压应力，使得PMOS晶体管110的空缺迁移率增加，从而提高PMOS晶体管110的性能。
然而，在实际操作中，所形成的e-SiGe会出现断层(dislocation)的缺陷，如图2中椭圆框所示(图2中黑色部分表示硅锗材料)，从而影响嵌入硅锗器件的性能。
发明内容
本发明的目的在于，提供一种半导体处理工艺及半导体器件的制备方法，能够避免或减少器件中的断层缺陷，从而提高器件的性能。
为解决上述技术问题，本发明提供一种半导体处理工艺，包括：提供一基底，对所述基底进行最少一次氧化-去氧化层处理，所述氧化-去氧化层处理包括：
对所述基底的表面进行氧化处理，在所述基底的表面形成一氧化层；
去除所述氧化层，露出所述基底。
进一步的，在所述半导体处理工艺中，采用等离子体刻蚀机台对所述基底的表面进行氧化处理。
进一步的，在所述半导体处理工艺中，所述氧化处理的工艺条件为：氧化性气体的流量为20sccm～50sccm，源功率为300w～500w，偏压为零，时间为5s～15s。
进一步的，在所述半导体处理工艺中，所述氧化性气体为氧气。
进一步的，在所述半导体处理工艺中，采用等离子体刻蚀机台去除所述氧化层。
进一步的，在所述半导体处理工艺中，所述去除所述氧化层的工艺条件为：气体的流量为10sccm～50sccm，源功率为200w～400w，偏压为零，时间为5s～15s，其中，所述气体的相对分子质量小于等于100，所述气体的分子中，碳元素的含量小于等于30%。
进一步的，在所述半导体处理工艺中，所述气体为三氟化氮、四氟化碳、三氟甲烷或六氟化硫。
进一步的，在所述半导体处理工艺中，所述氧化-去氧化层处理在同一机台中进行。
进一步的，在所述半导体处理工艺中，所述氧化层的厚度为2nm-8nm。
进一步的，在所述半导体处理工艺中，所述基底的材料为多晶硅、单晶硅或金属。
根据本发明的另一面，本发明还提供一种半导体器件的制备方法，包括：
提供一衬底，在所述衬底上将要形成源漏区的部分刻蚀出凹槽；
对所述凹槽进行最少一次氧化-去氧化层处理；
在所述凹槽中形成应变诱发层；其中，
所述氧化-去氧化层处理包括：
对所述凹槽的表面进行氧化处理，在所述凹槽的表面形成一氧化层；
去除所述氧化层，露出所述凹槽。
进一步的，在所述半导体器件的制备方法中，采用等离子体刻蚀机台对所述基底的表面进行氧化处理。
进一步的，在所述半导体器件的制备方法中，所述氧化处理的工艺条件为：氧化性气体的流量为20sccm～50sccm，源功率为300w～500w，偏压为零，时间为5s～15s。
进一步的，在所述半导体器件的制备方法中，所述氧化性气体为氧气。
进一步的，在所述半导体器件的制备方法中，采用等离子体刻蚀机台去除所述氧化层。
进一步的，在所述半导体器件的制备方法中，所述去除所述氧化层的工艺条件为：气体的流量为10sccm～50sccm，源功率为200w～400w，偏压为零，时间为5s～15s，其中，所述气体的相对分子质量小于等于100，所述气体的分子中，碳元素的含量小于等于30%。
进一步的，在所述半导体器件的制备方法中，所述气体为三氟化氮、四氟化碳、三氟甲烷或六氟化硫。
进一步的，在所述半导体器件的制备方法中，所述氧化-去氧化层处理在同一机台中进行。
进一步的，在所述半导体器件的制备方法中，所述氧化层的厚度为改为2nm-8nm。
进一步的，在所述半导体器件的制备方法中，所述衬底为硅衬底，所述应变诱发层的材质为硅锗。
与现有技术相比，本发明提供的半导体处理工艺及半导体器件的制备方法具有以下优点：
本发明提供的半导体处理工艺及半导体器件的制备方法中，对所述基底进行最少一次氧化-去氧化层处理，所述氧化-去氧化层处理包括：对所述基底的表面进行氧化处理，在所述基底的表面形成一氧化层；去除所述氧化层，露出所述基底。与现有技术相比，通过所述氧化-去氧化层处理，可以减少或消除所述基底表面的缺陷，使得所述基底表面平整有利于下一步工序的进行。
附图说明
图1a至图1c为现有技术中采用嵌入硅锗的PMOS制造方法中器件结构的示意图；
图2为现有技术中嵌入硅锗的透射电子显微镜照片；
图3为现有技术中硅衬底的原子排列示意图；
图4为本发明一实施例中半导体器件的制备方法的流程图；
图5a-图5d为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
具体实施方式
发明人通过对现有技术的深入研究发现，在所述源极区111和漏极区112中形成凹槽120的过程中(如图1b所示的过程)，一般会采用等离子体刻蚀技术，但是，在等离子体刻蚀所述硅衬底100的时候，等离子体对所述硅衬底100的表面进行轰击，造成所述凹槽120的表面不平整。如图3所示，图3为现有技术中硅衬底的原子排列示意图。在图3中，表示的为所述凹槽120底部的硅衬底100的原子排列。在所述硅衬底100具有表面部分100a以及底部100b。在所述底部100b，硅原子101按照晶格的方向规则地排列。但是，在表面部分100a，由于等离子体的轰击，破坏了硅原子101之间原有的原子键，使得硅原子101呈现无序排列状；并且，在刻蚀过程中，可能会产生一些副产物102(如聚合物等)，附着在所述硅衬底100表面。因此，造成了所述凹槽120的表面不平整。
在所述凹槽120中形成应变诱发层130的过程中(如图1c所示)，在形成硅锗时，所述凹槽120的表面不平整影响硅锗晶核的形成，使得硅锗晶体出现错位，严重的情况下产生断层。
发明人进一步研究发现，如果能使得所述凹槽120的表面平整，则可以使得硅锗的晶体可以按照其晶格的方向规律地生长，从而避免硅锗晶体出现错位、断层，则可以解决上述问题。
根据上述研究，发明人提出了一种半导体处理工艺及半导体器件的制备方法。下面将结合示意图对本发明的半导体处理工艺及半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种半导体处理工艺，包括：提供一基底，对所述基底进行最少一次氧化-去氧化层处理，其中，所述氧化-去氧化层处理包括：对所述基底的表面进行氧化处理，在所述基底的表面形成一氧化层；去除所述氧化层，露出所述基底。通过所述氧化-去氧化层处理，可以减少或消除所述基底表面的缺陷，使得所述基底表面平整有利于下一步工序的进行。
进一步的，上述半导体处理工艺可以应用于半导体器件的制备方法，所述半导体器件的制备方法包括：
提供一衬底(对应于所述半导体处理工艺中的所述基底)，在所述衬底上将要形成源漏区的部分刻蚀出凹槽；
对所述凹槽进行最少一次氧化-去氧化层处理；
在所述凹槽中形成应变诱发层；其中，
所述氧化-去氧化层处理包括：
对所述凹槽的表面进行氧化处理，在所述凹槽的表面形成一氧化层；
去除所述氧化层，露出所述凹槽。
以下结合图4和图5a至图5d，具体说明本发明的半导体处理工艺及半导体器件的制备方法。其中，图4为本发明一实施例中半导体器件的制备方法的流程图；图5a-图5d为本发明一实施例中半导体器件的制备方法中器件结构的示意图。在本实施例中，将所述半导体处理工艺应用于半导体器件的制备方法中，所述衬底对应于所述半导体处理工艺中的所述基底，对所述凹槽进行最少一次氧化-去氧化层处理对应于对所述基底进行最少一次氧化-去氧化层处理。
首先，进行步骤S10，提供一衬底200，在所述衬底200上将要形成源漏区的部分刻蚀出凹槽220，如图5a所示。在本实施例中，所述半导体衬底200为硅衬底，但所述衬底200并不限于为硅衬底，如所述半导体衬底200还可以为硅锗衬底或硅碳衬底等，亦在本发明的思想范围之内。在本实施例中，所述衬底200还可以包括栅极210等必要的器件结构，此为本领域的公知常识，在此不作赘述。其中，所述凹槽220的形成可以采用光刻-刻蚀工艺，此为本领域的公知常识，在此不作赘述。
在步骤S10中，制备所述凹槽220的过程中，会对所述凹槽220表面的衬底200造成损伤，形成不平整的粗糙表面201，如图5a所示。
较佳的，在进行步骤S20之间，还可以进行清洗步骤，以洗去所述凹槽220内的残留，其中，优选的，采用湿法工艺进行清洗。
接着，进行步骤S20，对所述凹槽220进行最少一次氧化-去氧化层处理。所述氧化-去氧化层处理包括两个子步骤：
子步骤S21，对所述凹槽220的表面进行氧化处理，在所述凹槽220的表面形成一氧化层221，如图5b所示。较佳的，采用等离子体刻蚀机台对所述凹槽220的表面进行氧化处理，可以直接采用刻蚀所述凹槽220的等离子体刻蚀机台，不需引入新的机台。所述氧化层221的厚度不宜太厚，一般在2nm-8nm之间，改成例如2nm，、4nm、6nm等等，但是所述氧化层221的厚度并不限于上述范围，只要不是厚到微米级即可(因为厚的所述氧化层221在去除的过程中容易对所述凹槽220的表面造成损伤)。
优选的，所述子步骤S21中等离子体刻蚀机台的工艺条件为：氧化性气体的流量为20sccm(standard-state cubic centimeter per minute，标况毫升每分)～50sccm(例如，30sccm、40sccm)，源功率为300w～500w(例如，400w)，偏压为零，时间为5s～15s(例如，8s、10s、12s)。优选的，所述氧化性气体较佳的为氧气。所述氧化性气体并不限于为氧气，还可以为臭氧等，只要可以解离出氧原子的气体均可。
采用上述工艺条件可以在所述凹槽220的表面形成一薄的、均匀的所述氧化层221。但是，所述工艺条件并不限于上述公开的范围，只要可以产生所述氧化层221，亦在本发明的思想范围之内。此外，还可以采用热氧化等工艺形成所述氧化层221，只要使得所述氧化层221可以均匀地生长，亦在本发明的思想范围之内。
子步骤S22，去除所述氧化层221，露出所述凹槽220，如图5c所示。较佳的，可以采用等离子体刻蚀机台，可以直接采用刻蚀所述凹槽220的等离子体刻蚀机台，不需引入新的机台。较佳的，子步骤S21和子步骤S22在同一机台进行，使得所述氧化-去氧化层处理在同一机台中进行。当需要循环多次子步骤S21和子步骤S22时，不需将所述衬底200从不同的机台之间置换，节约工序。且等离子体刻蚀机台一般在低温(不超过200℃)下进行，热预算小。
优选的，所述子步骤S22中等离子体刻蚀机台的工艺条件为：气体的流量为10sccm～50sccm(例如，20sccm、30sccm、40sccm)，源功率为200w～400w(例如，300w)，偏压为零，时间为5s～15s(例如，8s、10s、12s)，其中，所述气体的相对分子质量小于等于100(相对分子质量较小，避免对所述凹槽220的表面形成过大的轰击力，从而避免对所述凹槽220的表面造成不平整)，所述气体的分子中，碳元素的含量小于等于30%(避免产生过多的副产物，从而避免对所述凹槽220的表面造成不平整)。优选的，所述气体为三氟化氮、四氟化碳、三氟甲烷或六氟化硫等等。但是，所述工艺条件并不限于上述公开的范围，只要可以去除所述氧化层221，并去损伤所述凹槽220的表面，亦在本发明的思想范围之内。此外，还可以采用湿法刻蚀等工艺去除所述氧化层221，只要可以去除所述氧化层221，并去损伤所述凹槽220的表面，亦在本发明的思想范围之内。
在步骤S21中，所述粗糙表面201被氧化为粗糙的所述氧化层221，在进行步骤S22，去除粗糙的所述氧化层221，使得所述凹槽220的表面相对更加平整。如果一次步骤S21和步骤S22的循环达不到需要的效果，可以进行多次步骤S20，直到所述凹槽220平整为止。
最后，进行步骤S30，在所述凹槽220中形成应变诱发层230，如图5d所以。由于所述衬底200为硅衬底，所述应变诱发层230的材质可以为硅锗，但不限于为硅锗。
本发明的较佳实施例如上所述，但是并不限于上述公开的范围，所述半导体处理工艺并不限于应用于嵌入硅锗等应变诱发器件的制备，只要是由于所述基底不平整而影响后序工艺(特别是后序的膜层)，采用所述氧化-去氧化层处理的方法，对所述基底进行平整化处理。
本发明提供一种半导体处理工艺及半导体器件的制备方法，所述半导体处理工艺包括：提供一基底，对所述基底进行最少一次氧化-去氧化层处理，其中，所述氧化-去氧化层处理包括：对所述基底的表面进行氧化处理，在所述基底的表面形成一氧化层；去除所述氧化层，露出所述基底。与现有技术下，本发明的半导体处理工艺及半导体器件的制备方法具有以下优点：
通过所述氧化-去氧化层处理，可以减少或消除所述基底表面的缺陷，使得所述基底表面平整有利于下一步工序的进行。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (20)

1.一种半导体处理工艺，其特征在于，包括：提供一基底，对所述基底进行最少一次氧化-去氧化层处理，其中，所述氧化-去氧化层处理包括： 
对所述基底的表面进行氧化处理，在所述基底的表面形成一氧化层； 
去除所述氧化层，露出所述基底。 
2.如权利要求1所述的半导体处理工艺，其特征在于，采用等离子体刻蚀机台对所述基底的表面进行氧化处理。 
3.如权利要求2所述的半导体处理工艺，其特征在于，所述氧化处理的工艺条件为：氧化性气体的流量为20sccm～50sccm，源功率为300w～500w，偏压为零，时间为5s～15s。 
4.如权利要求3所述的半导体处理工艺，其特征在于，所述氧化性气体为氧气。 
5.如权利要求1所述的半导体处理工艺，其特征在于，采用等离子体刻蚀机台去除所述氧化层。 
6.如权利要求5所述的半导体处理工艺，其特征在于，所述去除所述氧化层的工艺条件为：气体的流量为10sccm～50sccm，源功率为200w～400w，偏压为零，时间为5s～15s，其中，所述气体的相对分子质量小于等于100，所述气体的分子中，碳元素的含量小于等于30%。 
7.如权利要求6所述的半导体处理工艺，其特征在于，所述气体为三氟化氮、四氟化碳、三氟甲烷或六氟化硫。 
8.如权利要求1所述的半导体处理工艺，其特征在于，所述氧化-去氧化层处理在同一机台中进行。 
9.如权利要求1所述的半导体处理工艺，其特征在于，所述氧化层的厚度为2nm-8nm。 
10.如权利要求1所述的半导体处理工艺，其特征在于，所述基底的材料为多晶硅、单晶硅或金属。改为“材料为单晶硅”。 
11.一种半导体器件的制备方法，其特征在于，包括： 
提供一衬底，在所述衬底上将要形成源漏区的部分刻蚀出凹槽； 
对所述凹槽进行最少一次氧化-去氧化层处理； 
在所述凹槽中形成应变诱发层；其中， 
所述氧化-去氧化层处理包括： 
对所述凹槽的表面进行氧化处理，在所述凹槽的表面形成一氧化层； 
去除所述氧化层，露出所述凹槽。 
12.如权利要求11所述的半导体器件的制备方法，其特征在于，采用等离子体刻蚀机台对所述凹槽的表面进行氧化处理。 
13.如权利要求12所述的半导体器件的制备方法，其特征在于，所述氧化处理的工艺条件为：氧化性气体的流量为20sccm～50sccm，源功率为300w～500w，偏压为零，时间为5s～15s。 
14.如权利要求13所述的半导体器件的制备方法，其特征在于，所述氧化性气体为氧气。 
15.如权利要求11所述的半导体器件的制备方法，其特征在于，采用等离子体刻蚀机台去除所述氧化层。 
16.如权利要求15所述的半导体器件的制备方法，其特征在于，所述去除所述氧化层的工艺条件为：气体的流量为10sccm～50sccm，源功率为200w～400w，偏压为零，时间为5s～15s，其中，所述气体的相对分子质量小于等于100，所述气体的分子中，碳元素的含量小于等于30%。 
17.如权利要求16所述的半导体器件的制备方法，其特征在于，所述气体为三氟化氮、四氟化碳、三氟甲烷或六氟化硫。 
18.如权利要求11所述的半导体器件的制备方法，其特征在于，所述氧化-去氧化层处理在同一机台中进行。 
19.如权利要求11所述的半导体器件的制备方法，其特征在于，所述氧化层的厚度为2nm-8nm。 
20.如权利要求11所述的半导体器件的制备方法，其特征在于，所述衬底为硅衬底，所述应变诱发层的材质为硅锗。 
CN201410110061.3A 2014-03-24 2014-03-24 半导体处理工艺及半导体器件的制备方法 Pending CN103871902A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410110061.3A CN103871902A (zh) 2014-03-24 2014-03-24 半导体处理工艺及半导体器件的制备方法
US14/590,011 US9449866B2 (en) 2014-03-24 2015-01-06 Methods and systems for using oxidation layers to improve device surface uniformity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410110061.3A CN103871902A (zh) 2014-03-24 2014-03-24 半导体处理工艺及半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN103871902A true CN103871902A (zh) 2014-06-18

Family

ID=50910315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410110061.3A Pending CN103871902A (zh) 2014-03-24 2014-03-24 半导体处理工艺及半导体器件的制备方法

Country Status (2)

Country Link
US (1) US9449866B2 (zh)
CN (1) CN103871902A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409355A (zh) * 2014-11-27 2015-03-11 上海华力微电子有限公司 一种半导体器件的制作方法
CN104409505A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式锗硅器件及其制作方法
CN105990093A (zh) * 2015-02-03 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN111653612A (zh) * 2020-06-24 2020-09-11 上海华力集成电路制造有限公司 一种提升SiGe沟道表面均匀度的方法
CN112424912A (zh) * 2019-06-21 2021-02-26 株式会社日立高新技术 等离子处理方法
CN115881539A (zh) * 2021-09-27 2023-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN118610086A (zh) * 2024-06-04 2024-09-06 上海邦芯半导体科技有限公司 半导体处理方法及工艺设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821336B (zh) * 2015-04-20 2017-12-12 上海华力微电子有限公司 用于使用保形填充层改善器件表面均匀性的方法和系统
KR102411080B1 (ko) * 2015-09-02 2022-06-21 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
US20170141228A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof
CN113517193B (zh) * 2021-04-06 2022-03-11 江苏新顺微电子股份有限公司 一种提高沟槽mos结构肖特基二极管性能的工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307451A (ja) * 1998-04-22 1999-11-05 Ishikawajima Harima Heavy Ind Co Ltd 半導体膜の形成方法
US20050142298A1 (en) * 2003-12-26 2005-06-30 Jun Ho Kim Method for fabricating nano pore
CN101189707A (zh) * 2005-05-30 2008-05-28 东京毅力科创株式会社 等离子体处理装置
CN102753727A (zh) * 2010-03-31 2012-10-24 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN102810481A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN103794496A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 在半导体硅衬底上附生作为源漏极基底材料的锗硅的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501664A (ja) 2002-10-03 2006-01-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エピタキシャル層を形成する方法および装置
EP1439570A1 (en) 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US6949482B2 (en) 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
US7045407B2 (en) 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US6946350B2 (en) 2003-12-31 2005-09-20 Intel Corporation Controlled faceting of source/drain regions
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
ATE449418T1 (de) 2005-12-23 2009-12-15 Imec Methode für ein selektives epitaktisches wachstum von source/drain gebieten
US8017487B2 (en) 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
US7494884B2 (en) 2006-10-05 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. SiGe selective growth without a hard mask
US7553717B2 (en) 2007-05-11 2009-06-30 Texas Instruments Incorporated Recess etch for epitaxial SiGe
US7737468B2 (en) 2007-05-21 2010-06-15 Infineon Technologies Ag Semiconductor devices having recesses filled with semiconductor materials
US7989298B1 (en) 2010-01-25 2011-08-02 International Business Machines Corporation Transistor having V-shaped embedded stressor
JP5544986B2 (ja) 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
US8183118B2 (en) 2010-08-26 2012-05-22 United Microelectronics Corp. Method for fabricating MOS transistor
US8912568B2 (en) 2011-06-20 2014-12-16 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN102842503B (zh) 2011-06-20 2015-04-01 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307451A (ja) * 1998-04-22 1999-11-05 Ishikawajima Harima Heavy Ind Co Ltd 半導体膜の形成方法
US20050142298A1 (en) * 2003-12-26 2005-06-30 Jun Ho Kim Method for fabricating nano pore
CN101189707A (zh) * 2005-05-30 2008-05-28 东京毅力科创株式会社 等离子体处理装置
CN102753727A (zh) * 2010-03-31 2012-10-24 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN102810481A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN103794496A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 在半导体硅衬底上附生作为源漏极基底材料的锗硅的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409505A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式锗硅器件及其制作方法
CN104409355A (zh) * 2014-11-27 2015-03-11 上海华力微电子有限公司 一种半导体器件的制作方法
CN105990093A (zh) * 2015-02-03 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105990093B (zh) * 2015-02-03 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN112424912A (zh) * 2019-06-21 2021-02-26 株式会社日立高新技术 等离子处理方法
CN112424912B (zh) * 2019-06-21 2024-01-05 株式会社日立高新技术 等离子处理方法
CN111653612A (zh) * 2020-06-24 2020-09-11 上海华力集成电路制造有限公司 一种提升SiGe沟道表面均匀度的方法
CN115881539A (zh) * 2021-09-27 2023-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN118610086A (zh) * 2024-06-04 2024-09-06 上海邦芯半导体科技有限公司 半导体处理方法及工艺设备
CN118610086B (zh) * 2024-06-04 2024-11-29 上海邦芯半导体科技有限公司 半导体处理方法及工艺设备

Also Published As

Publication number Publication date
US20150270127A1 (en) 2015-09-24
US9449866B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
CN103871902A (zh) 半导体处理工艺及半导体器件的制备方法
CN100524666C (zh) 制造晶体管结构的方法
CN102569195B (zh) 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金
US8735253B2 (en) Adjusting of a non-silicon fraction in a semiconductor alloy during transistor fabrication by an intermediate oxidation process
US8357573B2 (en) Strain enhancement in transistors comprising an embedded strain-inducing semiconductor alloy by creating a patterning non-uniformity at the bottom of the gate electrode
CN101276758A (zh) 制作半导体晶体管元件的方法
CN102543707B (zh) 通过用基于等离子的掩膜图案化工艺形成沟道半导体合金
US8673710B2 (en) Formation of a channel semiconductor alloy by a nitride hard mask layer and an oxide mask
TWI502632B (zh) 使用氧電漿鈍化之高介電係數閘極堆疊之完整性之維持方法
CN102239547A (zh) 用于以厚度降低的有源层形成应变晶体管的结构应变基板
US8609482B2 (en) Enhancing interface characteristics between a channel semiconductor alloy and a gate dielectric by an oxidation process
US8664066B2 (en) Formation of a channel semiconductor alloy by forming a nitride based hard mask layer
US8765559B2 (en) Sophisticated gate electrode structures formed by cap layer removal with reduced loss of embedded strain-inducing semiconductor material
US8017504B2 (en) Transistor having a high-k metal gate stack and a compressively stressed channel
TWI624948B (zh) 在ｆｉｎｆｅｔ裝置上形成應變通道區之方法
US8283225B2 (en) Enhancing selectivity during formation of a channel semiconductor alloy by a wet oxidation process
CN104821336B (zh) 用于使用保形填充层改善器件表面均匀性的方法和系统
CN104392960B (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
Liu et al. Conformal SiGe selective epitaxial growth for advanced CMOS technology
CN102044437B (zh) 用于制造半导体器件的方法
TWI406362B (zh) A complementary gold - oxygen - semi - crystal system method for increasing the mobility of holes in PMOS element region
CN104465380B (zh) 半导体器件的制作方法
CN103871890B (zh) Mos晶体管及其形成方法
TWI582832B (zh) 磊晶層的製作方法
CN104282570B (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618