CN103852703A - 半导体检查装置以及半导体检查方法 - Google Patents
半导体检查装置以及半导体检查方法 Download PDFInfo
- Publication number
- CN103852703A CN103852703A CN201310374109.7A CN201310374109A CN103852703A CN 103852703 A CN103852703 A CN 103852703A CN 201310374109 A CN201310374109 A CN 201310374109A CN 103852703 A CN103852703 A CN 103852703A
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- test program
- region
- semiconductor inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
半导体检查装置具备测试程序执行部,依测试程序向被测定对象元件的测试信号输入引脚提供规定信号执行测试程序;信号稳定状况检测部,在测试程序的执行中检测被测定对象元件的信号输出引脚信号的不稳定区域及稳定区域;测试时间计算部,根据信号稳定状况检测部检测的不稳定区域及稳定区域,计算具有从不稳定区域的期间到其后的稳定区域的开头侧一部分期间的时间宽度的最佳测试时间;测试程序修正部,使最佳测试时间反映于测试程序;信号波形取入部,根据测试程序修正部使最佳测试时间反映于测试程序后的测试程序中记述的测试时间,取入被测定对象元件的信号输出引脚的信号,测试程序执行部再次执行测试程序修正部反映最佳测试时间之后的测试程序。
Description
相关申请
本申请享有以日本专利申请2012-265063号(申请日:2012年12月4日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及依照测试程序进行被测定对象元件的检查的半导体检查装置以及半导体检查方法。
背景技术
在使用测试程序进行半导体芯片的检查的情况下,重要的是尽可能在短时间内进行检查。从向半导体芯片的测试信号输入引脚输入测试信号起到信号输出引脚的信号开始发生变化为止需要某种程度的时间。另外,信号输出引脚的信号不是立刻就变成所希望的信号电平,而是从信号开始变化起,暂时信号电平变为不稳定的不稳定区域,然后信号电平变为稳定的稳定区域。
因此,以往对半导体芯片的测试信号输入引脚提供测试信号,利用示波器等的计量器来测定信号输出引脚的波形,分析该测定波形,检测不稳定区域和稳定区域,根据该检测结果设定信号的取入定时。该作业必须由操作者手工操作来进行,花费工夫。另外,该作业必须针对各信号输出引脚的每个来进行,所以存在引脚数越多,操作者的工夫花费越多的问题。
发明内容
本发明的实施方式提供一种能够在短时间内完成检查的半导体检查装置以及半导体检查方法。
实施方式所涉及的半导体检查装置具备测试程序执行部,依照测试程序向被测定对象元件的测试信号输入引脚提供规定的信号,执行测试程序;信号稳定状况检测部,在测试程序的执行过程中,检测被测定对象元件的信号输出引脚的信号的不稳定区域以及稳定区域;测试时间计算部,根据由信号稳定状况检测部检测出的不稳定区域以及稳定区域,计算具有从不稳定区域的期间到其后的稳定区域的开头侧的一部分的期间为止的时间宽度的最佳测试时间;测试程序修正部,使最佳测试时间反映于测试程序;以及信号波形取入部,根据由测试程序修正部使最佳测试时间反映于测试程序后的测试程序中记述的测试时间,取入被测定对象元件的信号输出引脚的信号,测试程序执行部再次执行由测试程序修正部反映了最佳测试时间之后的测试程序。
附图说明
图1是表示一实施方式所涉及的半导体检查装置1的主要部分的结构的框图。
图2是表示包含图1的半导体检查装置1的检查系统2概略结构的图。
图3是表示图1的半导体检查装置1的处理动作的一个例子的流程图。
图4是表示信号输出引脚的信号的一个例子的信号波形图。
图5是表示测试时间计算部13计算出的最佳测试时间的一个例子的图。
图6是表示测试程序的一个例子的图。
具体实施方式
以下,边参照附图边说明本发明的实施方式。
图1是表示一实施方式所涉及的半导体检查装置1的主要部分的结构的框图,图2是表示包含图1的半导体检查装置1的半导体检查系统2的概略结构的图。
图1的半导体检查装置1对被测定对象元件的各种电气特性进行检查。
进行检查的电气特性没有特别限制,例如信号振幅、信号延迟延时间等的DC特性等。被测定对象元件的具体的种类也没有特别限制,例如除了二极管、双极性晶体管、MOS晶体管等分立半导体元件之外,还有系统LSI、存储器元件等。
首先,说明图2的半导体检查系统2的概要。图2的半导体检查系统2具有与图1相同的结构的半导体检查装置1、计算机装置3、头盒(Head boxes)4、输送器5。
计算机装置3既可以是通用的PC,也可以是工作站、迷你计算机等。计算机装置3和半导体检查装置1通过多个缆线进行连接。各缆线用来传送检查结果、测试程序等,既可以是进行串行传送的缆线,也可以是进行并行传送的缆线。另外,缆线的数量也没有特别限制。
半导体检查装置1连接有例如多个头盒4。各头盒4连接有与被测定对象元件连接的测定缆线6。各测定缆线6与被测定对象元件的分别不同的测定引脚连接。各头盒4由于能够分别并行地进行测定,所以能够同时进行一个被测定对象元件的多个测定引脚的信号波形测定。另外,将各头盒4的测定缆线6分别与不同的被测定对象元件连接,还能够同时进行多个被测定对象元件的某个特定引脚的信号波形测定。
输送器5进行搬运被测定对象元件的处理。在与头盒4连接的测定缆线6的顶端部设置有用于载置被测定对象元件的插座(未图示),输送器5进行在各插座之间搬运被测定对象元件的处理。
接下来,说明图1的半导体检查装置1。图1的半导体检查装置1具备测试程序执行部11、信号稳定状况检测部12、测试时间计算部13、测试程序修正部14、信号波形取入部15。
测试程序执行部11依照测试程序向被测定对象元件的测试信号输入引脚提供规定的信号而执行测试程序。另外,测试程序的生成既可以由半导体检查装置1进行,也可以由计算机装置3进行。
信号稳定状况检测部12在测试程序的执行过程中,检测被测定对象元件的信号输出引脚的信号的不稳定区域以及稳定区域。这里,例如将信号输出引脚的信号利用未图示的A/D转换器转换为数字信号,并监视该数字信号的信号电平发生变化的情况,检测信号电平没稳定的不稳定区域和在不稳定区域之后信号电平稳定的稳定区域。或者,也可以将如示波器那样的信号波形计量器设置于半导体检查装置1内,通过该信号波形计量器监视信号输出引脚的信号,检测上述的不稳定区域和稳定区域。
测试时间计算部13根据由信号稳定状况检测部12检测出的不稳定区域以及稳定区域,计算具有从不稳定区域的期间起到之后的所述稳定区域的开头侧的一部分的期间为止的时间宽度的最佳测试时间。最佳测试时间是具有用于将例如信号输出引脚的信号正常地取入的所需最小限度的时间宽度的期间。测试时间计算部13在被测定对象元件具有多个信号输出引脚的情况下,针对各引脚的每个计算最佳测试时间。
测试程序修正部14使最佳测试时间反应在测试程序中。这里,进行将测试程序中记述的测试时间的值置换为最佳测试时间的处理。
信号波形取入部15根据在反映了最佳测试时间之后的测试程序中记述的测试时间,取入被测定对象元件的信号输出引脚的信号。更具体而言,信号波形取入部15在测试时间即将结束时刻之前,取入对应的信号输出引脚的信号。当在测试程序中针对多个信号输出引脚的每个记述了各自的测试时间的情况下,信号波形取入部15针对各信号输出引脚的每个,根据对应的测试时间进行各信号的取入。
图3是图1的半导体检查装置1的处理动作的一个例子的流程图。通过输送器5将被测定对象元件搬运来,在被测定对象元件的测试信号输入引脚上连接有头盒4的测定缆线6时,图1的半导体检查装置1开始图3的处理。
首先,测试程序执行部11开始测试程序(步骤S1)。由此,从被测定对象元件的测试信号输入引脚输入规定的信号。
然后,信号稳定状况检测部12监视信号输出引脚的信号,检测信号电平开始变化但信号电平尚未稳定的不稳定区域和其后的稳定区域(步骤S2)。
然后,测试时间计算部13根据在步骤S2中检测出的不稳定区域和稳定区域,计算最佳测试时间(步骤S3)。
接着,测试程序修正部14将测试程序中原来记述的测试时间置换为在步骤S3中计算出的最佳测试时间(步骤S4)。
之后,测试程序执行部11再次进行测试程序,依照该测试程序在测试程序中记述的测试时间即将结束之前、即从不稳定区域向稳定区域转移了之后,由信号波形取入部15进行信号输出引脚的取入(步骤S5)。由信号波形取入部15取入的信号根据需要被送入计算机装置3。
并且,也可以在步骤S5中再次执行了测试程序之后,反复进行步骤S2~S4的处理。由此,每次执行测试程序,就进行不稳定区域和稳定区域的检测,能够将最佳测试时间设定为精度更高的测试时间。
图4是表示信号输出引脚的信号的一个例子的信号波形图。在图4的例子中,示出了在时刻t1为不稳定区域,时刻t2~t3为稳定区域的例子。在依照测试程序对被测定对象元件的测试信号输入引脚提供了规定的信号之后取入图4的信号的情况下,如果在成为稳定区域之后还没取入,则无法实现正确的信号电平的测定。因而,以往如图4所示那样,从不稳定区域到稳定区域设定比较长的测试时间,在测试时间即将结束之前取入了信号。相反,在本实施方式中,是以将测试时间尽量地设定得短为目标。
另外,以往使用示波器等信号波形计量器,通过手工操作来测定信号输出引脚的信号波形,检测不稳定区域和稳定区域,测试时间也通过手动来设定。相反,在本实施方式中,信号稳定状况检测部12自动地检测不稳定区域和稳定区域,最佳测试时间也自动地进行设定。由此,即使在信号输出引脚的数量多的情况下,也能迅速地设定各信号输出引脚的最佳测试时间。
图5示出测试时间计算部13计算的最佳测试时间的一个例子。测试时间计算部13设定从不稳定区域的期间到稳定区域的期间的最佳测试时间,使稳定区域的期间尽可能地短。因此能够将最佳测试时间的期间缩短为所需最小限度。
图6是示出测试程序的一个例子的图。测试程序修正部14将在以前测试程序所记述的测试时间置换为由测试时间计算部13计算出的最佳测试时间。在图6的例子中示出以前记述的测试时间为1.00ms,将其置换为最佳测试时间0.50ms的例子。
图6的测试程序示出记述了一个测试时间的例子,但在记述了多个测试时间的情况下,对于这些测试时间都置换为最佳测试时间。
这样,在本实施方式中,由于计算具有从被测定对象元件的信号输出引脚的信号的不稳定区域到稳定区域的开头侧的一部分的期间为止的时间宽度的最佳测试时间,并反映到测试程序中,所以对于被测定对象元件具有的信号输出引脚的各个引脚能够在所需最小限度的最佳测试时间内取入各信号,能够大幅缩短检查时间。
另外,在本实施方式中,由于能够使计算最佳测试时间的处理自动化,所以可以不进行使用示波器等信号波形计量器以手工操作来检测不稳定区域和稳定区域,能够减轻操作员的负担。
在上述的实施方式中说明的半导体检查装置1的至少一部分既可以用硬件来构成也可以由软件来构成。在由软件来构成的情况下,将实现半导体检查装置1的至少一部分功能的程序收纳在软盘、CD-ROM等记录介质中,使计算机读取并执行。记录介质不限于磁盘、光盘等可装卸的记录介质,还可以是硬盘装置、存储器等固定型记录介质。
另外,还可以将实现半导体检查装置1的至少一部分功能的程序经由因特网等通信线路(还包含无线通信)分发。进而对该程序进行加密或者调制,在压缩了的状态下,经由因特网等有线线路或无线线路来进行分发,或者收纳在记录介质中进行分发。
说明了本发明的一些实施方式,但是这些实施方式是作为例子而提出的,并不意图限制发明范围。这些新的实施方式能够以其他各种形式来实施,在不脱离发明的要旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、要旨中,并且包含在与权利要求书记载的发明及其等同的范围中。
Claims (16)
1.一种半导体检查装置,具备:
测试程序执行部,依照测试程序向被测定对象元件的测试信号输入引脚提供规定的信号,执行所述测试程序;
信号稳定状况检测部,在所述测试程序的执行过程中,检测被测定对象元件的信号输出引脚的信号的不稳定区域以及稳定区域;
测试时间计算部,根据由所述信号稳定状况检测部检测出的不稳定区域以及稳定区域,计算具有从所述不稳定区域的期间到其后的所述稳定区域的开头侧的一部分的期间为止的时间宽度的最佳测试时间;
测试程序修正部,使所述最佳测试时间反映于所述测试程序;以及
信号波形取入部,根据将由所述测试程序修正部使所述最佳测试时间反映于所述测试程序后的所述测试程序中记述的测试时间,取入被测定对象元件的信号输出引脚的信号,
所述测试程序执行部再次执行由所述测试程序修正部反映了所述最佳测试时间之后的所述测试程序。
2.根据权利要求1所述的半导体检查装置,其特征在于:
所述最佳测试时间是具有用于正常地取入所述信号输出引脚的信号的所需最小限度的时间宽度的期间。
3.根据权利要求1所述的半导体检查装置,其特征在于:
所述测试程序修正部将所述测试程序中记述的测试时间的值置换为所述最佳测试时间的值。
4.根据权利要求1所述的半导体检查装置,其特征在于:
所述信号波形取入部在所述测试时间程序中记述的测试时间即将结束之前,取入对应的所述信号输出引脚的信号。
5.根据权利要求4所述的半导体检查装置,其特征在于:
所述信号波形取入部在对应的所述信号输出引脚的信号从不稳定区域转移到稳定区域之后,取入该信号。
6.根据权利要求1所述的半导体检查装置,其特征在于:
在具有多个所述信号输出引脚的情况下,所述测试时间计算部针对多个所述信号输出引脚的每个计算所述最佳测试时间。
7.根据权利要求1所述的半导体检查装置,其特征在于:
所述不稳定区域是对应的所述信号输出引脚的信号的信号电平开始变化但信号电平尚未稳定的区域,
所谓所述稳定区域是接着所述不稳定区域的信号电平稳定的区域。
8.根据权利要求1所述的半导体检查装置,其特征在于:
所述信号稳定状况检测部每当所述测试程序执行部执行所述测试程序时就检测所述不稳定区域以及所述稳定区域。
9.一种半导体检查方法,具有:
依照测试程序向被测定对象元件的测试信号输入引脚提供规定的信号,执行所述测试程序的步骤;
在所述测试程序的执行过程中,检测被测定对象元件的信号输出引脚的信号的不稳定区域以及稳定区域的步骤;
根据检测出的所述不稳定区域以及稳定区域,计算具有从所述不稳定区域的期间到其后的所述稳定区域的开头侧的一部分的期间为止的时间宽度的最佳测试时间的步骤;
使所述最佳测试时间反映于所述测试程序的步骤;
根据将所述最佳测试时间反映于所述测试程序后的所述测试程序中记述的测试时间,取入被测定对象元件的信号输出引脚的信号的步骤。
10.根据权利要求9所述的半导体检查方法,其特征在于:
所述最佳测试时间是具有用于正常地取入所述信号输出引脚的信号的所需最小限度的时间宽度的期间。
11.根据权利要求9所述的半导体检查方法,其特征在于:
在反应于所述测试程序的步骤中,将所述测试程序中记述的测试时间的值置换为所述最佳测试时间的值。
12.根据权利要求9所述的半导体检查方法,其特征在于:
在取入所述信号的步骤中,在所述测试时间程序中记述的测试时间即将结束之前,取入对应的所述信号输出引脚的信号。
13.根据权利要求12所述的半导体检查方法,其特征在于:
在取入所述信号的步骤中,在对应的所述信号输出引脚的信号从不稳定区域转移到稳定区域之后,取入该信号。
14.根据权利要求9所述的半导体检查方法,其特征在于:
在计算所述最佳测试时间的步骤中,在具有多个所述信号输出引脚的情况下,针对多个所述信号输出引脚的每个计算所述最佳测试时间。
15.根据权利要求9所述的半导体检查方法,其特征在于:
所述不稳定区域是对应的所述信号输出引脚的信号的信号电平开始变化但信号电平尚未稳定的区域,
所谓所述稳定区域是接着所述不稳定区域的信号电平稳定的区域。
16.根据权利要求9所述的半导体检查方法,其特征在于:
在检测所述不稳定区域以及所述稳定区域的步骤中,每当所述测试程序执行部执行所述测试程序时检测所述不稳定区域以及所述稳定区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-265063 | 2012-12-04 | ||
| JP2012265063A JP2014109531A (ja) | 2012-12-04 | 2012-12-04 | 半導体検査装置および半導体検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103852703A true CN103852703A (zh) | 2014-06-11 |
Family
ID=50826747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310374109.7A Pending CN103852703A (zh) | 2012-12-04 | 2013-08-26 | 半导体检查装置以及半导体检查方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9141499B2 (zh) |
| JP (1) | JP2014109531A (zh) |
| CN (1) | CN103852703A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112509935A (zh) * | 2019-09-13 | 2021-03-16 | 株式会社东芝 | 半导体检査装置以及半导体装置的检査方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1982902A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | 一种beol测试芯片在线失效分析的方法 |
| WO2007084206A1 (en) * | 2006-01-18 | 2007-07-26 | Electroglas, Inc. | Methods and apparatuses for improved positioning in a probing system |
| JP2008164292A (ja) * | 2006-12-26 | 2008-07-17 | Tokyo Electron Ltd | プローブ検査装置、位置ずれ補正方法、情報処理装置、情報処理方法及びプログラム |
| US20080270954A1 (en) * | 2007-04-25 | 2008-10-30 | Nazmul Habib | System for and Method of Integrating Test Structures into an Integrated Circuit |
| JP2009021311A (ja) * | 2007-07-10 | 2009-01-29 | Tokyo Electron Ltd | 検査方法及び検査方法を記録したプログラム記録媒体 |
| CN101533065A (zh) * | 2009-04-13 | 2009-09-16 | 无锡红光微电子有限公司 | Hgc集成电路测试仪 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5951369A (ja) * | 1982-09-17 | 1984-03-24 | Nec Corp | 自動特性測定装置 |
| US5530373A (en) * | 1995-01-20 | 1996-06-25 | Fluke Corporation | Method and apparatus for determining and selectively displaying valid measurement information |
| JPH1090347A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 半導体装置の試験方法及び同装置 |
| JPH10319085A (ja) * | 1997-05-21 | 1998-12-04 | Toshiba Microelectron Corp | 回路試験装置 |
| US6895548B2 (en) * | 2001-01-19 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor testing apparatus and method for optimizing a wait time until stabilization of semiconductor device output signal |
| JP2003057320A (ja) | 2001-08-10 | 2003-02-26 | Advantest Corp | タイミング測定方法及び半導体試験装置 |
| US7365849B2 (en) * | 2001-12-27 | 2008-04-29 | Taiwan Unison Biotechnology, Inc. | Portable, scanning and analyzing apparatus |
| JP4354235B2 (ja) * | 2003-09-12 | 2009-10-28 | 株式会社アドバンテスト | 試験装置及び調整方法 |
| US8624602B2 (en) * | 2005-09-27 | 2014-01-07 | Ronald Quan | Method and apparatus to measure differential phase and frequency modulation distortions for audio equipment |
| JP2010038746A (ja) | 2008-08-06 | 2010-02-18 | Yokogawa Electric Corp | Icテスタ診断装置 |
-
2012
- 2012-12-04 JP JP2012265063A patent/JP2014109531A/ja active Pending
-
2013
- 2013-08-26 CN CN201310374109.7A patent/CN103852703A/zh active Pending
- 2013-09-06 US US14/020,203 patent/US9141499B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1982902A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | 一种beol测试芯片在线失效分析的方法 |
| WO2007084206A1 (en) * | 2006-01-18 | 2007-07-26 | Electroglas, Inc. | Methods and apparatuses for improved positioning in a probing system |
| JP2008164292A (ja) * | 2006-12-26 | 2008-07-17 | Tokyo Electron Ltd | プローブ検査装置、位置ずれ補正方法、情報処理装置、情報処理方法及びプログラム |
| US20080270954A1 (en) * | 2007-04-25 | 2008-10-30 | Nazmul Habib | System for and Method of Integrating Test Structures into an Integrated Circuit |
| JP2009021311A (ja) * | 2007-07-10 | 2009-01-29 | Tokyo Electron Ltd | 検査方法及び検査方法を記録したプログラム記録媒体 |
| CN101533065A (zh) * | 2009-04-13 | 2009-09-16 | 无锡红光微电子有限公司 | Hgc集成电路测试仪 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112509935A (zh) * | 2019-09-13 | 2021-03-16 | 株式会社东芝 | 半导体检査装置以及半导体装置的检査方法 |
| CN112509935B (zh) * | 2019-09-13 | 2023-11-21 | 株式会社东芝 | 半导体检査装置以及半导体装置的检査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140157069A1 (en) | 2014-06-05 |
| US9141499B2 (en) | 2015-09-22 |
| JP2014109531A (ja) | 2014-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10451653B2 (en) | Controlling a per-pin measurement unit | |
| TWI591362B (zh) | 自動調校半導體元件測試機台之方法 | |
| US12320853B2 (en) | Systems and methods for automatic time domain reflectometer measurement on a uni-directional drive channel | |
| CN105846917A (zh) | 一种基于无线测试的校准系统及其校准方法 | |
| US9494671B2 (en) | Method and apparatus for improving differential direct (DC) measurement accuracy | |
| CN112821885A (zh) | 一种ate设备各通道芯片相对延时测量校准方法及装置 | |
| JP2003262664A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| EP3182816A1 (en) | Apparatus and method for inspection, and system and method for mounting components comprising same | |
| CN103852703A (zh) | 半导体检查装置以及半导体检查方法 | |
| CN113611348B (zh) | 打点方法、装置、电子设备及存储介质 | |
| US9329235B2 (en) | Localizing fault flop in circuit by using modified test pattern | |
| CN116609642B (zh) | 芯片测试误差的补偿方法、装置、电子设备及存储介质 | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| US20170082687A1 (en) | De-bugging environment with smart card | |
| CN103576079B (zh) | 芯片测试系统及芯片测试方法 | |
| CN116482512B (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
| CN116338424A (zh) | 芯片测试方法及装置、终端设备、计算机可读存储介质 | |
| KR102468913B1 (ko) | 자동 테스트 장비(ate)와 피시험디바이스(dut) 사이를 인터페이싱하는 장치 | |
| CN103592613B (zh) | 测试校正仪、测试系统及测试方法 | |
| CN1841077B (zh) | 多个测试流的校准信息的汇编 | |
| CN114442019A (zh) | 一种测试工具的测试校正方法、装置及电子设备 | |
| CN105531726A (zh) | 产品抽样检验方法、装置及系统 | |
| JP7308314B1 (ja) | 検査装置、検査方法、学習済みモデル生成装置、検査用プログラム、および学習済みモデル生成用プログラム。 | |
| TWI437246B (zh) | 測試主板的方法 | |
| US7106074B2 (en) | Technique for measurement of programmable termination resistor networks on rapidchip and ASIC devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140611 |