CN103840008B - 基于bcd工艺的高压ldmos器件及制造工艺 - Google Patents
基于bcd工艺的高压ldmos器件及制造工艺 Download PDFInfo
- Publication number
- CN103840008B CN103840008B CN201410126232.1A CN201410126232A CN103840008B CN 103840008 B CN103840008 B CN 103840008B CN 201410126232 A CN201410126232 A CN 201410126232A CN 103840008 B CN103840008 B CN 103840008B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- well
- trap
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002347 injection Methods 0.000 claims abstract description 19
- 239000007924 injection Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims 5
- 239000004411 aluminium Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 52
- 238000002513 implantation Methods 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于BCD工艺的高压LDMOS器件及制造工艺，高压LDMOS器件包括衬底，衬底为N型衬底，N型衬底上为P型埋层，P型埋层上为N型薄外延层，N阱位于N型薄外延层的一侧，N阱靠近多晶硅的一侧为被场氧化层覆盖的P型轻掺杂顶层，另一侧为N型注入层，N型注入层向上延伸至漏极，P阱位于N型薄外延层的另一侧，P阱的中上部为p型场区，p型场区上有短接N型注入层和短接P型注入层，短接N型注入层和短接P型注入层的连接处向上延伸至源极，N阱和P阱的连接处有栅极氧化层，栅极氧化层上为多晶硅，多晶硅外接栅极。本发明所述LDMOS器件的耐压区长度较小，能在保证击穿电压不变的条件下大幅度减少器件的导通电阻。
Description
技术领域
本发明涉及一种高压LDMOS器件及制造工艺，尤其涉及一种基于BCD工艺的高压LDMOS器件及制造工艺。
背景技术
BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极管bipolar、CMOS和DMOS器件，称为BCD工艺。LDMOS即横向扩散金属氧化物半导体，高压LDMOS器件是在高压功率集成电路中常采用的器件，用于满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。
现有基于BCD工艺的高压LDMOS器件的衬底材料选择的是p型衬底，在P型衬底上生长N型外延层，并采用singleresurf技术来提高耐压，这种结构的LDMOS器件性能不高，在满足电压的前提下导通电阻较大。
发明内容
本发明的目的就在于为了解决上述问题而提供一种高性能的基于BCD工艺的高压LDMOS器件及制造工艺。
本发明通过以下技术方案来实现上述目的：
一种基于BCD工艺的高压LDMOS器件，包括衬底，所述衬底为N型衬底，N型衬底上为P型埋层，P型埋层上为N型薄外延层，N阱位于N型薄外延层的一侧，N阱靠近多晶硅的一侧为被场氧化层覆盖的P型轻掺杂顶层，另一侧为N型注入层，N型注入层向上延伸至漏极，P阱位于N型薄外延层的另一侧，P阱的中上部为p型场区，p型场区上有短接N型注入层和短接P型注入层，短接N型注入层和短接P型注入层的连接处向上延伸至源极，N阱和P阱的连接处有栅极氧化层，栅极氧化层上为多晶硅，多晶硅外接栅极。
一种基于BCD工艺的高压LDMOS器件采用的制造工艺，包括以下步骤：
（1）选择掺杂为磷的N型衬底，厚度为0～1000um；
（2）进行硼注入以形成P型埋层，能量为0～1000kev，剂量为1e11～1e15/cm2；
（3）在P型埋层上进行外延生长得到N型薄外延层，厚度为0～30um；
（4）分别进行磷注入和硼注入，磷注入能量300kev、剂量4e12/cm2，硼注入能量100kev、剂量1e13/cm2，然后在1100度温度下进行氮气退火形成N阱和P阱，阱的深度能够和埋层穿通；
（5）进行硼注入，能量为100Kev，剂量为1e12/cm2，然后在1000度温度下进行氮气退火形成P型轻掺杂顶层；
（6）采用两步离子注入形成p型场区，第一离子注入能量为1～200kev，剂量为1e11～1e15/cm2，第二步离子注入为硼注入，能量为1～300kev，剂量为1e11～1e15/cm2；
（7）栅极氧化层生长；
（8）多晶硅淀积，采用LPCVD（LowPressureChemicalVaporDeposition，低压力化学气相沉积）的方式，方块电阻范围为1～100ohm/square；
（9）分别进行N型注入和P型注入，以形成源极、漏极的欧姆接触；
（10）淀积氧化层，作为层间介质；
（11）做源极/漏极的铝电极；
（12）钝化层淀积，膜层结构是PETEOS和PESIN，其中，PETEOS是指采用PECVD（PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学气相沉积）的方式，以TEOS为原材料，来生长出来的硅氧化层薄膜，PESIN是指采用PECVD的方式来生长出来的氮化硅薄膜。
本发明的有益效果在于：
本发明所述LDMOS器件采用N型浓掺杂衬底上再生长轻掺杂的N型外延层，并采用OVLD技术提高耐压，与传统的LDMOS器件相比，在同等耐压的前提下，本发明所述LDMOS器件的耐压区长度较小,能在保证击穿电压不变的条件下大幅度减少器件的导通电阻。
附图说明
图1是传统高压LDMOS器件的结构示意图；
图2是本发明所述高压LDMOS器件的结构示意图；
图3是本发明所述高压LDMOS器件加工过程中在形成N阱和P阱后的结构示意图；
图4是本发明所述高压LDMOS器件加工过程中在形成栅极氧化层和多晶硅后的结构示意图。
具体实施方式
下面结合附图对本发明作进一步说明：
如图2所示，本发明所述基于BCD工艺的高压LDMOS器件，包括衬底，所述衬底为N型衬底N-substrate，N型衬底N-substrate上为P型埋层P-bury，P型埋层P-bury上为N型薄外延层，N阱N-well位于N型薄外延层的一侧，N阱N-well靠近多晶硅poly的一侧为被场氧化层oxide覆盖的P型轻掺杂顶层P-top，另一侧为N型注入层n+，N型注入层n+向上延伸至漏极drain，P阱P-well位于N型薄外延层的另一侧，P阱P-well的中上部为p型场区P-field，p型场区P-field上有短接N型注入层n+和短接P型注入层p+，短接N型注入层n+和短接P型注入层p+的连接处向上延伸至源极source，N阱N-well和P阱P-well的连接处有栅极氧化层gateoxide，栅极氧化层gateoxide上为多晶硅poly，多晶硅poly外接栅极gate。图2中还示出了硅的局部氧化层locos。
本发明所述基于BCD工艺的高压LDMOS器件采用的制造工艺，包括以下步骤：
（1）选择掺杂为磷的N型衬底N-substrate，厚度为0～1000um；
（2）进行硼注入以形成P型埋层P-bury，能量为0～1000kev，剂量为1e11～1e15/cm2；
（3）在P型埋层P-bury上进行外延生长得到N型薄外延层，厚度为0～30um；
（4）分别进行磷注入和硼注入，磷注入能量300kev、剂量4e12/cm2，硼注入能量100kev、剂量1e13/cm2，然后在1100度温度下进行氮气退火形成N阱N-well和P阱P-well，阱的深度能够和埋层穿通；形成N阱N-well和P阱P-well后的高压LDMOS器件如图3所示；
（5）进行硼注入，能量为100Kev，剂量为1e12/cm2，然后在1000度温度下进行氮气退火形成P型轻掺杂顶层P-top；
（6）采用两步离子注入形成p型场区P-field，第一离子注入能量为1～200kev，剂量为1e11～1e15/cm2，第二步离子注入为硼注入，能量为1～300kev，剂量为1e11～1e15/cm2；
（7）栅极氧化层gateoxide的生长；
（8）多晶硅poly淀积，采用LPCVD的方式，方块电阻范围为1～100ohm/square；形成栅极氧化层gateoxide和多晶硅poly后的高压LDMOS器件如图4所示；
（9）分别进行N型注入和P型注入，以形成源极、漏极的欧姆接触；
（10）淀积氧化层locos，作为层间介质；
（11）做源极/漏极的铝电极；
（12）钝化层淀积，膜层结构是PETEOS和PESIN；最后得到的高压LDMOS器件如图2所示。
如图1所示，传统高压LDMOS器件的衬底材料为p型衬底P-substrate，在p型衬底P-substrate上做p型埋层p-bury，并在p型衬底P-substrate上生长N型外延层N-epi，这种结构的LDMOS器件性能不高，在满足电压的前提下导通电阻较大。
Claims (1)
1.一种基于BCD工艺的高压LDMOS器件采用的制造工艺，所述基于BCD工艺的高压LDMOS器件包括衬底，所述衬底为N型衬底，N型衬底上为P型埋层，P型埋层上为N型薄外延层，N阱位于N型薄外延层的一侧，N阱靠近多晶硅的一侧为被场氧化层覆盖的P型轻掺杂顶层，另一侧为N型注入层，N型注入层向上延伸至漏极，P阱位于N型薄外延层的另一侧，P阱的中上部为p型场区，p型场区上有短接N型注入层和短接P型注入层，短接N型注入层和短接P型注入层的连接处向上延伸至源极，N阱和P阱的连接处有栅极氧化层，栅极氧化层上为多晶硅，多晶硅外接栅极；其特征在于：所述制造工艺包括以下步骤：
(1)选择掺杂为磷的N型衬底，厚度为0～1000um；
(2)进行硼注入以形成P型埋层，能量为0～1000kev，剂量为1e11～1e15/cm2；
(3)在P型埋层上进行外延生长得到N型薄外延层，厚度为0～30um；
(4)分别进行磷注入和硼注入，磷注入能量300kev、剂量4e12/cm2，硼注入能量100kev、剂量1e13/cm2，然后在1100度温度下进行氮气退火形成N阱和P阱，阱的深度能够和埋层穿通；
(5)进行硼注入，能量为100Kev，剂量为1e12/cm2，然后在1000度温度下进行氮气退火形成P型轻掺杂顶层；
(6)采用两步离子注入形成p型场区，第一离子注入能量为1～200kev，剂量为1e11～1e15/cm2，第二步离子注入为硼注入，能量为1～300kev，剂量为1e11～1e15/cm2；
(7)栅极氧化层生长；
(8)多晶硅淀积，采用LPCVD的方式，方块电阻范围为1～100ohm/square；
(9)分别进行N型注入和P型注入，以形成源极、漏极的欧姆接触；
(10)淀积氧化层，作为层间介质；
(11)做源极/漏极的铝电极；
(12)钝化层淀积，膜层结构是PETEOS和PESIN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410126232.1A CN103840008B (zh) | 2014-03-31 | 2014-03-31 | 基于bcd工艺的高压ldmos器件及制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410126232.1A CN103840008B (zh) | 2014-03-31 | 2014-03-31 | 基于bcd工艺的高压ldmos器件及制造工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103840008A CN103840008A (zh) | 2014-06-04 |
| CN103840008B true CN103840008B (zh) | 2016-06-08 |
Family
ID=50803324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410126232.1A Expired - Fee Related CN103840008B (zh) | 2014-03-31 | 2014-03-31 | 基于bcd工艺的高压ldmos器件及制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103840008B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10229993B2 (en) * | 2016-03-14 | 2019-03-12 | Maxin Integrated Products, Inc. | LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods |
| CN109524395B (zh) * | 2017-09-19 | 2020-09-11 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| TWI709196B (zh) * | 2018-12-21 | 2020-11-01 | 新唐科技股份有限公司 | 半導體裝置及其形成方法 |
| CN110518070B (zh) * | 2019-09-03 | 2022-11-15 | 深圳第三代半导体研究院 | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 |
| CN119653851B (zh) * | 2024-12-18 | 2025-11-18 | 中国电子科技集团公司第二十四研究所 | 一种bcd工艺器件及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
| CN102130164A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Ldmos的埋层 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791161B2 (en) * | 2005-08-25 | 2010-09-07 | Freescale Semiconductor, Inc. | Semiconductor devices employing poly-filled trenches |
-
2014
- 2014-03-31 CN CN201410126232.1A patent/CN103840008B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130164A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Ldmos的埋层 |
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103840008A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| CN101290936B (zh) | 半导体器件及其制造方法 | |
| CN102130168B (zh) | 隔离型ldnmos器件及其制造方法 | |
| CN103782386B (zh) | 具有集成栅极电阻器和二极管接法mosfet的功率mosfet | |
| CN101300679B (zh) | 制造半导体器件的方法 | |
| CN107425046B (zh) | 一种ldmos器件及其制作方法 | |
| US8575691B2 (en) | Lateral-diffusion metal-oxide semiconductor device | |
| US11444191B2 (en) | Integrated channel diode | |
| CN104485360B (zh) | 射频ldmos器件及其制造方法 | |
| US20140353749A1 (en) | Semiconductor power device and method of fabricating the same | |
| TW201349484A (zh) | 半導體裝置及其製造方法 | |
| CN103840008B (zh) | 基于bcd工艺的高压ldmos器件及制造工艺 | |
| CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
| CN106298935B (zh) | Ldmos器件及其制造方法 | |
| CN203351605U (zh) | 一种高压半导体器件 | |
| US20160172436A1 (en) | Semiconductor device, termination structure and method of forming the same | |
| US8796100B2 (en) | Methods of manufacturing lateral diffused MOS devices with layout controlled body curvature and related devices | |
| CN101488525A (zh) | P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 | |
| CN109994550A (zh) | 一种低压槽栅超结mos器件 | |
| CN103811402B (zh) | 一种超高压bcd工艺的隔离结构制作工艺方法 | |
| US20110108912A1 (en) | Methods for fabricating trench metal oxide semiconductor field effect transistors | |
| CN103811545A (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN103839998B (zh) | Ldmos器件及其制造方法 | |
| CN102487066B (zh) | 级联的高压结型场效应晶体管 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160608 Termination date: 20170331 |