CN103812446B - 倍频器与相关方法 - Google Patents

Abstract

一种倍频器与相关方法，倍频器包括一波形产生器与一截波器。波形产生器响应一输入信号据以产生一波形，截波器则在波形跨越多个参考位准的其中任一个时于一输出信号中引入转态，以使输出信号频率为输入信号频率的倍数。

Description

倍频器与相关方法

技术领域

本发明是关于一种倍频器与相关方法，且特别是关于一种可将一输入频率倍频为奇数倍、任意倍及/或可编程倍率的倍频器与相关方法。

背景技术

频率操控，包括频率/频率的产生与合成（synthesize）等等，是现代电子装置的关键重点。举例而言，顺序逻辑（sequential logic）电路，如处理器与控制器等，便需以频率来触发其正常运作；通讯、网络、广播及/或定位系统的发射器及/或接收器亦需要具有特定频率的信号以进行信号处理、调变及/或解调变等等。

倍频（乘频）技术对频率操控而言是十分有用的；倍频的目的是使一输出信号的频率成为一输入频率的倍数；亦即，使输出信号的频率等于输入频率乘以一个倍率。若输入频率可呈现于一同相相位（in-phase）信号与一正交相位（quadrature phase）信号，则一种习知的倍频技术可运用数字运算提供2或4/3的倍率；然而，此种习知技术无法提供任意数值的倍率，缺乏运用上的弹性。另一种习知技术可提供偶数倍率，但无法提供奇数倍率。

另一种习知技术是利用模拟混波（analog mixing）以实现倍频，但会产生许多不必要的谐波（harmonics）。低频谐波或互调（inter-modulation）是相当难以滤除的，且会在电路中形成突波干扰（spur）。高频谐波虽能用电感-电容槽（inductor-capacitor tank）或电阻-电容槽滤除，但会增加布局面积与成本。再者，电感-电容槽的输出频率为电感-电容共振频率，十分容易受到电感、电容值影响，且难以编程。

发明内容

为克服习知技术的缺点，本发明提出一种倍频器与相关方法，可提供任意值的倍率，包括奇数值。并且，倍频的倍率是可编程的，以优化运用的弹性。

本发明的目的之一是提供一倍频器，响应一输入频率的输入信号而提供一输出信号，其包括一波形产生器与一截波器；波形产生器用以响应输入信号以产生一波形，截波器则耦接波形产生器，每当该波形跨越多个参考位准中的每一参考位准时，截波器会于输出信号中引入转态（transition）。

一实施例中，波形产生器在输入信号为一第一逻辑位准时于该波形中形成一上升斜坡，并在输入信号为一第二逻辑位准时于该波形中形成一下降斜坡。

一实施例中，倍频器还包括多个比较器。各比较器耦接于波形产生器与截波器之间，用以对该波形与该些参考位准的其中之一进行比较，并据以提供一比较结果；截波器则依据这多个比较器的多个比较结果而于输出信号中引入转态。一实施例中，该些参考位准中的数个或全部为可编程的，截波器则可依据该些比较结果中的一可编程子集而于输出信号中引入转态。一实施例中，输入信号的周期为输出信号的周期乘以一倍率，且该些参考位准与该子集依据该倍率而被编程。一实施例中，倍频器还包括多个选择电路与一电压供应器，各选择电路耦接于该些比较器的其中之一，用以由多个候选参考位准中选出其中之一以作为该些参考位准的其中之一。电压供应器则用以为各选择电路提供该些候选参考位准。

一实施例中，倍频器还包括一转换器，用以周期性地分别将该波形的一取样值转换为一数字码；当相邻数字码跨越该些参考位准的其中之一时，截波器于输出信号中引入转态。

一实施例中，各参考位准为该波形的峰间振幅（peak-to-peak magnitude）的一分数（fraction）；举例而言，该些参考位准可均分（等分）该波形的峰间振幅。

本发明的目的之一是提供一种用于倍频的方法，可因应一输入信号而提供一输出信号，包含：响应输入信号而产生一波形；以及，每当该波形与多个参考位准的其中之一相交时，将输出信号反相。一实施例中，波形的产生包括：当输入信号为一第一逻辑位准时，于该波形中形成一上升斜坡，以及，当输入信号为一第二逻辑位准时，于该波形中形成一下降斜坡。

一实施例中，本发明方法还包括：以多个比较器的其中之一对该波形与该些参考位准的其中之一进行比较，并响应该些比较器的该些比较结果以将输出信号反相。

一实施例中，本发明方法还包括：决定一倍率，依据该倍率决定该些参考位准的数目，并且，依据该倍率设定该些参考位准的数值，以使输入信号的周期等于该倍率乘以该输出信号的周期。

一实施例中，各该参考位准依据该波形的峰间振幅除以该倍率之商的倍数而设定。一实施例中，本发明方法还包括：测量该波形的峰间振幅。

一实施例中，本发明方法还包括：以一转换器周期性地将该波形的一取样值转换为一数字码，以在相邻数字码相交于该些参考位准的其中之一时将输出信号反相。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1示意的是依据本发明一实施例的倍频器。

图2示意的是依据本发明一实施例的倍频器。

图3示意的是第2图倍频器的运作实施例。

图4示意的是依据本发明一实施例的倍频器。

图5示意的是依据本发明一实施例的倍频流程。

图6示意的是依据本发明一实施例的倍频器应用。

图7示意的是依据本发明一实施例而将一倍频器运用于一锁相回路。

具体实施方式

请参考图1，其所示意的是依据本发明一实施例的倍频器10。倍频器10接收一信号Fref作为一输入信号，提供一信号Fout作为一输出信号，并使信号Fout的频率（或频率速率，clock rate）是信号Fref的频率的倍数。在图1的例子中，倍频器10提供的倍率等于3，亦即，信号Fout的频率会是信号Fref的频率的3倍，或等效地，信号Fref的周期Tref会等于信号Fout的周期Tout乘以3。

倍频器10包括一波型产生器12、两比较器M[1]与M[2]，以及一截波器14。波形产生器12用以接收信号Fref以产生一波形Sw。举例而言，信号Fref可以是一个50％工作周期（duty cycle）的频率，周期性地在两逻辑位准H与L之间交替，波形产生器12则可包括一电荷泵（charge pump）CP与一电容Cv，于节点n0耦接电荷泵CP。电荷泵CP依据信号Fref而对电容Cv充电及放电，以在节点n0建立波形Sw。举例而言，当信号Fref为位准H时，电荷泵CP可对电容Cv充电，使波形产生器12于波形Sw中形成一上升斜坡；另一方面，当信号Fref为位准L时，电荷泵CP则使电容Cv放电，故波形产生器12会于波形Sw中形成下降斜坡。如此，波形Sw便呈现一锯齿波形，其周期等于信号Fref的周期Tref。

比较器M[1]与M[2]均耦接于波形产生器12与截波器14之间。比较器M[1]对波形Sw与一参考位准Vr[1]进行比较，据以提供一比较结果C[1]。类似地，比较器M[2]比较波形Sw与另一参考位准Vr[2]，并对应地提供一比较结果C[2]。一实施例中，参考位准Vr[1]与Vr[2]皆为波形Sw的峰间振幅A的分数。举例而言，参考位准Vr[1]与Vr[2]可以分别为(1/3)*A与(2/3)*A，两者均分峰间振幅A。

依据比较结果C[1]与C[2]，每当波形Sw跨越参考位准Vr[1]与Vr[2]中的任一个时点，截波器14便会在输出信号Fout中引入转态。举例而言，在时点t0，波形Sw与参考位准Vr[1]相交，比较器M[1]的比较结果C[1]就会在时点t0后反相；据此，截波器14便会使信号Fout由逻辑位准H转态为逻辑位准L。类似地，在时点t1，原本低于参考位准Vr[2]的波形Sw上升而超过参考位准Vr[2]，故比较器M[2]的比较结果C[2]会在时点t1后反相，而截波器14便会据此而使信号Fout由逻辑位准L转态至逻辑位准H。

如图1所示，因为参考位准Vr[1]与Vr[2]是被设定来等分线性上升斜坡与线性下降斜坡的峰间振幅A，故截波器14在信号Fout中引入的转态会将周期Tref均分为6等分，等效上就是3个周期Tout；如此，便可达成倍率为3的倍频。

由图1的例子可知，本发明倍频器可推广以提供任意倍率。如要提供一个数值N的倍率，倍频器可包括(N-1)个比较器M[1]至M[N-1]，各比较器M[n]比较波形Sw与参考位准Vr[n]，而参考位准Vr[n]则是依据n*(A/N)所设定，其中n＝1至(N-1)。如此，每当波形Sw与任一参考位准Vr[n]相交，截波器便可使信号Fout的位准转态，使信号Fout的周期Tout等于(1/N)*Tref。

请参考图2与图3，图2示意的是依据本发明一实施例的倍频器20，图3示意的则是倍频器20的运作实施例。倍频器20可在信号Fref与Fout间提供一可编程的倍频倍率，其包括一波形产生器22、比较器M[1]至M[Nx]、一截波器24、选择电路SL[1]至SL[Nx]，与一电压供应器26。类似于图1波形产生器12，波形产生器22响应信号Fref而提供一锯齿波形Sw，使波形Sw的周期等于信号Fref的周期Tref。

比较器M[1]至M[Nx]中的各比较器M[n]耦接于波形产生器22与截波器24之间，用以比较波形Sw与一关联的参考位准Vr[n]，并提供一比较结果C[n]。选择电路SL[1]至SL[Nx]中的各个选择电路SL[n]耦接于比较器M[n]，用以由多个候选参考位准Vc[n,1]至Vc[n,J[n]]中选出一个作为参考位准Vr[n]。如此，参考位准Vr[n]便是可编程的，因为其可被编程（选择）为候选参考位准V[n,1]至V[n,J[n]]中的任何一个。如图2所示，各选择电路SL[n]可包括开关S[n,1]至S[n,J[n]]，各开关S[n,j]可选择性地将一候选参考位准Vc[n,j]导通为参考位准Vr[n]。电压供应器26耦接于选择电路SL[1]至SL[Nx]，用以替各选择电路SL[n]提供候选参考位准Vc[n,1]至Vc[n,J[n]]。

当要提供一倍率参数N时，(N-1)个选择电路SL[n[1]]至SL[n[N-1]]分别提供参考位准Vr[n[1]]至Vr[n[N-1]]到关联的比较器M[n[1]]至M[n[N-1]]；针对波形Sw在极小位准Amin与极大位准Amax间的峰间振幅A（图3），这些参考位准Vr[n[1]]至Vr[n[N-1]]会均分此峰间振幅A；亦即，参考位准Vr[n[1]]至Vr[n[N-1]]中的任一参考位准Vr[n[i]]可以等于（Amin+i*(A/N)）。响应比较器M[n[1]]至M[n[N-1]]的比较结果C[n[1]]至C[n[N-1]]，每当波形Sw相交于参考位准Vr[n[1]]至Vr[n[N-1]]的其中任一时，截波器24便会使信号Fout转态，使信号Fref的周期Tref被均分为信号Fout中的N个周期Tout。亦即，信号Fout的周期Tout可被表示为Tout＝Tref/N。等效而言，信号Fout即等于信号Fref与比较结果C[n[1]]至C[n[N-1]]的互斥或运算结果，如图3所示。

举例而言，假设倍频器20包括有7个比较器M[1]至M[7]，以及关联的7个选择电路SL[1]至SL[7]。当倍频器20被编程来提供倍率参数为3时，选择电路SL[1]至SL[7]中的2个选择电路SL[n1]与SL[n2]会向比较器M[1]至M[7]中的两关联比较器M[n1]与M[n2]分别提供参考位准Vr[n1]＝(Amin+A/3)与Vr[n2]＝(Amin+2*A/3)；响应比较结果C[n1]与C[n2]，截波器24会在波形Sw跨越参考位准Vr[n1]与Vr[n2]的任一时使信号Fout转态，或等效地，依据Fref⊕C[n1]⊕C[n2]产生信号Fout。在产生信号Fout时，除了比较结果C[n1]与C[n2]之外，由于其它比较结果不需被参照，故这些比较结果可被截波器24忽略；以及/或者，除了比较器M[n1]与M[n2]的其它比较器可被失能（disable）或断电（powered down）状态。

若设有7个比较器与7个选择电路的倍频器20，当被编程来提供倍率参数为5使用，选择电路SL[1]至SL[7]中的4个选择电路SL[k1]、SL[k2]、SL[k3]与SL[k4]会受控（被编程）以分别提供参考位准Vr[k1]＝(Amin+A/5)、Vr[k2]＝(Amin+2*(A/5))、Vr[k3]＝(Amin+3*(A/5))与Vr[k4]＝(Amin+4*(A/5))给比较器M[1]至M[7]中的4个关联比较器M[k1]、M[k2]、M[k3]与M[k4]。依据比较器M[k1]、M[k2]、M[k3]与M[k4]的比较结果C[k1]、C[k2]、C[k3]与C[k4]，截波器24会在波形Sw跨越参考位准Vr[k1]、Vr[k2]、Vr[k3]与Vr[k4]时使信号Fout转态。等效地，截波器24即是依据（Fref⊕C[k1]⊕C[k2]⊕C[k3]⊕C[k4]）产生信号Fout。

换言之，当以倍频器20提供一可编程的倍率时，截波器24依据比较结果中的一个可编程子集产生信号Fout，例如倍率参数为3时的比较结果C[n1]与C[n2]，或是当倍率参数为5时所参照的比较结果C[k1]、C[k2]、C[k3]与C[k4]；可编程子集中的比较结果是依据适当选择的参考位准比对所得，而这些参考位准则是被编程来以倍率等分峰间振幅A，例如倍率参数为3时的参考位准(V[n1],V[n2])＝(Amin+A/3,Amin+2*A/3)，或是当倍率参数等于5时的参考位准(V[k1],V[k2],V[k3],V[k4])＝(Amin+A/5,Amin+2*A/5,Amin+3*A/5,Amin+4*A/5)。利用7个比较器与适当选择的参考位准，倍频器20可被编程来提供倍率数值2至8的倍率。电压供应器26可用电阻分压器实现。

请参考图4，其所示意的是依据本发明一实施例的倍频器30。倍频器30依据信号Fref提供一信号Fout，使信号Fout的频率（频率速率）为信号Fref的倍数。倍频器30包括一波形产生器32、一转换器33与一截波器34。类似于波形产生器12与22，波形产生器32依据信号Fref提供一锯齿波形Sw，使波形Sw的周期等于信号Fref的周期；在信号Fref的各个周期Tref中，波形Sw在半周期内由一极小值线性上升至一极大值，并在另一半周期内由该极大值线性下降回该极小值。

转换器33，例如一模拟至数字转换器，耦接于波形产生器32与截波器34之间，并在一频率CK的触发下周期性地在频率CK的每一周期中将波形Sw的一取样值转换为一数字码D，使截波器34可在相邻数字码跨越数个参考位准的其中之一时在信号Fout中引入转态，其中，该数个参考位准依据一倍率而均分波形Sw的峰间振幅。如此，信号Fout的频率就会等于该倍率乘以信号Fref的频率。对参考位准进行编程，倍频器30就可以提供可编程的倍频倍率。一实施例中，频率CK的频率速率大于信号Fref的频率。一实施例中，频率CK的频率速率亦大于信号Fout的频率。

请参考图5，其所示意的是依据本发明一实施例的流程100，其可用以依据一信号Fref提供一信号Fout，使信号Fout的频率等于一个倍率乘以信号Fref的频率。流程100的主要步骤可描述如下。

步骤102：依据信号Fref产生一波形Sw，例如图1与图3所示的锯齿波形Sw。一实施例中，步骤102是在信号Fref为一第一逻辑位准时于波形Sw中形成一上升斜坡，并在信号Fref为一第二逻辑值时于波形Sw中形成一下降斜坡。

步骤104：取得波形Sw的峰间振幅A；举例而言，峰间振幅A可以是设计者预先定义的，或是由内建自动测试或测量机制所量测而得的。

步骤106：决定倍率数值N后，依据倍率参数设定数个参考位准Vr[.]。举例而言，若欲设定倍率参数N，可准备(N-1)个参考位准，这(N-1)个参考位准的数值被设定成可将波形Sw的峰间振幅A均分为N份；换言之，可依据峰间振幅A除以倍率参数N的商的倍数，即n*(A/N)，来设定各参考位准Vr[n]，对n＝1至(N-1)。

步骤108：进行截波以提供信号Fout，也就是当波形Sw相交于任一参考位准时将信号Fout转态。一实施例中，步骤108是配合多个比较器来进行，各比较器将波形Sw与一参考位准相互比较以提供一比较结果，使信号Fout可依据诸比较器的诸比较结果而被转态。一实施例中，步骤108是配合一转换器而进行；转换器周期性地将波形Sw的各取样值转换为各数字码，每当相邻数字码相交于任一参考位准，就使信号Fout转态。

请参考图6，其所示意的是依据本发明一实施例的倍频器应用。本发明的一倍频器40可与一除频器42搭配运作。倍频器40可以是倍频器10（图1）、20（图2）或30（图4），其可将一信号Fref的频率（或频率速率）乘以倍率数值N，据以提供信号Fout。除频器42则将信号Fout的频率除以一除频比M，据以产生一信号Fo。因此，信号Fo的频率会等于信号Fref的频率乘以一合成比(N/M)。

一实施例中，信号Fref可由一锁相回路（未绘示）的振荡器提供，而信号Fo则用以产生一本地振荡信号（或载波信号），其可用于信号混波（mixing），如发射器中的信号调变或接受器中的信号解调。适当地设定倍率的数值N与除频比的数值M，合成比(N/M)可以是一非整数而非一整数；如此，本地振荡信号的谐波频率便不会与信号Fref的频率重迭，而本地振荡信号与振荡器信号Fref间的干扰（例如拉频，frequency pulling）就可被有效抑制。

请参考图7，其所示意的是依据本发明一实施例的一锁相回路60。锁相回路60包括一倍频器50、一相位/频率误差侦测器52、一电荷泵54、一振荡器56（如一压控振荡器）与一除频器58。倍频器50可用倍频器10（图1）、20（图2）或30（图4）实现，其可将一信号Fref的频率（频率速率）乘以倍率数值N，据以提供一信号Fout。误差侦测器52侦测信号Fout与Fb间的频率/相位差异，据以提供一信号SE。电荷泵54依据信号SE对一电容充放电以提供一信号SC。振荡器56则依据信号SC调整信号Fo的频率。除频器58将信号Fo的频率除以数值Nd的除频比以形成信号Fb。因此，当锁相回路60达成频率/相位锁定时，信号Fo的频率会等于一合成比(N*Nd)乘以信号Fref的频率。在维持合成比(N*Nd)不变的情形下，于锁相回路60中应用倍频器50提供额外的倍率N，便可将除频比Nd设定为一较小的数值；如此，锁相回路的频带内（in-band）噪声表现可得以改善，并可避免除频比Nd所导致的刺波问题。

再者，本发明倍频器可被单独运用，以由一低频输入信号产生一高频输出信号，而此高频输出信号便可用来当作频率，供应给任何需要频率的电路。

总结来说，相较于习知技术，本发明倍频技术可实现任意数值的倍频倍率，不限于偶数或少数几种特定数值，亦不需要高成本的组件来滤除混波倍频的谐波。再者，本发明倍频的倍率可以由软件、固件及/或硬件予以编程。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (15)

1.一种倍频器，用以响应输入信号而提供输出信号，包含：

波形产生器，用以响应该输入信号而产生波形；以及

截波器，耦接该波形产生器，用以在该波形跨越多个参考位准中的每一参考位准时，于该输出信号中引入多个转态，

其中，该波形产生器在该输入信号为第一逻辑位准时于该波形中形成上升斜坡，并在该输入信号为第二逻辑位准时于该波形中形成下降斜坡。

2.如权利要求1所述的倍频器，其特征在于，还包含：

多个比较器，每一该些比较器耦接于该波形产生器与该截波器之间，用以对该波形与该些参考位准的其中之一进行比较，并据以提供比较结果；该截波器依据该些比较器的该些比较结果而于该输出信号中引入该些转态。

3.如权利要求2所述的倍频器，其特征在于，该些参考位准是可编程的，且该截波器可依据该些比较结果中的可编程子集，而于该输出信号中引入该些转态。

4.如权利要求3所述的倍频器，其特征在于，该输入信号的周期为该输出信号的周期乘以倍率参数，且该些参考位准与该子集依据该倍率参数而被编程。

5.如权利要求2所述的倍频器，其特征在于，还包含：

多个选择电路，每一该些选择电路耦接于该些比较器的其中之一，用以由多个候选参考位准中选出其中之一作为该些参考位准的其中之一。

6.如权利要求5所述的倍频器，其特征在于，还包含：

电压供应器，用以为每一该些选择电路提供该些候选参考位准。

7.如权利要求1所述的倍频器，其特征在于，还包含：

转换器，用以周期性地分别将该波形的取样值转换为数字码，且该截波器当相邻的该数字码跨越该些参考位准的其中之一时于该输出信号中引入该些转态。

8.如权利要求1所述的倍频器，其特征在于，各该参考位准为该波形的峰间振幅的分数。

9.如权利要求1所述的倍频器，其特征在于，该些参考位准均分该波形的峰间振幅。

10.一种用以倍频的方法，用以响应输入信号而提供输出信号，包含：

响应该输入信号而产生波形；以及

每当该波形与多个参考位准的其中之一相交时，将该输出信号转态，

其中当产生该波形时，包含：

当该输入信号为第一逻辑位准时，于该波形中形成上升斜坡，以及，当该输入信号为第二逻辑位准时，于该波形中形成下降斜坡。

11.如权利要求10所述的方法，其特征在于，还包含：

以多个比较器的其中之一对该波形与该些参考位准的其中之一进行比较，并响应该些比较器的比较结果以将该输出信号转态。

12.如权利要求10所述的方法，其特征在于，还包含：

决定倍率参数；

依据该倍率参数决定该些参考位准的数目；以及

依据该倍率参数设定该些参考位准的数值，以使该输入信号的周期为该倍率参数乘以该输出信号的周期。

13.如权利要求12所述的方法，其特征在于，依据该波形的峰间振幅除以该倍率参数之商的倍数而设定各该参考位准。

14.如权利要求13所述的方法，其特征在于，还包含：

测量该波形的该峰间振幅。

15.如权利要求10所述的方法，其特征在于，还包含：

以转换器周期性地将该波形的取样值转换为数字码，以在相邻数字码相交于该些参考位准的其中之一时将该输出信号转态。