CN103811472A - 半导体封装件和制造半导体封装件的方法 - Google Patents

Abstract

公开了半导体封装件和制造半导体封装件的方法。半导体封装件包括具有芯片安装区域和外围区域的安装基板、安装在安装基板的芯片安装区域上的第一半导体芯片、安装在基板上用以覆盖至少一部分第一半导体芯片的第一模制部件、穿过至少一部分第一模制部件的多个第一导电连接部件、分别与设在安装基板的外围区域上的多个接地焊盘电连接的第一导电连接部件、以及覆盖第一半导体芯片并且包括与第一导电连接部件电连接的石墨层的电磁干扰屏蔽部件。

Description

半导体封装件和制造半导体封装件的方法

优先权声明

本申请要求于2012年11月5日在韩国知识产权局（KIPO）提交的韩国专利申请No.10-2012-0124398的优先权，其内容通过引用方式整体并入于此。

技术领域

根据本发明构思的原理的示例性实施例涉及半导体封装件和制造半导体封装件的方法。更具体地，根据本发明构思的原理的示例性实施例涉及包括半导体芯片的半导体封装件以及制造半导体封装件的方法。

背景技术

从半导体封装件发出的电磁波会在发射范围内产生噪声并对装置产生干扰，并且会使这些装置发生故障或产生错误。可以安装电磁干扰（EMI）屏蔽来防止所述干扰。然而，诸如使用覆盖电子装置的至少一个表面处的辐射板之类的传统屏蔽可能增加最终半导体封装件的厚度，以及降低或限制EMI屏蔽性能。

发明内容

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其包括：安装基板，其具有芯片安装区域和外围区域；第一半导体芯片，其安装在所述安装基板的芯片安装区域上；在所述安装基板上的第一模制部件，其覆盖至少一部分所述第一半导体芯片；多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；以及电磁干扰（EMI）屏蔽部件，其包括覆盖所述第一半导体芯片并且与所述第一导电连接部件电连接的石墨层。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述第一模制部件暴露所述第一半导体芯片的上表面。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件与所述第一半导体芯片的暴露的上表面电接触。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述第一半导体芯片通过多个凸块与所述安装基板电连接。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件与所述第一导电连接部件电接触。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述第一导电连接部件包括布置在所述接地焊盘上的焊球，并且所述焊球的端部通过所述第一模制部件暴露。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述第一导电连接部件包括导电材料，在所述第一模制部件中形成贯通孔以暴露所述接地焊盘，并且所述导电材料填充所述贯通孔。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件还包括：支撑所述石墨层的支撑层；以及所述石墨层上的导电粘合剂层。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件覆盖所述安装基板的外部侧表面的至少一部分。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其包括堆叠在所述第一半导体芯片上的第二半导体芯片，并且其中所述第二半导体芯片通过穿过所述第一半导体芯片的多个贯通电极与所述第一半导体芯片电连接。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其包括：再分配布线基板，其堆叠在所述第一模制部件上，并且与所述第一导电连接部件电连接；第二半导体芯片，其安装在所述再分配布线基板的芯片安装区域上；在所述再分配布线基板上的第二模制部件，其覆盖至少一部分所述第二半导体芯片；以及多个第二导电连接部件，其穿过至少一部分所述第二模制部件，所述第二导电连接部件分别与设置在所述再分配布线基板的外围区域上的多个接地焊盘电连接。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述第二模制部件暴露所述第二半导体芯片的上表面。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件与所述第二半导体芯片的暴露的上表面电接触。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件与所述第一导电连接部件电接触。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其包括：安装基板；第一半导体芯片，其安装在所述安装基板上；在所述安装基板上的第一模制部件，其暴露所述第一半导体芯片的上表面；以及电磁干扰（EMI）屏蔽部件，其包括所述第一模制部件上的覆盖所述第一半导体芯片的石墨层。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件与所述第一半导体芯片的暴露的上表面电接触。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件还包括：支撑所述石墨层的支撑层；以及所述石墨层上的导电粘合剂层。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其包括所述EMI屏蔽部件上的散热板。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其中所述EMI屏蔽部件还包括在所述石墨层的上表面和下表面上的第一粘合剂层和第二粘合剂层。

根据本发明构思的原理的示例性实施例包括一种半导体封装件，其包括穿过至少一部分所述第一模制部件的多个第一导电连接部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接，并且其中所述EMI屏蔽部件的所述石墨层与所述第一导电连接部件电连接。

根据本发明构思的原理的示例性实施例包括一种制造半导体封装件的方法，其包括步骤：制备具有芯片安装区域和外围区域的安装基板；在所述安装基板的芯片安装区域上布置第一半导体芯片；形成覆盖所述安装基板上的所述第一半导体芯片的至少一部分并且具有第一导电连接部件的第一模制部件，所述第一导电连接部件穿过至少一部分所述第一模制部件并且分别与在所述安装基板的外围区域上形成的多个接地焊盘电连接；以及布置包括石墨层的EMI屏蔽部件，以覆盖所述第一半导体芯片，所述EMI屏蔽部件与所述第一导电连接部件电连接。

根据本发明构思的原理的示例性实施例包括一种方法，其中形成所述第一模制部件的步骤包括：分别在所述安装基板的外围区域上形成的所述接地焊盘上布置焊球；以及形成所述第一模制部件，以覆盖所述安装基板上的所述第一半导体芯片的至少一部分并且暴露所述焊球的端部。

根据本发明构思的原理的示例性实施例包括一种方法，其中形成所述第一模制部件的步骤包括：形成第一初步模制部件以覆盖所述安装基板上的所述第一半导体芯片的至少一部分；在所述第一初步模制部件中形成贯通孔以暴露在所述安装基板的外围区域上形成的接地焊盘；以及用导电材料填充所述贯通孔。

根据本发明构思的原理的示例性实施例包括一种方法，其中所述第一模制部件被形成为暴露所述第一半导体芯片的上表面。

根据本发明构思的原理的示例性实施例包括一种方法，其中所述EMI屏蔽部件与所述第一半导体芯片的暴露的上表面接触。

根据本发明构思的原理的示例性实施例包括一种方法，其中在所述安装基板的芯片安装区域上布置所述第一半导体芯片的步骤包括使用多个凸块将所述第一半导体芯片与所述安装基板电连接。

根据本发明构思的原理的示例性实施例包括一种方法，其中形成所述EMI屏蔽部件的步骤包括形成所述EMI屏蔽部件以与所述第一导电连接部件电接触。

根据本发明构思的原理的示例性实施例包括一种方法，其中形成所述EMI屏蔽部件的步骤还包括：形成支撑所述石墨层的支撑层；以及形成所述石墨层上的导电粘合剂层。

根据本发明构思的原理的示例性实施例包括一种方法，其包括在所述第一半导体芯片上堆叠第二半导体芯片，并且其中所述第二半导体芯片通过穿过所述第一半导体芯片的多个贯通电极与所述第一半导体芯片电连接。

根据本发明构思的原理的示例性实施例包括一种方法，其包括：所述第一模制部件上堆叠再分配布线基板，以与所述第一导电连接部件电连接；在所述再分配布线基板的芯片安装区域上安装第二半导体芯片；以及在所述再分配布线基板上形成第二模制部件，以覆盖至少一部分所述第二半导体芯片，所述第二模制部件具有穿过至少一部分所述第二模制部件的多个第二导电连接部件，所述第二导电连接部件分别与设置在所述再分配布线基板的外围区域上的多个接地焊盘电连接。

根据本发明构思的原理的示例性实施例包括一种方法，其中所述第二模制部件被形成为暴露所述第二半导体芯片的上表面。

根据本发明构思的原理的示例性实施例包括一种方法，其中所述EMI屏蔽部件被形成为与所述第二半导体芯片的暴露的上表面接触。

根据本发明构思的原理的示例性实施例包括一种方法，其中所述EMI屏蔽部件被形成为与所述第二导电连接部件电接触。

根据本发明构思的原理的示例性实施例包括一种电子存储器，其包括：安装基板，其具有芯片安装区域和外围区域；第一半导体存储器芯片，其安装在所述安装基板的芯片安装区域上；所述安装基板上的第一模制部件，其覆盖一部分所述第一半导体存储器芯片，暴露所述第一半导体芯片的上表面；多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；第二半导体存储器芯片，其堆叠在所述第一半导体存储器芯片上，其中所述第二半导体存储器芯片通过穿过所述第一半导体存储器芯片的多个贯通电极与所述第一半导体存储器芯片电连接；以及电磁干扰（EMI）屏蔽部件，其包括覆盖所述第一半导体存储器芯片并与所述第一导电连接部件电连接的石墨层，并且与所述第一半导体存储器芯片的暴露的上表面接触。

根据本发明构思的原理的示例性实施例包括一种半导体存储器，其中所述第一半导体存储器芯片通过多个凸块与所述安装基板电连接。

根据本发明构思的原理的示例性实施例包括一种半导体存储器，其中所述EMI屏蔽部件与所述第一导电连接部件电接触。

根据本发明构思的原理的示例性实施例包括一种半导体存储器，其中所述第一导电连接部件包括布置在所述接地焊盘上的焊球，所述焊球的端部通过所述第一模制部件暴露。

根据本发明构思的原理的示例性实施例包括一种半导体存储器，其中所述第一导电连接部件包括导电材料，贯通孔形成在所述第一模制部件中以暴露所述接地焊盘，并且导电材料填充所述贯通孔。

根据本发明构思的原理的示例性实施例包括一种半导体存储器，其中所述EMI屏蔽部件包括：支撑所述石墨层的支撑层；以及所述石墨层上的导电粘合剂层，其中所述EMI屏蔽部件覆盖所述安装基板的外表面的至少一部分。

根据本发明构思的原理的示例性实施例包括一种半导体存储器，其包括：再分配布线基板，其堆叠在所述第一模制部件上，并且与所述第一导电连接部件电连接；第二半导体存储器芯片，其安装在所述再分配布线基板的芯片安装区域上；在所述再分配布线基板上的第二模制部件，其覆盖一部分所述第二半导体存储器芯片，并暴露所述第二半导体存储器芯片的上表面；以及多个第二导电连接部件，其穿过至少一部分所述第二模制部件，所述第二导电连接部件分别与设置在所述再分配基板的外围区域上的多个接地焊盘电连接。

根据本发明构思的原理的示例性实施例包括一种半导体存储器，其中所述EMI屏蔽部件与所述第二半导体芯片的暴露的上表面电接触。

根据本发明构思的原理的示例性实施例包括一种电子存储器系统，其包括半导体存储器，该半导体存储器包括：安装基板，其具有芯片安装区域和外围区域；第一半导体存储器芯片，其安装在所述安装基板的芯片安装区域上；所述安装基板上的第一模制部件，其覆盖一部分所述第一半导体存储器芯片，暴露其上表面；多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；第二半导体存储器芯片，其堆叠在所述第一半导体存储器芯片上，其中所述第二半导体存储器芯片通过穿过所述第一半导体存储器芯片的多个贯通电极与所述第一半导体存储器芯片电连接；以及电磁干扰（EMI）屏蔽部件，其包括覆盖所述第一半导体存储器芯片并与所述第一导电连接部件电连接的石墨层，并且与所述第一半导体存储器芯片的暴露的上表面接触。

根据本发明构思的原理的示例性实施例包括一种电子系统，该电子系统包括存储器系统，该存储器系统包括半导体存储器，该半导体存储器包括：安装基板，其具有芯片安装区域和外围区域；第一半导体存储器芯片，其安装在所述安装基板的芯片安装区域上；在所述安装基板上的第一模制部件，其覆盖一部分所述第一半导体存储器芯片，暴露其上表面；多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；第二半导体存储器芯片，其堆叠在所述第一半导体存储器芯片上，其中所述第二半导体存储器芯片通过多个穿过所述第一半导体存储器芯片的多个贯通电极与所述第一半导体存储器芯片电连接；以及电磁干扰（EMI）屏蔽部件，其包括覆盖所述第一半导体存储器芯片并与所述第一导电连接部件电连接的石墨层，并且与所述第一半导体存储器芯片的暴露的上表面接触。

根据本发明构思的原理的示例性实施例包括一种便携式电子装置，其包括半导体存储器，该半导体存储器包括：安装基板，其具有芯片安装区域和外围区域；第一半导体存储器芯片，其安装在所述安装基板的芯片安装区域上；在所述安装基板上的第一模制部件，其覆盖一部分所述第一半导体存储器芯片，暴露其上表面；多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；第二半导体存储器芯片，其堆叠在所述第一半导体存储器芯片上，其中所述第二半导体存储器芯片通过穿过所述第一半导体存储器芯片的多个贯通电极与所述第一半导体存储器芯片电连接；以及电磁干扰（EMI）屏蔽部件，其包括覆盖所述第一半导体存储器芯片并与所述第一导电连接部件电连接的石墨层，并且与所述第一半导体存储器芯片的暴露的上表面接触。

示例性实施例包括一种无线电子装置，其包括半导体存储器，该半导体存储器包括：安装基板，其具有芯片安装区域和外围区域；第一半导体存储器芯片，其安装在所述安装基板的芯片安装区域上；在所述安装基板上的第一模制部件，其覆盖一部分所述第一半导体存储器芯片，暴露其上表面；多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；第二半导体存储器芯片，其堆叠在所述第一半导体存储器芯片上，其中所述第二半导体存储器芯片通过穿过所述第一半导体存储器芯片的多个贯通电极与所述第一半导体存储器芯片电连接；以及电磁干扰（EMI）屏蔽部件，其包括覆盖所述第一半导体存储器芯片并与所述第一导电连接部件电连接的石墨层，并且与所述第一半导体存储器芯片的暴露的上表面接触。根据示例实施例，半导体封装件包括：安装基板，其具有芯片安装区域和外围区域；第一半导体芯片，其安装在所述安装基板的芯片安装区域上；在所述安装基板上的第一模制部件，其覆盖至少一部分所述第一半导体芯片；多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；以及电磁干扰（EMI）屏蔽部件，其覆盖所述第一半导体芯片并且包括与所述第一导电连接部件电连接的石墨层。

在示例实施例中，所述第一模制部件可以暴露所述第一半导体芯片的上表面。

在示例实施例中，所述EMI屏蔽部件可以与所述第一半导体芯片的暴露的上表面接触。

在示例实施例中，所述第一半导体芯片可以通过多个凸块与所述安装基板电连接。

在示例实施例中，所述EMI屏蔽部件可以与所述第一导电连接部件接触。

在示例实施例中，所述第一导电连接部件可以包括焊球，焊球可以布置在接地焊盘上，并且焊球的端部可以通过所述第一模制部件暴露。

在示例实施例中，所述第一导电连接部件可以包括导电材料，可以在所述第一模制部件中形成贯通孔以暴露所述接地焊盘，并且导电材料可以填充贯通孔。

在示例实施例中，所述EMI屏蔽部件还可以包括支撑所述石墨层的支撑层、以及所述石墨层上的导电粘合剂层。

在示例实施例中，所述EMI屏蔽部件可以覆盖所述安装基板的外表面的至少一部分。

在示例实施例中，所述半导体封装件还可以包括堆叠在所述第一半导体芯片上的第二半导体芯片，并且所述第二半导体芯片可以通过穿过所述第一半导体芯片的多个贯通电极与所述第一半导体芯片电连接。

在示例实施例中，半导体封装件还可以包括再分配布线基板，其堆叠在所述第一模制部件上并且与所述第一导电连接部件电连接；第二半导体芯片，其安装在所述再分配布线基板的芯片安装区域上；在所述在分配布线基板上的第二模制部件，其覆盖至少一部分所述第二半导体芯片；以及多个第二导电连接部件，其穿过至少一部分所述第二模制部件，所述第二导电连接部件分别与设置在所述再分配布线基板的外围区域上的多个接地焊盘电连接。

在示例实施例中，所述第二模制部件可以暴露所述第二半导体芯片的上表面。

在示例实施例中，所述EMI屏蔽部件可以与所述第二半导体芯片的暴露的上表面接触。

在示例实施例中，所述EMI屏蔽部件可以与所述第一导电连接部件接触。

根据示例性实施例，半导体封装件包括：安装基板；安装在所述安装基板上的第一半导体芯片；在所述安装基板上的第一模制部件，其暴露所述第一半导体芯片的上表面；以及电磁干扰（EMI）屏蔽部件，其在所述第一模制部件上并且包括覆盖所述第一半导体芯片的石墨层。

在示例实施例中，所述EMI屏蔽部件可以与所述第一半导体芯片的暴露的上表面接触。

在示例实施例中，所述EMI屏蔽部件还可以包括支撑所述石墨层的支撑层、以及在所述石墨层上的导电粘合剂层。

在示例实施例中，所述半导体封装件还可以包括所述EMI屏蔽部件上的散热板。

在示例实施例中，所述EMI屏蔽部件可以还包括在所述石墨层的上表面和下表面上的第一粘合剂层和第二粘合剂层。

在示例实施例中，所述半导体封装件还可以包括穿过至少一部分所述第一模制部件的多个第一导电连接部件，，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接，并且所述EMI屏蔽部件的石墨层可以与所述第一导电连接部件电连接。

根据示例实施例，在制造半导体封装件的方法中，制备具有芯片安装区域和外围区域的安装基板。在所述安装基板的芯片安装区域上布置第一半导体芯片。第一模制部件被形成为覆盖所述安装基板上的第一半导体芯片的至少一部分并且具有第一导电连接部件，所述第一导电连接部件穿过至少一部分所述第一模制部件并且分别与在所述安装基板的外围区域上形成的多个接地焊盘电连接。EMI屏蔽部件布置为覆盖所述第一半导体芯片，所述EMI屏蔽部件包括与所述第一导电连接部件电连接的石墨层。

在示例实施例中，形成所述第一模制部件的步骤可以包括分别在所述安装基板的外围区域上形成的接地焊盘上布置焊球，以及形成所述第一模制部件以覆盖所述安装基板上的第一半导体芯片的至少一部分并且暴露所述焊球的端部。

在示例实施例中，形成所述第一模制部件的步骤可以包括：形成第一初步模制部件以覆盖所述安装基板上的第一半导体芯片的至少一部分；在所述第一初步模制部件中形成贯通孔以暴露在所述安装基板的外围区域上形成的接地焊盘；以及用导电材料填充贯通孔。

在示例实施例中，所述第一模制部件可以被形成为暴露所述第一半导体芯片的上表面。

在示例实施例中，所述EMI屏蔽部件可以与所述第一半导体芯片的暴露的上表面接触。

在示例实施例中，在所述安装基板的芯片安装区域上布置所述第一半导体芯片的步骤可以包括通过多个凸块来电连接所述第一半导体芯片与所述安装基板。

在示例实施例中，所述EMI屏蔽部件可以与所述第一导电连接部件接触。

在示例实施例中，所述EMI屏蔽部件还可以包括支撑所述石墨层的支撑层，以及所述石墨层上的导电粘结剂层。

在示例实施例中，所述方法可以还包括在所述第一半导体芯片上堆叠第二半导体芯片，并且所述第二半导体芯片可以通过穿过所述第一半导体芯片的多个贯通电极与所述第一半导体芯片电连接。

在示例实施例中，所述方法可以还包括：在所述第一模制部件上堆叠再分配布线基板，从而与所述第一导电连接部件电连接；在所述再分配布线基板的芯片安装区域上安装第二半导体芯片；以及在所述再分配布线基板上形成第二模制部件，以覆盖至少一部分所述第二半导体芯片，所述第二半导体模制部件具有多个第二导电连接部件，该第二导电连接部件穿过至少一部分所述第二模制部件，所述第二导电连接部件分别与设置在所述再分配布线基板的外围区域上的多个接地焊盘电连接。

在示例实施例中，所述第二模制部件可以被形成为暴露所述第二半导体芯片的上表面。

在示例实施例中，所述EMI屏蔽部件可以与所述第二半导体芯片的暴露的上表面接触。

在示例实施例中，所述EMI屏蔽部件可以与所述第二导电连接部件接触。

根据示例实施例，半导体封装件可以包括覆盖半导体芯片并且具有石墨层的EMI屏蔽部件。接地焊盘可以布置在安装基板的上表面上的半导体芯片的周围。导电连接部件可以穿过模制部件，以将接地焊盘与EMI屏蔽部件的石墨层电连接。石墨层可以包括具有高热导率和优良的EMI屏蔽性能的石墨膜。

附图说明

根据以下结合附图1至图34的详细描述可以更加清楚地理解如本文中所述的表示非限制性的示例性实施例。

图1是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图2和图4至6是示出了根据本发明构思的原理的制造半导体封装件的示例性方法的截面图。

图3是图2的俯视图。

图7是示出了根据示例实施例的包括石墨层的EMI屏蔽部件的EMI屏蔽性能的曲线图。

图8是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图9至图12是示出了根据本发明构思的原理的制造半导体封装件的示例性方法的截面图。

图13是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图14是示出了图13中的半导体封装件的EMI屏蔽部件的俯视图。

图15是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图16是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图17至图19是示出了本发明构思的原理的制造半导体封装件的示例性方法的截面图。

图20是示出了根据本发明构思的原理的半导体封装件的截面图。

图21至图23是示出了根据本发明构思的原理的制造半导体封装件的示例性方法的截面图。

图24是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图25至图26是示出了根据本发明构思的原理的制造半导体封装件的示例性方法的截面图。

图27是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图28是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图29是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图30是示出了夹在图29中的第一封装件和第二封装件之间的EMI屏蔽部件的俯视图。

图31是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。

图32示出了另一实施例。

图33示出了又一实施例。

图34示出了再一实施例。

具体实施方式

在下文中将参照示出了示例性实施例的附图来更加全面地描述各种示例性实施例。然而，示例性实施例可以以很多不同的形式来实施，不应被理解为限制于本文所阐述的示例性实施例。相反，提供这些示例性实施例是为了使本公开透彻，并且对本领域技术人员表达示例性实施例的范围。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可能被夸大。

要理解的是，当元件或层被称为在另一元件或层“上”、与另一元件或层“连接”或“耦接”时，其可以是直接在其他元件或层上、与其他元件或层直接连接或耦接，或者可能有中间元件或层存在。相反，当元件或层被称为“直接”在另一元件或层“上”、“直接”与另一元件或层“连接”或“耦接”时，没有中间元件或层存在。全文中相似的标记指代相似的元件。如本文所使用的，术语“和/或”包括相关列举项目的一个或多个的任何以及所有组合。除非另有指明，否则术语“或”被用于包含的意义。

要理解的是，尽管术语第一、第二、第三等在本文中可以用于描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不偏离示例性实施例的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

为了便于描述，诸如“之下”、“下方”、“下部”和“之上”、“上部”等空间相对术语在本文中可以用于描述如附图中示出的一个元件或特征与另一元件或特征的关系。要理解的是，空间相对术语旨在涵盖除附图中描述的方位外的使用或操作的装置的不同方位。例如，若图中的装置被反转过来，被描述为在其他元件或特征“下方”或“之下”的元件则朝向其他元件或特征“之上”。因此，示例性术语“下方”可以同时涵盖上方和下方的方位。装置可以被另外定位（旋转90度或在其他方位处），相应地解释本文所使用的空间相对描述。

本文所使用的术语仅用于描述特定示例性实施例的目的，而不旨在限定示例性实施例。如本文所使用的，单数形式“一个”和“该”旨在包括复数形式，除非上下文清楚地另外指示。还要理解的是，当在本说明书中使用术语“包括”和/或“包含”时，指明存在所述特征、整体、步骤、操作、元件、和/或组件，但不排除一个或多个其他特征、整体、步骤、操作、元件、和/或其组合的存在或添加。

在本文中参照截面图示描述示例性实施例，该截面图示是理想示例性实施例（和中间结构）的示意性图示。这样，期望例如由于制造技术和/或公差导致的图示的形状的变化。由此，示例性实施例不应被理解为限制于本文所示的区域的特定形状，而应包括例如由于制造导致的形状的偏差。例如，示为矩形的注入区域在其边缘处通常具有圆形或曲线特征，和/或注入浓度的梯度，而不是从注入到非注入区域的二元变化。同样，通过注入形成的掩埋区可能引起在掩埋区和通过其发生注入的表面之间的区域中的一些注入。因此，图中示出的区域本质上为示意性的，它们的形状并非旨在限制示例性实施例的范围。

除非另外限定，本文中使用的所有术语（包括技术和科学术语）具有与示例性实施例所属领域的普通技术人员的通常理解相同的含义。还要了解的是，例如通用字典中限定的术语应被解释为具有与相关技术的上下文中的含义一致的含义，并且除非在本文中清楚地定义，否则不以理想化或过于正式的意义进行理解。

在下文中，将参照附图具体地解释根据本发明构思的原理的示例性实施例。

图1是示出了根据本发明构思的原理的示例性实施例的半导体封装件的截面图。半导体封装件100可以包括安装基板110、安装在安装基板110上的第一半导体芯片200、覆盖至少一部分第一半导体芯片200的第一模制部件300、穿过至少一部分第一模制部件300并且与第一半导体芯片200分离的第一导电连接部件220、以及覆盖第一半导体芯片200的电磁干扰（EMI）屏蔽部件400。

在根据本发明构思的原理的示例性实施例中，安装基板110可以具有彼此面对的上表面112和下表面114。例如，安装基板110可以是印刷电路板（PCB）。PCB可以是具有各种电路和过孔的多层电路板。

例如，安装基板110可以具有芯片安装区域和外围区域。可以在安装基板110的上表面112上安装第一半导体芯片200。第一半导体芯片200可以布置在安装基板110的芯片安装区域中。

可以在安装基板110的上表面112上形成用于与第一半导体芯片200电连接的第一接合焊盘122。第一接合焊盘122可以布置在安装基板110的芯片安装区域中。

可以在安装基板110的上表面112上形成用于与EMI屏蔽部件400连接的第一接地焊盘120。在根据本构思的原理的示例性实施例中，第一接地焊盘120可以布置在芯片安装区域周围的外围区域中。

可以在安装基板110的下表面114上形成用于与半导体芯片200电连接的外部连接焊盘130。

可以通过安装基板110的上表面112上的绝缘层图案116来暴露第一接合焊盘122和第一接地焊盘120，可以通过安装基板110的下表面114上的绝缘层图案118来暴露外部连接焊盘130。例如，绝缘层图案116和118可以包括氧化硅、氮化硅、或氮氧化硅。

第一接合焊盘122和第一接地焊盘120可以通过安装基板110的内部布线彼此电连接。

用于与外部装置电连接的外部连接部件140可以分别布置在安装基板110的各外部连接焊盘130上。例如，外部连接部件140可以包括焊球。

在根据本发明构思的原理的示例性实施例中，第一半导体芯片200可以安装在安装基板110上使得其有源表面面向安装基板110。例如，可以通过倒装芯片接合方法在安装基板110上安装第一半导体芯片200。第一半导体芯片200可以通过凸块210与安装基板110电连接。例如，凸块210可以是焊料凸块。

多个凸块210可以分别布置在多个第一接合焊盘122上，使得第一半导体芯片200可以通过凸块210粘附在安装基板110上。当将第一半导体芯片200粘附在安装基板110上时，可以在第一半导体芯片200与安装基板110之间底部填充（underfill）粘合剂，粘合剂可以包括环氧树脂材料以充实它们之间的间隙。

在示例实施例中，第一导电连接部件220可以分别布置在安装基板110的外围区域中的第一接地焊盘120上。例如，第一导电连接部件220可以包括焊球。

可以在安装基板110的上表面上形成第一模制部件300，以覆盖至少一部分第一半导体芯片200，由此保护第一半导体芯片200。

在根据本发明构思的原理的示例性实施例中，第一模制部件300可以形成为暴露第一半导体芯片200的上表面。例如，第一模制部件300可以形成为暴露第一导电连接部件220的端部。第一导电连接部件220的端部可以从第一模制部件300的上表面突起。第一半导体芯片200的侧表面可以被第一模制部件300覆盖。在根据本发明构思的原理的示例性中，第一模制部件300可以具有0.18mm或更小的厚度。

在根据本发明构思的原理的示例性实施例中，EMI屏蔽部件400可以布置在第一模制部件300上以覆盖第一半导体芯片200并且与通过第一模制部件300暴露的第一半导体芯片200的上表面接触。

在根据本发明构思的原理的示例性实施例中，EMI屏蔽部件400可以包括与第一导电连接部件220电连接的石墨层410、支撑石墨层410的支撑层430、以及石墨层410上的导电粘合剂层420。石墨层410可以包括具有高热导率和优良的EMI屏蔽性能的石墨带（graphite tape）。导电粘合剂层420可以包括导电环氧树脂粘合剂。支撑层430可以包括聚酰亚胺。EMI屏蔽部件400可以具有0.10mm或更小的厚度。在根据本发明构思的原理的示例性实施例中，石墨层410可以通过导电粘合剂层420粘附在第一模制部件300上，并且导电粘合剂层420可以与石墨层410接触以电连接石墨层410与第一导电连接部件220。

可替代地，EMI屏蔽部件400可以包括诸如铜层之类的金属层。金属层可以通过导电粘合剂层布置在第一模制部件上并且与第一导电连接部件220电连接。

各第一接地焊盘120可以通过内部布线分别与安装基板110的下表面114上的各外部连接焊盘130电连接。因此，EMI屏蔽部件400可以通过第一导电连接部件220与外部连接焊盘130上的外部连接部件140电连接。

在根据本发明构思的原理的示例性实施例中，半导体封装件100还可以包括EMI屏蔽部件400上的诸如散热片之类的散热板。例如，散热板可以通过导电粘合胶带粘附在EMI屏蔽部件400上。

在根据本发明构思的示例性实施例中，第一模制部件300可以设在安装基板110上以暴露第一半导体芯片200的上表面，并且包括石墨层410的EMI屏蔽部件400可以设在第一模制部件300上，与第一半导体芯片200的暴露的上表面接触。

第一接地焊盘120可以布置在远离第一半导体芯片200的安装基板110的外围区域中，第一导电连接部件220可以布置在第一接地焊盘120上并且穿过第一模制部件300以将第一接地焊盘120与EMI屏蔽部件400的石墨层410电连接。石墨层410可以具有高热导率和优良的EMI屏蔽性能。因此，在根据本发明构思的原理的示例性实施例中，可以在增强EMI屏蔽和散热的同时，减小半导体封装件100的厚度。

在下文中，将描述根据本发明构思的原理的制造例如图1所示的半导体封装件的示例性方法。

图2和图4至图6是示出了根据本发明构思的原理的制造半导体封装件的方法的截面图。图3是图2的俯视图。然而，用于制造图1所示的半导体封装件的示例性方法不限制于此。

参照图2和图3，在制备了具有芯片安装区域和外围区域的安装基板110后，可以在安装基板110上安装第一半导体芯片200。在根据本发明构思的原理的示例性实施例中，安装基板110可以是具有彼此面对的上表面112和下表面114的PCB。例如，PCB可以是具有各种电路和过孔的多层电路板。

安装基板110可以包括芯片安装区域和外围区域。第一半导体芯片200可以安装在安装基板110的上表面112上，并且可以布置在安装基板110的芯片安装区域中。

可以在安装基板110的上表面112上形成至少一个第一接地焊盘120和多个第一接合焊盘122。可以在安装基板110的下表面114上形成多个外部连接焊盘130。

在根据本发明构思的原理的示例性实施例中，多个第一接地焊盘120可以布置在外围区域，而多个第一接合焊盘122可以布置在芯片安装区域。

可以通过绝缘层图案116来暴露第一接地焊盘120和第一接合焊盘122，通过绝缘层图案118来暴露外部连接焊盘130。例如，绝缘层图案116和118可以包括氧化硅、氮化硅、或氮氧化硅。

第一接地焊盘120和第一接合焊盘122可以通过安装基板110的内部布线与安装基板110的下表面114上的外部连接焊盘130电连接。

在根据本发明构思的原理的示例性实施例中，例如可以通过倒装芯片接合方法在安装基板110上安装第一半导体芯片200。例如，第一半导体芯片200可以安装在安装基板110上使得第一半导体芯片200的有源表面面对安装基板110并且可以通过凸块210与安装基板110电连接。例如，凸块210可以是焊料凸块210。

多个凸块210可以分别布置在多个第一接合焊盘122上，使得第一半导体芯片200和安装基板110可以通过凸块200彼此粘附。当第一半导体芯片200粘附在安装基板110上时，可以在第一半导体芯片200与安装基板110之间底部填充粘合剂。粘合剂可以包括环氧树脂材料，以充实它们之间的间隙。

参照图4和图5，可以在安装基板110上形成第一模制部件300，在第一模制部件300中形成有第一导电连接部件220。

在根据本发明构思的原理的示例性实施例中，第一导电连接部件220可以分别布置在安装基板110的外围区域中的第一接地焊盘120上。例如，第一导电连接部件220可以包括焊球。

第一模制部件300可以形成为覆盖安装基板110的上表面112上的第一半导体芯片200的至少一部分。第一模制部件300可以形成为暴露第一半导体芯片200的上表面200a。第一半导体芯片200的侧表面可以被第一模制部件300覆盖。例如，第一模制部件300可以包括环氧塑封料（EMC）。

第一模制部件300可以被形成为暴露第一导电连接部件220的端部。因此，第一导电连接部件220的端部可以通过第一模制部件300暴露。在根据本发明构思的原理的示例性实施例中，第一模制部件300可以具有0.18mm或更小的厚度。

参照图6，EMI屏蔽部件400可以被形成为覆盖第一半导体芯片200。在根据本发明构思的原理的示例性实施例中，可以在第一模制部件300上形成EMI屏蔽部件400，以覆盖第一半导体芯片200。EMI屏蔽部件400可以包括与第一导电连接部件220电连接的石墨层410、支撑石墨层410的支撑层430以及支撑层410上的导电粘合剂层420。例如，石墨层410可以包括可以呈现出高热导率和散热性以及良好的EMI屏蔽性能的石墨带。例如，导电粘合剂层420可以包括导电环氧树脂粘合剂，支撑层430可以包括聚酰亚胺。在根据本发明构思的原理的示例性实施例中，EMI屏蔽部件400可以具有0.10mm或更小的厚度。

石墨层410可以通过导电粘合剂层420粘附在第一模制部件300上。导电粘合剂层420可以与石墨层410接触，以电连接石墨层410和第一导电连接部件220。

第一接地焊盘120可以通过内部布线与安装基板110的下表面114上的外部连接焊盘130电连接。因此，EMI屏蔽部件400可以通过第一导电连接部件220与外部连接焊盘130电连接。

可以在安装基板110的下表面114上的外部连接焊盘130上形成可以包括焊球的外部连接部件140，以完成半导体封装件100。

图7是示出了根据本发明构思的原理的包括石墨层的EMI屏蔽部件的示例性实施例的EMI屏蔽性能的曲线图。图7表示采用石墨带的示例性实施例的EMI屏蔽性能与频率的关系曲线。曲线A代表电屏蔽性能而曲线B代表磁屏蔽性能。EMI屏蔽性能可以通过-20log(Vs/Vo)(dB)来表达。大于60dB的屏蔽性能范围被认为是高水平的保护。

如图7所示，在根据本发明构思的原理的示例性实施例中，EMI屏蔽测试所测量的石墨带的磁屏蔽性能随着频率的增加而增加，而测量的石墨带的电屏蔽性能随着频率的改变而保持恒定。

图8是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。除第一导电连接部件外，该半导体封装件可以基本上与图1的半导体封装件相同或类似，为了清楚和简洁起见，这里将省略相似元件的详细描述。

参照图8，半导体封装件101可以包括安装基板110、安装在安装基板110上的第一半导体芯片200、覆盖至少一部分第一半导体芯片200的第一模制部件300、穿过至少一部分第一模制部件300以从第一模制部件300突起并且设在至少一个第一接地焊盘120上的至少一个第一导电连接部件222、以及覆盖第一半导体芯片200并且与第一导电连接部件222电连接的EMI屏蔽部件400。

例如，用于与EMI屏蔽部件400电连接的第一接地焊盘120可以形成在安装基板110的上表面112上，并且可以布置在安装基板110的芯片安装区域外部的外围区域中。

用于与第一半导体芯片200电连接的第一接合焊盘122可以形成在安装基板110的上表面112上，并且可以布置在安装基板110的芯片安装区域中。

根据本发明构思的原理，可以通过倒装芯片接合方法在安装基板110上安装第一半导体芯片200。第一半导体芯片200可以通过凸块210与安装基板110电连接。尽管未在图中示出，然而可以在第一半导体芯片200与安装基板110之间底部填充粘合剂。

可以在安装基板110的上表面112上形成第一模制部件300以覆盖至少一部分第一半导体芯片200并且保护第一半导体芯片200。例如，第一模制部件300可以被形成为暴露第一半导体芯片200的上表面。

在本示例性实施例中，第一模制部件300可以包括贯通孔，其分别暴露安装基板110的外围区域中的各第一接地焊盘120。各贯通孔可以分别被第一导电连接部件222填充，第一导电连接部件222可以包括导电材料，例如其可以包括焊膏、银或环氧树脂。

第一导电连接部件222可以填充第一模制部件300中的贯通孔，以从第一模制部件300突起。EMI屏蔽部件400可以设在第一模制部件300上，与第一导电部件222接触，使得EMI屏蔽部件400可以与第一导电连接部件222电连接。EMI屏蔽部件400可以与第一半导体芯片200的暴露的上表面接触。

因此，EMI屏蔽部件400的石墨层410可以通过第一导电连接部件222与第一接地焊盘120电连接。石墨层410可以呈现出高热导率和散热性，以及良好的EMI屏蔽性。在根据本发明构思的原理的示例性实施例中，可以在增强EMI屏蔽性和散热性的同时减小半导体封装件101的厚度。

在下文中，将解释根据本发明构思的原理的制造诸如图8中的半导体封装件的示例性方法。为了该目的，图9至图12是示出了根据本发明构思的原理的制造半导体封装件的方法的示例性实施例的截面图。该示例性方法可以用于制造图8所示的半导体封装件，然而，其应用不限制于此。该方法可以包括基本上与参照图2至图6所述的处理相同或类似的处理。因此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重复相似元件的详细描述。

参照图9，可以进行与参照图2至图4所示的处理相同或类似的处理，以在安装基板110上安装第一半导体芯片200。

可以在安装基板110的上表面112上形成至少一个第一接地焊盘120和多个第一接合焊盘122。可以在安装基板110的下表面114上形成多个外部连接焊盘130。第一接地焊盘120可以布置在安装基板110的外围区域中。第一接合焊盘122可以布置在安装基板110的芯片安装区域中。

第一半导体芯片200可以粘附在安装基板110的芯片安装区域上。第一半导体芯片200可以通过凸块210与安装基板110电连接。尽管在图中未示出，然而，当第一半导体芯片200粘附在安装基板110上时，可以在第一半导体芯片200与安装基板110之间底部填充粘合剂。

可以在安装基板110的上表面112上形成第一初步模制部件300a以覆盖至少一部分第一半导体芯片200。第一初步模制部件300a可以被形成为暴露第一半导体芯片200的上表面200a。第一初步模制部件300a可以形成在安装基板110的外围区域中，以覆盖第一接地焊盘120。

参照图10和图11，可以在安装基板110上形成第一模制部件300。例如，第一模制部件300可以包括多个第一导电连接部件222，该第一导电连接部件222与安装基板110的外围区域中的第一接地焊盘120电连接。

可以部分地去除第一初步模制部件300a以形成贯通孔302，该贯通孔302分别使安装基板110的外围区域中的第一接地焊盘120暴露。例如，可以通过激光打孔工艺来形成贯通孔302。因此，可以在安装基板110上形成具有贯通孔302的第一模制部件300。

可以用导电材料填充第一模制部件300的贯通孔302，以形成分别与第一接地焊盘120接触的第一导电连接部件222。例如，导电材料可以包括焊膏、银或环氧树脂。例如，第一导电连接部件222可以被形成为从第一模制部件300突起预定的距离。

参照图12，EMI屏蔽部件400可以被形成为覆盖第一半导体芯片200。EMI屏蔽部件400可以布置在第一模制部件300上以覆盖第一半导体芯片200。EMI屏蔽部件400可以包括与第一导电连接部件222电连接的石墨层410、支撑石墨层410的支撑层430、以及石墨层410上的导电粘合剂层420。

第一接地焊盘120可以通过内部布线与安装基板110的下表面114上的外部连接焊盘130电连接。EMI屏蔽部件400可以通过第一导电连接部件222与外部连接焊盘130电连接。

例如，可以在安装基板110的下表面114上的外部连接焊盘130上形成诸如焊球之类的外部连接部件，以完成图8中的半导体封装件101。

图13是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。图14是示出了图13中的半导体封装件的EMI屏蔽部件的俯视图。除EMI屏蔽部件外，半导体封装件可以基本上与图1的半导体封装件相同或类似。因此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再描述相似元件的具体描述。

参照图13和图14，根据本发明构思的原理的半导体封装件102可以包括安装基板110、安装基板110上的第一半导体芯片200、覆盖至少一部分第一半导体芯片200的第一模制部件300、在安装基板110的外围区域中穿过至少一部分第一模制部件300的第一导电连接部件220、以及覆盖第一半导体芯片200的EMI屏蔽部件400。

在本示例性实施例中，EMI屏蔽部件400可以覆盖安装基板110的外部侧表面的至少一部分。如图14所示，EMI屏蔽部件400可以包括第一屏蔽部分400a和第二屏蔽部分400b。

第一屏蔽部分400a可以具有与安装基板110的上表面112对应的形状，以覆盖安装基板110的上表面112。第二屏蔽部分400b可以从第一屏蔽部件400a延伸，以覆盖安装基板110的外部侧表面。

根据本发明构思的原理，当第一屏蔽部分400a粘附在第一模制部件300上以覆盖第一半导体芯片200时，第二屏蔽部分400b可以弯曲并粘附在第一模制部件300的外部侧表面上，使得EMI屏蔽部件400可以粘附至安装基板110的外表面。

图15是示出了根据本发明构思的原理的半导体封装件103的示例性实施例的截面图。除EMI屏蔽部件外，半导体封装件103可以基本上与图1的半导体封装件相同或类似。因此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重复相似元件的具体描述。根据本发明构思的原理的半导体封装件103可以包括安装基板110、安装基板110上的第一半导体芯片200、覆盖至少一部分第一半导体芯片200的第一模制部件300、在安装基板110的外围区域中穿过至少一部分第一模制部件300的第一导电连接部件220、以及覆盖第一半导体芯片200的EMI屏蔽部件400。EMI屏蔽部件400可以包括石墨层410、支撑石墨层410的支撑层430、以及石墨层410上的粘合剂层420。

在本实施例中，第一导电连接部件220可以被形成为从第一模制部件300突起，例如，使第一导电连接部件220的端部从第一模制部件300突起预定的距离。

石墨层410可以通过粘合剂层420粘附在第一模制部件300上，该粘合剂层420可以包括非导电粘合剂。石墨层410的各部分可以通过与各第一导电连接部件220的部分对应的粘合剂层420而暴露。因此，第一导电连接部件220可以与石墨层410的暴露部分接触。

图16是示出了根据本发明构思的原理的半导体封装件104的示例性实施例的截面图。除附加堆叠的半导体芯片外，半导体封装件104可以基本上与图1的半导体封装件相同或类似。因此，相似的参考标记指代相似的元件，为了描述的清楚和简洁，在本文中将不再重复那些元件的具体描述。半导体封装件104可以包括具有第一半导体芯片200的第一封装件和在第一封装件上的具有第二半导体芯片250的第二封装件。

第一封装件可以包括安装基板110、安装在安装基板110上的第一半导体芯片200、覆盖至少一部分第一半导体芯片200的第一模制部件300、以及在第一半导体芯片200周围穿过至少一部分第一模制部件300的第一导电连接部件220。第二封装件可以包括堆叠在第一模制部件300上的再分配布线基板150、安装在再分配布线基板150上的第二半导体芯片250、覆盖至少一部分第二半导体芯片250的第二模制部件350、穿过至少一部分第二模制部件350的第二导电连接部件224、以及覆盖第一半导体芯片200和第二半导体芯片250的EMI屏蔽部件400。

再分配布线基板150可以具有彼此面对的上表面和下表面。例如，再分配布线基板150可以是具有各种电路和过孔并且具有芯片安装区域和外围区域的多层电路板。可以在再分配布线基板150的芯片安装区域上安装第二半导体芯片250。例如，可以在再分配布线基板150上安装至少一个第二半导体芯片250。

可以在再分配布线基板150的上表面上形成用于与EMI屏蔽部件400电连接的第二接地焊盘160。在根据本发明构思的原理的示例性实施例中，第二接地焊盘160可以布置在再分配布线基板150的芯片安装区域外部的外围区域中。

可以在再分配布线基板150的上表面上形成用于与第二半导体芯片250电连接的第二接合焊盘162。例如，第二接合焊盘162可以布置在芯片安装区域。

可以在再分配布线基板150的下表面上形成用于与第一导电连接部件220电连接的再分配布线连接焊盘170。

在根据本发明构思的原理的示例性实施例中，可以通过再分配布线基板150上的绝缘层图案来暴露多个第二接合焊盘162和多个第二接地焊盘160。例如，绝缘层图案可以包括氧化硅、氮化硅、或氮氧化硅。

第二接合焊盘162和第二接地焊盘160可以通过再分配布线基板150的内部布线与再分配布线连接焊盘170电连接。

可以在再分配布线基板150上安装第二半导体芯片250，使得第二半导体芯片250的有源表面面对再分配布线基板150。例如，第二半导体芯片250可以通过凸块260与再分配布线基板150电连接。

第一导电连接部件220可以布置在安装基板110的外围区域中的第一接地焊盘120上，在示例性实施例中，第一导电连接部件220可以是焊球。第一导电连接部件220可以从第一模制部件300突起，例如使第一导电连接部件220的端部突起预定的距离。

其上堆叠有第二半导体芯片250的再分配布线基板150可以通过第一导电连接部件220堆叠在第一模制部件300上。第一导电连接部件220的突出的端部可以分别与再分配布线基板150的下表面上的再分配布线连接焊盘170电连接。尽管在图中没有示出，然而再分配布线基板150可以通过粘合剂层粘附在第一模制部件300的上表面上和/或第一半导体芯片的上表面上。因此，再分配布线基板150可以与第一导电连接部件220电连接。

第二导电连接部件224可以分别布置在再分配布线基板150的外围区域中的第二接地焊盘160上，并且例如可以包括焊球。

可以在再分配布线基板150的上表面上形成第二模制部件350以覆盖至少一部分第二半导体芯片250并且保护第二半导体芯片250。

第二模制部件350可以被形成为暴露第二半导体芯片250的上表面和第二导电连接部件224的端部。也就是说，第二导电连接部件224的端部可以通过第二模制部件350暴露。第二半导体芯片250的侧表面可以被第二模制部件350覆盖。

根据本发明构思的原理，EMI屏蔽部件400可以布置在第二模制部件350之上以覆盖第一半导体芯片200和第二半导体芯片250，并且可以与第二半导体芯片250的暴露的上表面接触。

例如，EMI屏蔽部件400可以包括与第二导电连接部件224电连接的石墨层410、支撑石墨层410的支撑层430、和石墨层410上的导电粘合剂层420。石墨层410可以包括石墨带，其特征为高热导率和/或高散热性以及良好的EMI屏蔽性。导电粘合剂层420可以包括导电环氧树脂粘合剂，支撑层430可以包括聚酰亚胺。

例如，石墨层410可以通过导电粘合剂层420粘附在第二模制部件350上，导电粘合剂层420可以与第二导电连接部件224接触，以电连接石墨层410和第二导电连接部件224。因此，EMI屏蔽部件400可以分别通过第一导电连接部件220和第二导电连接部件224与安装基板110的外部连接焊盘130上的外部连接部件140电连接。

在本示例性实施例中，半导体封装件104可以是系统级封装件（SIP）。第一半导体芯片200可以是包括逻辑电路的逻辑芯片，第二半导体芯片250可以是包括存储器电路的存储器芯片。例如，存储器电路可以包括用于存储数据的存储器单元区域和/或用于操作存储器芯片的存储器逻辑区域。

例如，第一半导体芯片200可以包括具有功能电路的电路部分，功能电路可以包括晶体管或诸如电阻器和电容器之类的无源器件。例如，功能电路可以包括存储器控制电路、外部输入/输出电路、微输入/输出电路和/或另外的功能电路。存储器控制电路可以提供用于操作第二半导体芯片250的数据信号和/存储器控制信号。例如，存储器控制信号可以包括地址信号、命令信号、或时钟信号。

在本示例性实施例中，可以在安装基板110的上表面上形成数据信号连接焊盘和控制信号连接焊盘。数据信号连接焊盘和控制信号连接焊盘可以与第一接地焊盘120一起布置在外围区域上。

另外，导电连接部件可以布置在数据信号连接焊盘和控制信号连接焊盘上。例如，类似于第一导电连接部件220，导电连接部件可以是焊球。

例如，数据信号连接焊盘和控制信号连接焊盘上的导电连接部件可以从第一模制部件300突起，并且突起的端部可以分别与再分配布线基板150的下表面上的再分配布线连接焊盘170接触，并且可以与再分配布线基板150电连接。如此，数据信号连接焊盘和控制信号连接焊盘上的导电连接部件可以被用作传输操作第二半导体芯片250所需的信号或电力的电路径。例如，该信号可以包括数据信号或控制信号，电力可以包括电源电压（VDD）和接地电压（VSS）。

在本示例性实施例中，数据信号和/或控制信号可以从第一半导体芯片200的存储器控制电路发送至第二半导体芯片250。电源电压（VDD）和/或接地电压（VSS）可以通过安装基板110供应至第二半导体芯片250。

在下文中，将解释根据本发明构思的原理的制造例如与图16有关的讨论所描述的半导体封装件的示例性方法。

图17至图19是示出了根据本发明构思的原理的制造半导体封装件的示例性方法的截面图。例如，该方法可以用于制造诸如图16所示的封装件104之类的半导体封装件，然而，该方法不限制于此。该方法可以与参照图2至6解释的处理基本上相同或类似。由此，相似的参考标记指代相似的元件，为了描述的简洁和清楚，在本文中不再重复那些元件的详细描述。

参照图17，可以执行与参照图2、图4和图5解释的处理相同或类似的处理，使得可以在安装基板110上安装第一半导体芯片200，并且第一模制部件300可以被形成为覆盖至少一部分第一半导体芯片200。

可以在安装基板110的上表面112上形成多个第一接地焊盘120和多个第一接合焊盘122。可以在安装基板110的下表面上形成多个外部连接焊盘130。例如，第一接地焊盘120可以布置在安装基板110的外围区域中，第一接合焊盘122可以布置在安装基板110的芯片安装区域中。可以在安装基板110的上表面112上形成数据信号连接焊盘和控制信号连接焊盘。例如，数据信号连接焊盘和控制信号连接焊盘可以与第一接地焊盘120一起布置在安装基板110的外围区域中。

第一半导体芯片200可以安装在安装基板110的芯片安装区域上，并且可以通过凸块210与安装基板110电连接。尽管在图中未示出，然而当第一半导体芯片200粘附在安装基板110上时，可以在第一半导体芯片200与安装基板110之间底部填充粘合剂。

例如，第一导电连接部件220可以布置在外围区域中的第一接地焊盘120上并且可以是焊球。第一导电连接部件220可以从第一模制部件300突起，使第一导电连接部件220的端部从第一模制部件300突起预定的距离。

在根据本发明构思的原理的示例性实施例中，导电连接部件可以布置在数据信号连接焊盘和控制信号连接焊盘上。该导电连接部件可以是焊球，与第一导电连接部件220一样。例如，数据信号连接焊盘和控制信号连接焊盘上的导电连接部件可以从第一模制部件300突起。

参照图18，再分配布线基板150可以堆叠在第一模制部件300上，以与第一导电连接部件220电连接。可以在再分配布线基板150的上表面的外围区域中布置第二接地焊盘160。可以在再分配布线基板150的上表面的芯片安装区域中布置第二接合焊盘162。再分配布线连接焊盘170可以形成在再分配布线基板150的下表面上，以与第一导电连接部件220电连接。

可以在再分配布线基板150上安装第二半导体芯片250，使得其有源表面面对再分配布线基板150。例如，第二半导体芯片250可以通过凸块260与再分配布线基板150电连接。

例如，第二导电连接部件224可以布置在再分配布线基板150的外围区域中的第二接地焊盘160上，并且可以是焊球。

第二模制部件350可以形成在再分配布线基板150上，以覆盖至少一部分第二半导体芯片250。第二模制部件350可以被形成为暴露第二导电连接部件224的端部。第二导电连接部件的端部可以通过第二模制部件350暴露。

如图18所示，其上安装有第二半导体芯片250的再分配布线基板150可以通过第一导电连接部件220堆叠在第一模制部件300上。第一导电连接部件220的突出的端部可以与再分配布线基板150的下表面上的再分配布线连接焊盘170接触，并且与再分配布线基板150电连接。尽管在图中未示出，然而再分配布线基板可以粘附在第一模制部件300和/或第一半导体芯片200的上表面上。也就是说，在根据本发明构思的原理的示例性实施例中，从第一模制部件300突起的第一导电连接部件220的端部可以与再分配布线基板150的下表面上的再分配布线连接焊盘170接触，并且与再分配布线基板150电连接。

例如，数据信号连接焊盘和控制信号连接焊盘上的导电连接部件可以与再分配布线基板150的下表面上的再分配布线连接焊盘接触，并且与再分配布线基板150电连接。

参照图19，在根据本发明构思的原理的示例性实施例中，EMI屏蔽部件400可以被形成为覆盖第一半导体芯片200和第二半导体芯片250。EMI屏蔽部件400可以布置在第二模制部件350上并且可以包括与第二导电连接部件224电连接的石墨层410、支撑石墨层410的支撑层430、和石墨层410上的导电粘合剂层420。

石墨层410可以通过导电粘合剂层420粘附至第二模制部件350。导电粘合剂层420可以与第二导电连接部件224接触，以电连接石墨层410和第二导电连接部件224。

可以在安装基板110的下表面114上的外部连接焊盘130上形成外部连接部件（未示出），从而完成半导体封装件104。因此，EMI屏蔽部件400可以通过第一导电连接部件220和第二导电连接部件224与外部连接焊盘130上的外部连接部件（未示出）电连接。

图20是示出了根据本发明构思的原理的半导体封装件105的示例性实施例的截面图。除堆叠的半导体芯片的结构外，半导体封装件105可以与图8的半导体封装件基本上相同或类似。由此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重复那些元件的详细描述。

参照图20，半导体封装件105可以包括安装基板110、安装基板110上的第一半导体芯片202、堆叠在第一半导体芯片202上的第三半导体芯片252、覆盖第一半导体芯片202和第三半导体芯片252的至少一部分的第一模制部件300、穿过至少一部分第一模制部件300并且设在安装基板110的外围区域中的多个第一接地焊盘120上的多个第一导电连接部件222、以及覆盖第一半导体芯片202和第三半导体芯片252并且与第一导电连接部件222电连接的EMI屏蔽部件400。

第三半导体芯片252可以堆叠在第一半导体芯片202上并且可以通过多个凸块212与第一半导体芯片202电连接。第一半导体芯片202可以包括穿过第一半导体芯片202的插塞204。称为硅通孔（TSV）的贯通电极可以用作插塞204。

凸块212可以布置在第一半导体芯片202的贯通电极的端部上，从而电连接第一半导体芯片202和第三半导体芯片252。由此，第三半导体芯片252可以通过穿过第一半导体芯片202的多个贯通电极与第一半导体芯片202电连接。

第一模制部件300可以形成在安装基板110的上表面上，以覆盖第一半导体芯片202和第三半导体芯片252的一部分。第一模制部件300可以被形成为暴露第三半导体芯片252的上表面。

第一模制部件300可以具有贯通孔，其暴露安装基板110的外围区域中的第一接地焊盘120。可以用第一导电连接部件222填充贯通孔。例如，第一导电连接部件222可以包括诸如导电膏之类的导电材料。

第一导电连接部件222可以填充贯通孔以从第一模制部件300突出。EMI屏蔽部件400可以与从第一模制部件300突出的第一导电连接部件222接触，从而与第一导电连接部件222电连接。另外，EMI屏蔽部件400可以与第三半导体芯片252的暴露的上表面接触。

在下文中，将解释根据本发明构思的原理的制造例如图20中的半导体封装件的方法的示例性实施例。为此，图21至图23是示出了根据本发明构思的原理的制造半导体封装件的示例性方法的截面图。例如，该方法可以用于制造例如图20中的半导体封装件。该方法与图9至图12的方法基本上相同或类似。因此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重复那些元件的详细描述。

参照图21，可以在安装基板110上堆叠第一半导体芯片202和第三半导体芯片252。例如，第三半导体芯片252可以通过多个凸块212堆叠在第一半导体芯片202上。第一半导体芯片202可以包括穿过第一半导体芯片202的插塞204。例如，被称作硅通孔（TSV）的贯通电极可以用作插塞204。

凸块212可以分别布置在第一半导体芯片202的贯通孔的端部上。例如，第三半导体芯片252可以通过回流焊工艺堆叠在第一半导体芯片202上。第三半导体芯片252可以通过穿过第一半导体芯片202的多个贯通电极与第一半导体芯片202电连接。

例如，可以在安装基板110上安装第一半导体芯片202和第三半导体芯片252，第一半导体芯片202可以通过凸块210与安装基板110电连接。

参照图22，可以在安装基板110的上表面112上形成第一模制部件300。第一模制部件300可以具有第一导电连接部件222，用于与第一接地焊盘120的电连接。

第一初步模制部件可以形成在安装基板110的上表面112上，以覆盖第一半导体芯片202和第三半导体芯片252的至少一部分，并且可以被形成为暴露第三半导体芯片252的上表面。第一初步模制部件可以覆盖第一半导体芯片202和第三半导体芯片252的侧表面，并且可以形成在安装基板110的外围区域中，以覆盖第一接地焊盘120。

部分地去除第一初步模制部件，以形成贯通孔，其分别暴露外围区域中的第一接地焊盘120。例如，可以通过激光打孔工艺来形成贯通孔。因此，可以在安装基板110上形成具有贯通孔的第一模制部件300。

第一模制部件300的贯通孔可以被导电材料填充，以形成分别与第一接地焊盘120接触的第一导电连接部件222。例如，导电材料可以包括导电膏。第一导电连接部件222可以被形成为从第一模制部件300突起。

参照图23，EMI屏蔽部件400可以被形成为覆盖第一半导体芯片202和第三半导体芯片252，并且可以布置在第一模制部件300上。例如，EMI屏蔽部件400可以包括石墨层410、支撑石墨层410的支撑层430、以及石墨层410上的导电粘合剂层420。

例如，石墨层410可以通过导电粘合剂层420粘附在第一模制部件300上，导电粘合剂层420可以与第一导电连接部件222接触，从而电连接石墨层410和第一导电连接部件222。

第一接地焊盘120可以通过安装基板110的内部布线与安装基板110的下表面上的外部连接焊盘130电连接。因此，在根据本发明构思的原理的示例性实施例中，EMI屏蔽部件400可以通过第一导电连接部件222与外部连接焊盘130电连接。

可以在安装基板110的下表面114上的外部连接焊盘130上形成例如包括焊球的外部连接部件，从而完成图20中的半导体封装件105。

图24是示出了根据本发明构思的原理的半导体封装件106的示例性实施例的截面图。除安装基板与半导体芯片的连接结构外，半导体封装件106可以与图8的半导体封装件基本上相同或类似。因此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重复那些元件的详细描述。

参照图24，半导体封装件106可以包括安装基板110、安装在安装基板110上的第一半导体芯片203、覆盖至少一部分第一半导体芯片203的第一模制部件300、在安装基板110的外围区域中的多个第一接地焊盘120上并且穿过至少一部分第一模制部件300的多个第一导电连接部件222、以及覆盖第一半导体芯片203并且与第一导电连接部件222电连接的EMI屏蔽部件400。

第一半导体芯片203可以通过粘合剂层208粘附在安装基板110上。可以在第一半导体芯片203的上表面上形成芯片焊盘206。可以从各第一接合焊盘122分别引出接合线214，以与第一半导体芯片203的芯片焊盘206连接。这样，第一半导体芯片203可以通过接合线214与安装基板110电连接。

第一模制部件300可以形成在安装基板110的上表面112上，以覆盖第一半导体芯片203，并且可以具有贯通孔，其分别暴露安装基板110的外围区域中的第一接地焊盘120。可以用第一导电连接部件222填充贯通孔，第一导电连接部件222包括填充贯通孔的诸如导电膏之类的导电材料。

第一导电连接部件222可以填充贯通孔，以从第一模制部件300突起。EMI屏蔽部件400可以形成在第一模制部件300上，以与从第一模制部件300突起的第一导电连接部件222接触，并且与第一导电连接部件222电连接。

在下文中，将解释根据本发明构思的原理的制造例如图24的半导体封装件的示例性方法。

图25和图26是示出了根据本发明构思的原理的制造半导体封装件106的示例性方法的截面图。例如，该方法可以用于制造图24中示出的半导体封装件。该方法可以与参照图9至图12说明的处理基本上相同或类似。由此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重读那些元件的详细描述。

参照图25，可以在安装基板110上堆叠第一半导体芯片230。可以使用粘合剂层208使第一半导体芯片203粘附在安装基板110上。安装基板110和第一半导体芯片203可以通过多个接合线214彼此电连接。接合线214可以从安装基板110的第一接合焊盘122引出，以与第一半导体芯片203的芯片焊盘206连接。第一半导体芯片203可以通过接合线214与安装基板110电连接。

参照图26，可以在安装基板110上形成第一模制部件300。第一模制部件300可以具有第一导电连接部件222，用于与第一接地焊盘120的电连接。

可以形成第一初步模制部件来覆盖安装基板110的上表面112上的第一半导体芯片203。可以部分地去除第一初步模制部件以形成贯通孔，该贯通孔暴露安装基板110的外围区域中的第一接地焊盘120。例如，可以通过激光打孔工艺来形成贯通孔。可以在安装基板110上形成具有贯通孔的第一模制部件300。

可以用导电材料填充第一模制部件300的贯通孔，以形成分别与第一接地焊盘120接触的第一导电连接部件222。导电材料可以包括导电膏。第一导电连接部件222的上部可以被形成为从第一模制部件300暴露出来。

再次参照图24，可以形成覆盖第一半导体芯片203的EMI屏蔽部件400，用以与第一导电连接部件222电连接。可以在安装基板110的下表面114上的外部连接焊盘130上形成外部连接部件140，从而完成半导体封装件106。

图27是示出了根据本发明构思的原理的半导体封装件的示例性实施例的截面图。除EMI屏蔽部件的连接结构外，该半导体封装件可以与图1的半导体封装件基本上相同或类似。由此，相似的参考标记指代相似的元件，为了清楚和简洁起见，在本文中将不再重复那些元件的详细描述。

参照图27，半导体封装件107可以包括安装基板110、安装在安装基板110上的第一半导体芯片200、在安装基板110上暴露第一半导体芯片200的上表面的第一模制部件300、以及包括设在第一模制部件300上的石墨层410并且覆盖第一半导体芯片200的EMI屏蔽部件400。

第一半导体芯片200可以布置在安装基板110的芯片安装区域中。第一半导体芯片200可以通过第一接合焊盘122上的多个凸块210与安装基板110电连接。

第一模制部件300可以形成在安装基板110的上表面上，以覆盖半导体芯片200，并且可以被形成为暴露第一半导体芯片200的上表面。

可以在第一模制部件300上布置EMI屏蔽部件400以覆盖第一半导体芯片200。EMI屏蔽部件400可以与第一半导体芯片200的通过第一模制部件300暴露的上表面接触。

EMI屏蔽部件400可以包括覆盖第一半导体芯片200的石墨层410、支撑石墨层410的支撑层430、以及石墨层410上的粘合剂层420。石墨层410可以通过粘合剂层420粘附在第一模制部件300上。

在本示例性实施例中，半导体封装件107可以不包括如图1中的第一导电连接部件，EMI屏蔽部件400可以不与安装基板110的接地焊盘电连接，以及EMI屏蔽部件400可以与安装基板110隔离。例如，EMI屏蔽部件400的石墨层410可以具有对特定频率范围的选择性有效的屏蔽水平。

图28是示出了根据本发明构思的原理的半导体封装件108的示例性实施例的截面图。除EMI屏蔽部件和附加的散热板外，半导体封装件108可以与图27的半导体封装件基本上相同或类似。由此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重复那些元件的详细描述。

参照图28，半导体封装件108可以包括安装基板110、安装在安装基板110上的第一半导体芯片200、在安装基板110上暴露第一半导体芯片200的上表面的第一模制部件300、在第一模制部件300上包括石墨层410并且覆盖第一半导体芯片200的EMI屏蔽部件400、以及EMI屏蔽部件400上的散热板450。

EMI屏蔽部件400可以布置在第一模制部件300上以覆盖第一半导体芯片200，并且可以与第一半导体芯片200的通过第一模制部件300暴露的上表面接触。

EMI屏蔽部件400可以包括覆盖第一半导体芯片200的石墨层410、以及石墨层410的上表面和下表面上的第一粘合剂层420和第二粘合剂层422。例如，第一粘合剂层420和第二粘合剂层422可以包括非导电粘合剂。石墨层410可以通过第一粘合剂层420粘附在第一模制部件300上。

在示例性实施例中，EMI屏蔽部件400可以具有20μm至80μm的厚度。石墨层410可以具有30μm至40μm的厚度。第一粘合剂层420和第二粘合剂层422可以具有5μm至20μm的厚度。

散热板450可以粘附在EMI屏蔽部件400上，并且例如可以包括含铜的金属板。散热板450可以通过第二粘合剂层422粘附在EMI屏蔽部件400的石墨层410上。

图29是示出了根据本发明构思的原理的半导体封装件109的示例性实施例的截面图。图30是示出了图29中的夹在第一封装件和第二封装件之间的EMI屏蔽部件的俯视图。除EMI屏蔽的位置外，该半导体封装件可以与图16的半导体封装件基本上相同或类似。由此，相似的参考标记指代相似的元件，为了清楚和简洁起见，在本文中将不再重复那些元件的详细描述。

参照图29和图30，半导体封装件109可以包括第一封装件和堆叠在第一封装件上的第二封装件、以及夹在第一封装件和第二封装件之间的EMI屏蔽部件。

第一封装件可以包括安装基板110、安装在安装基板110上的第一半导体芯片200、在安装基板110上暴露第一半导体芯片200的上表面的第一模制部件300、以及穿过第一模制部件300的第一导电连接部件220。

EMI屏蔽部件400可以布置在第一封装件上，并且可以包括设在第一模制部件300上覆盖第一半导体芯片200的石墨层410。

第一封装件可以包括堆叠在EMI屏蔽部件400上的基板150、安装在基板150上的第二半导体芯片250、以及覆盖基板150上的第二半导体芯片250的第二模制部件350。

第一半导体芯片200可以布置在安装基板110的芯片安装区域中，并且可以通过多个第一接合焊盘122上的凸块210与安装基板110电连接。

第一模制部件300可以形成在安装基板110的上表面上，以覆盖第一半导体芯片200。第一模制部件300可以被形成为暴露第一半导体芯片200的上表面。

EMI屏蔽部件400可以布置在第一模制部件300的整个上表面上，以覆盖第一半导体芯片200，并且可以与第一半导体芯片200的通过第一模制部件300暴露的上表面接触。可替代地，EMI屏蔽部件400可以仅覆盖第一半导体芯片200的暴露的上表面。例如，EMI屏蔽部件400可以具有与第一半导体芯片200的上表面对应的面积。

EMI屏蔽部件400可以包括覆盖第一半导体芯片200的石墨层410、以及石墨层410的上表面和下表面上的第一粘合剂层420a和第二粘合剂层420b。第一粘合剂层和第二粘合剂层可以包括非导电粘合剂或导电粘合剂。第二封装件的基板150可以通过第一粘合剂层420a和第二粘合剂层420b粘附在第一半导体芯片200的上表面上。

例如，第一导电连接部件220可以从第一模制部件300突出预定距离。EMI屏蔽部件400可以暴露从第一模制部件300突出的第一导电连接部件220的端部。

基板150可以通过暴露的第一导电连接部件220堆叠在第一封装件上。第一导电连接部件220的端部可以与基板150的下表面上的再分配连接焊盘170接触并且电连接。因此，第二封装件的基板150可以与第一导电连接部件220电连接。

第二半导体芯片250可以通过粘合剂层粘附在基板150上。可以在第二半导体芯片250的上表面上形成芯片焊盘256。可以从基板150的接合焊盘164引出接合线254，用以与第二半导体芯片250的芯片焊盘256连接。

可替代地，第二半导体芯片250可以通过焊料凸块安装在基板150上。可以通过各种安装方法使第二半导体芯片250安装在基板150上。另外，堆叠的第一半导体芯片和第二半导体芯片的数量可以不限制于此。此外，第一半导体芯片和第二半导体芯片可以是执行不同功能的不同芯片。

在根据本发明构思的原理的本示例性实施例中，半导体封装件109可以是堆叠式封装件（POP）。包括石墨层410的EMI屏蔽部件400可以夹在第一封装件与第二封装件之间。例如，EMI屏蔽部件400可以减少和阻挡第一封装件与第二封装件之间的电磁场。

尽管在图中未示出，但第二导电连接部件可以设为穿过第二模制部件350，以及第二EMI屏蔽部件可以设为覆盖第二半导体芯片250。第二导电连接部件可以布置在基板150的接地连接焊盘上，以及第二EMI屏蔽部件可以与基板150的接地焊盘上的第二导电连接部件接触，从而与第二导电连接部件电连接。因此，第二EMI屏蔽部件可以通过第一导电连接部件220和第二导电连接部件与安装基板110的外部连接焊盘130上的外部连接部件140电连接。

图31是示出了根据本发明构思的原理的半导体封装件109a的示例性实施例的截面图。除EMI屏蔽部件外，半导体封装件109a可以与图29的半导体封装件基本上相同或类似。由此，相似的参考标记指代相似的元件，为了简洁和清楚起见，在本文中将不再重复那些元件的详细描述。

参照图31，半导体封装件109a可以包括第一封装件、安装在第一封装件上的第二封装件、以及夹在第一封装件和第二封装件之间的EMI屏蔽部件400。

在本实施例中，EMI屏蔽部件400可以覆盖第一封装件的安装基板110的外部侧表面的至少一部分。因此，EMI屏蔽部件400的石墨层410可以覆盖下部封装件的上表面和侧表面，由此通过减小半导体封装件相对于可选方法的总厚度的方式，改善EMI屏蔽性和散热性。

图32示出了采用根据本发明构思的原理的半导体封装件的电子系统的示例性实施例。该示例性实施例包括与存储器控制器520连接的存储器510。存储器510可以包括采用根据本发明构思的原理的诸如以上讨论的封装件的存储器装置。存储器控制器520提供用于控制存储器的操作的输入信号。

图33示出了采用根据本发明构思的原理的半导体封装件的电子系统的示例性实施例。在该示例性实施例中，存储器510与主机系统500连接，存储器510可以包括采用根据本发明构思的原理的诸如上述的封装件的存储器装置。

例如，主机系统500可以包括诸如这样的电子产品：个人计算机、数码相机、移动应用、游戏机、移动电话、平板电脑、或通信设备。主机系统500提供用于控制存储器510的操作的输入信号。存储器510可以用作数据存储介质。

图34示出了根据本发明构思的原理的电子系统的示例性实施例。该示例性实施例代表便携式装置700。例如，便携式装置700可以是MP3播放器、视频播放器、移动电话、个人数字助理、平板电脑、或组合视频和音频播放器。便携式装置700可以包括存储器510和存储器控制器520。存储器510可以包括根据本发明构思的原理的诸如上述的封装件的存储器装置。便携式装置700也可以包括编码/解码EDC610、表示组件620和接口670。数据（视频、音频等）经由EDC610由存储器控制器520输入至存储器510或从存储器510输出。

上述内容说明了根据本发明构思的原理的示例性实施例，但不应理解为限制于此。尽管已经描述了根据本发明构思的原理的示例性实施例，但本领域技术人员很容易理解的是，在本质上不偏离本发明构思的独创教导和优点的情况下可以在根据本发明构思的原理的示例性实施例中做出许多修改。因此，所有这些修改均旨在包括于权利要求书中限定的根据本发明构思的原理的示例性实施例的范围内。

Claims (30)

1.一种半导体封装件，包括

安装基板，其具有芯片安装区域和外围区域；

第一半导体芯片，其安装在所述安装基板的芯片安装区域上；

第一模制部件，其在所述安装基板上，用以覆盖至少一部分所述第一半导体芯片；

多个第一导电连接部件，其穿过至少一部分所述第一模制部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接；以及

电磁干扰屏蔽部件，其包括覆盖所述第一半导体芯片并与所述第一导电连接部件电连接的石墨层。

2.如权利要求1所述的半导体封装件，其中所述第一模制部件暴露所述第一半导体芯片的上表面。

3.如权利要求2所述的半导体封装件，其中所述电磁干扰屏蔽部件与所述第一半导体芯片的暴露的上表面电接触。

4.如权利要求2所述的半导体封装件，其中所述第一半导体芯片通过多个凸块与所述安装基板电连接。

5.如权利要求1所述的半导体封装件，其中所述电磁干扰屏蔽部件与所述第一导电连接部件电接触。

6.如权利要求1所述的半导体封装件，其中所述第一导电连接部件包括布置在所述接地焊盘上的焊球，并且所述焊球的端部通过所述第一模制部件暴露。

7.如权利要求1所述的半导体封装件，其中所述第一导电连接部件包括导电材料，在所述第一模制部件中形成贯通孔以暴露所述接地焊盘，并且所述导电材料填充所述贯通孔。

8.如权利要求1所述的半导体封装件，其中所述电磁干扰屏蔽部件还包括：

支撑所述石墨层的支撑层；以及

所述石墨层上的导电粘合剂层。

9.如权利要求1所述的半导体封装件，其中所述电磁干扰屏蔽部件覆盖所述安装基板的外部侧表面的至少一部分。

10.如权利要求1所述的半导体封装件，还包括堆叠在所述第一半导体芯片上的第二半导体芯片，并且其中所述第二半导体芯片通过穿过所述第一半导体芯片的多个贯通电极与所述第一半导体芯片电连接。

11.如权利要求1所述的半导体封装件，还包括：

再分配布线基板，其堆叠在所述第一模制部件上，并且与所述第一导电连接部件电连接；

第二半导体芯片，其安装在所述再分配布线基板的芯片安装区域上；

第二模制部件，其在所述再分配布线基板上，用以覆盖至少一部分所述第二半导体芯片；以及

多个第二导电连接部件，其穿过至少一部分所述第二模制部件，所述第二导电连接部件分别与设置在所述再分配布线基板的外围区域上的多个接地焊盘电连接。

12.如权利要求11所述的半导体封装件，其中所述第二模制部件暴露所述第二半导体芯片的上表面。

13.如权利要求12所述的半导体封装件，其中所述电磁干扰屏蔽部件与所述第二半导体芯片的暴露的上表面电接触。

14.如权利要求11所述的半导体封装件，其中所述电磁干扰屏蔽部件与所述第一导电连接部件电接触。

15.一种半导体封装件，包括：

安装基板；

第一半导体芯片，其安装在所述安装基板上；

在所述安装基板上的第一模制部件，其暴露所述第一半导体芯片的上表面；以及

电磁干扰屏蔽部件，其包括所述第一模制部件上的覆盖所述第一半导体芯片的石墨层。

16.如权利要求15所述的半导体封装件，其中所述电磁干扰屏蔽部件与所述第一半导体芯片的暴露的上表面电接触。

17.如权利要求15所述的半导体封装件，其中所述电磁干扰屏蔽部件还包括：

支撑所述石墨层的支撑层；以及

所述石墨层上的导电粘合剂层。

18.如权利要求15所述的半导体封装件，还包括所述电磁干扰屏蔽部件上的散热板。

19.如权利要求18所述的半导体封装件，其中所述电磁干扰屏蔽部件还包括所述石墨层的上表面和下表面上的第一粘合剂层和第二粘合剂层。

20.如权利要求15所述的半导体封装件，还包括穿过至少一部分所述第一模制部件的多个第一导电连接部件，所述第一导电连接部件分别与设置在所述安装基板的外围区域上的多个接地焊盘电连接，

并且其中所述电磁干扰屏蔽部件的石墨层与所述第一导电连接部件电连接。

21.一种制造半导体封装件的方法，包括步骤：

制备具有芯片安装区域和外围区域的安装基板；

在所述安装基板的芯片安装区域上布置第一半导体芯片；

形成覆盖所述安装基板上的所述第一半导体芯片的至少一部分并且具有第一导电连接部件的第一模制部件，所述第一导电连接部件穿过至少一部分所述第一模制部件并且分别与在所述安装基板的外围区域上形成的多个接地焊盘电连接；以及

布置包括石墨层的电磁干扰屏蔽部件，以覆盖所述第一半导体芯片，所述电磁干扰屏蔽部件与所述第一导电连接部件电连接。

22.如权利要求21所述的方法，其中形成所述第一模制部件的步骤包括：

分别在所述安装基板的外围区域上形成的所述接地焊盘上布置焊球；以及

形成所述第一模制部件，以覆盖所述安装基板上的所述第一半导体芯片的至少一部分并且暴露所述焊球的端部。

23.如权利要求21所述的方法，其中形成所述第一模制部件的步骤包括：

形成第一初步模制部件以覆盖所述安装基板上的所述第一半导体芯片的至少一部分；

在所述第一初步模制部件中形成贯通孔以暴露在所述安装基板的外围区域上形成的接地焊盘；以及

用导电材料填充所述贯通孔。

24.如权利要求21所述的方法，其中所述第一模制部件被形成为暴露所述第一半导体芯片的上表面。

25.如权利要求24所述的方法，其中所述电磁干扰屏蔽部件与所述第一半导体芯片的暴露的上表面接触。

26.如权利要求24所述的方法，其中在所述安装基板的芯片安装区域上布置所述第一半导体芯片的步骤包括使用多个凸块将所述第一半导体芯片与所述安装基板电连接。

27.如权利要求21所述的方法，其中形成所述电磁干扰屏蔽部件的步骤包括形成所述电磁干扰屏蔽部件以与所述第一导电连接部件电接触。

28.如权利要求21所述的方法，其中形成所述电磁干扰屏蔽部件的步骤还包括：

形成支撑所述石墨层的支撑层；以及

形成所述石墨层上的导电粘合剂层。

29.如权利要求21所述的方法，还包括在所述第一半导体芯片上堆叠第二半导体芯片，并且其中所述第二半导体芯片通过穿过所述第一半导体芯片的多个贯通电极与所述第一半导体芯片电连接。

30.如权利要求21所述的方法，还包括：

在所述第一模制部件上堆叠再分配布线基板，以与所述第一导电连接部件电连接；

在所述再分配布线基板的芯片安装区域上安装第二半导体芯片；以及

在所述再分配布线基板上形成第二模制部件，以覆盖至少一部分所述第二半导体芯片，所述第二模制部件具有穿过至少一部分所述第二模制部件的多个第二导电连接部件，所述第二导电连接部件分别与设置在所述再分配布线基板的外围区域上的多个接地焊盘电连接。

Images