[go: up one dir, main page]

CN103811060A - Eeprom及其存储阵列 - Google Patents

Eeprom及其存储阵列 Download PDF

Info

Publication number
CN103811060A
CN103811060A CN201410078700.2A CN201410078700A CN103811060A CN 103811060 A CN103811060 A CN 103811060A CN 201410078700 A CN201410078700 A CN 201410078700A CN 103811060 A CN103811060 A CN 103811060A
Authority
CN
China
Prior art keywords
memory cells
memory
eeprom
source
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410078700.2A
Other languages
English (en)
Inventor
顾靖
孔蔚然
张博
张�雄
李冰寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410078700.2A priority Critical patent/CN103811060A/zh
Publication of CN103811060A publication Critical patent/CN103811060A/zh
Priority to US14/584,246 priority patent/US20150255124A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种EEPROM及其存储阵列，所述存储阵列包括至少一个字节存储区域；所述字节存储区域包括按照行方向排列的M条字线、按照列方向排列的8条位线、按照列方向排列的8条源线以及M行、8列呈矩阵排列的存储单元，所述存储单元包括栅极、漏极以及源极，M为正整数；其中，位于同一行的存储单元的栅极连接至同一字线，位于同一列的存储单元的漏极连接至同一位线，位于同一列的存储单元的源极连接至同一源线。本发明技术方案提供的EEPROM及其存储阵列通过将位于同一列的存储单元的源极连接至同一源线、将源线按照列方向排列，缩小了所述EEPROM的体积。

Description

EEPROM及其存储阵列
技术领域
本发明涉及存储器技术领域，特别涉及一种EEPROM及其存储阵列。
背景技术
电可擦可编程只读存储器（EEPROM，Electrically Erasable ProgrammableRead-Only Memory）是一种以字节（Byte）为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器（EPROM，Erasable Programmable Read-Only Memory），EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器（RAM，Random Access Memory）芯片，甚至取代部分的硬盘功能，与高速RAM成为二十一世纪最常用且发展最快的两种存储技术。
EEPROM通常包括译码电路、控制电路以及存储阵列，EEPROM存储阵列由多个呈阵列排布的存储单元构成。图1是常见的一种EEPROM存储阵列中相邻两个存储单元的剖面结构示意图。参考图1，所述存储单元包括衬底10、源极11、漏极12、浮栅FG以及栅极。具体地，所述源极11和漏极12形成于所述衬底10的内部，所述源极11连接位于所述衬底10表面的源线SL，所述漏极12连接位于所述衬底10表面的位线BL，所述栅极位于所述源线SL和所述位线BL之间，并与字线WL连接，所述浮栅FG位于所述栅极连接的字线WL与所述源极11连接的源线SL之间的衬底表面。
随着半导体技术向着小型化和高集成度方向的发展，为了把较高组装密度的存储单元引进半导体存储器件，存储器件电路的设计布局也必须随之采用越来越小的尺寸。然而，对于图1所示的存储单元结构，进行整体的或者部分的缩小会出现各种问题，而高密度组装又势在必行。因此，如何减小EEPROM的体积仍是一个亟待解决的问题。
发明内容
本发明解决的是现有的EEPROM体积较大的问题。
为解决上述问题，本发明提供一种EEPROM存储阵列，包括至少一个字节存储区域；
所述字节存储区域包括按照行方向排列的M条字线、按照列方向排列的8条位线、按照列方向排列的8条源线以及M行、8列呈矩阵排列的存储单元，所述存储单元包括栅极、漏极以及源极，M为正整数；其中，
位于同一行的存储单元的栅极连接至同一字线，位于同一列的存储单元的漏极连接至同一位线，位于同一列的存储单元的源极连接至同一源线。
可选的，位于同一列第m行和第m+1行的存储单元的源极共用，位于同一列第m行和第m-1行的存储单元的漏极共用，1≤m≤M且m为奇数。
可选的，位于同一列的存储单元的漏极通过填充导电材料的接触孔连接至同一位线，位于同一列的存储单元的源极通过填充导电材料的接触孔连接至同一源线。
可选的，对所述字节存储区域中待读取存储单元进行读取时，施加至所述待读取存储单元连接的字线的电压为1.5V至3.3V，施加至所述待读取存储单元连接的位线的电压为0.5V至1.5V，施加至所述待读取存储单元连接的源线的电压为0V。
可选的，对所述字节存储区域中待编程存储单元进行编程时，施加至所述待编程存储单元连接的字线的电压为-10V至-6V，施加至所述待编程存储单元连接的位线的电压为0V至2V，施加至所述待编程存储单元连接的源线的电压为3V至8V。
可选的，对所述字节存储区域中待擦除存储单元进行擦除时，施加至所述待擦除存储单元连接的字线的电压为10V至13V，施加至所述待擦除存储单元连接的位线的电压为0V，施加至所述待擦除存储单元连接的源线的电压为0V。
可选的，所述存储单元还包括衬底和浮栅；所述漏极和源极位于所述衬底的内部，所述浮栅位于所述栅极连接的字线与所述源极连接的源线之间的衬底表面。
基于上述EEPROM存储阵列，本发明还提供一种EEPROM存储阵列，包括译码电路、控制电路以及上述EEPROM存储阵列。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的EEPROM存储阵列，通过将位于同一列的存储单元的源极连接至同一源线、将源线按照列方向排列以减少源线的数量，源线数量减少可以减小所述EEPROM的译码电路的体积，从而减小所述EEPROM的体积。进一步，本发明技术方案提供的EEPROM存储阵列的源线按照列方向排列，在采用与现有技术中相同工艺的条件下，构成所述EEPROM存储阵列的存储单元的有源区面积增大，能够提高所述EEPROM存储阵列的性能。
附图说明
图1是常见的一种EEPROM存储阵列中相邻两个存储单元的剖面结构示意图；
图2是本发明实施例的字节存储区域的电路结构示意图；
图3是本发明实施例的字节存储区域的版图示意图；
图4是对本发明实施例的字节存储区域中的存储单元进行读取的版图示意图；
图5是对本发明实施例的字节存储区域中的存储单元进行编程的版图示意图；
图6是对本发明实施例的字节存储区域中的存储单元进行擦除的版图示意图。
具体实施方式
正如背景技术中所描述的，为了保证EEPROM的性能，无法再对图1所示的存储单元结构进行整体或局部的缩小。对于图1所示的存储单元构成的EEPROM存储阵列，现有技术中通常采用热电子注入（HCI，Hot CarrierInjection）的方式进行编程和擦除，即需要对所述源极11连接的源线SL施加高电压。由于所述源线SL上需要承受较高的电压，制造工艺决定了所述源线SL需要按照行方向排列，即将位于同一行的存储单元的源极连接至同一源线。
本发明技术方案提供一种EEPROM存储阵列，通过改变对所述EEPROM存储阵列的操作方式，实现将位于同一列的存储单元的源极连接至同一源线、将源线按照列方向排列以减少源线的数量，能够减小所述EEPROM的译码电路的体积，从而减小所述EEPROM的体积。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明提供的EEPROM存储阵列包括至少一个字节存储区域，图2是本发明实施的字节存储区域的电路结构示意图。参考图2，所述字节存储区域包括按照行方向排列的M条字线（WL1、WL2、WL3、WL4、···、WLM-1、WLM）、按照列方向排列的8条位线（BL1、BL2、BL3、BL4、BL5、BL6、BL7、BL8）、按照列方向排列的8条源线（SL1、SL2、SL3、SL4、SL5、SL6、SL7、SL8）以及M行、8列呈矩阵排列的存储单元，M为正整数。
所述存储单元的结构与图1所示的存储单元的结构类似，包括衬底、源极、漏极、栅极以及浮栅。所述源极和漏极形成于所述衬底的内部，所述源极连接位于所述衬底表面的源线，所述漏极连接位于所述衬底表面的位线，所述栅极位于所述源线和所述位线之间，并与字线连接，所述浮栅位于所述栅极连接的字线与所述源极连接的源线之间的衬底表面。
具体地，在所述字节存储区域中，位于同一行的存储单元的栅极连接至同一字线：位于第一行的存储单元的栅极连接至字线WL1，位于第二行的存储单元的栅极连接至字线WL2，位于第三行的存储单元的栅极连接至字线WL3，位于第四行的存储单元的栅极连接至字线WL4，···，位于第（M-1）行的存储单元的栅极连接至字线WLM-1，位于第M行的存储单元的栅极连接至字线WLM；
位于同一列的存储单元的漏极连接至同一位线：位于第一列的存储单元的漏极连接至位线BL1，位于第二列的存储单元的漏极连接至位线BL2，位于第三列的存储单元的漏极连接至位线BL3，位于第四列的存储单元的漏极连接至位线BL4，位于第五列的存储单元的漏极连接至位线BL5，位于第六列的存储单元的漏极连接至位线BL6，位于第七列的存储单元的漏极连接至位线BL7，位于第八列的存储单元的漏极连接至位线BL8；
位于同一列的存储单元的源极连接至同一源线：位于第一列的存储单元的源极连接至源线SL1，位于第二列的存储单元的源极连接至源线SL2，位于第三列的存储单元的源极连接至源线SL3，位于第四列的存储单元的源极连接至源线SL4，位于第五列的存储单元的源极连接至源线SL5，位于第六列的存储单元的源极连接至源线SL6，位于第七列的存储单元的源极连接至源线SL7，位于第八列的存储单元的源极连接至源线SL8。
位于同一列第m行和第m+1行的存储单元可以共用源极，位于同一列第m行和第m-1行的存储单元可以共用漏极，1≤m≤M且m为奇数。具体地，位于同一列的存储单元中，第一行的存储单元和第二行的存储单元共用源极，第二行的存储单元和第三行的存储单元共用漏极，第三行的存储单元和第四行的存储单元共用源极，···，第（M-1）行的存储单元和第M行的存储单元共用源极。
以M=4为例，图3是本发明实施例的字节存储区域的版图示意图。参考图3，在所述字节存储区域中，位于同一列的存储单元的漏极通过填充导电材料的接触孔（contact）连接至同一位线，位于同一列的存储单元的源极通过填充导电材料的接触孔连接至同一源线。
下面结合表一和附图说明如何对本发明实施例的EEPROM存储阵列进行读取、编程以及擦除操作：
表一
字线 位线 源线
读取 1.5V至3.3V 0.5V至1.5V 0V
编程 -10V至-6V 0V至2V 3V至8V
擦除 10V至13V 0V 0V
对所述字节存储区域中待读取存储单元进行读取时，施加至所述待读取存储单元连接的字线的电压为1.5V至3.3V，施加至所述待读取存储单元连接的位线的电压为0.5V至1.5V，施加至所述待读取存储单元连接的源线的电压为0V。通过施加上述读取电压，所述待读取存储单元导通，电流被读到其连接的位线上，实现读取操作。
对所述字节存储区域中待编程存储单元进行编程时，施加至所述待编程存储单元连接的字线的电压为-10V至-6V，施加至所述待编程存储单元连接的位线的电压为0V至2V，施加至所述待编程存储单元连接的源线的电压为3V至8V。通过施加上述编程电压，施加至源线上的电压耦合至所述待编程存储单元的浮栅上，在字线与浮栅之间形成的电场作用下，字线上的电子注入浮栅，实现编程操作。
对所述字节存储区域中待擦除存储单元进行擦除时，施加至所述待擦除存储单元连接的字线的电压为10V至13V，施加至所述待擦除存储单元连接的位线的电压为0V，施加至所述待擦除存储单元连接的源线的电压为0V。通过施加上述擦除电压，存储于所述待擦除存储单元的浮栅中的电子通过字线流走，实现擦除操作。
图4是本发明实施例对图3中位于第二行的存储单元进行读取的版图示意图。参考图4，在本实施例中，对图3中位于第二行的存储单元进行读取时，施加2.5V电压至字线WL2，施加0V电压至字线WL1、字线WL3以及字线WL4；施加1V电压至位线BL1～位线BL8；施加0V电压至源线SL1～源线SL8。
图5是本发明实施例对图3中位于第二行、第四列的存储单元进行编程的版图示意图。参考图5，在本实施例中，对图3中位于第二行、第四列的存储单元进行编程时，施加-8V电压至字线WL2，施加0V电压至字线WL1、字线WL3以及字线WL4；施加2V电压至位线BL4，施加0V电压至其余位线；施加5V电压至源线SL4，施加0V电压至其余源线。
图6是本发明实施例对图3中位于第二行的存储单元进行擦除的版图示意图。参考图6，在本实施例中，对图3中位于第二行的存储单元进行擦除时，施加12V电压至字线WL2，施加0V电压至字线WL1、字线WL3以及字线WL4；施加0V电压至位线BL1～位线BL8；施加0V电压至源线SL1～源线SL8。
在EEPROM中，由存储单元构成的EEPROM存储阵列的行数量远远大于其列数量，即在本发明技术方案中，所述字节存储区域中存储单元的行数量M远远大于列数量8。因此，与现有技术中的EEPROM存储阵列将源线按照行方向排列相比，本发明技术方案提供的EEPROM存储阵列通过将位于同一列的存储单元的源极连接至同一源线，将源线按照列方向排列以减少源线的数量，源线数量减少可以减小EEPROM的译码电路的体积，从而减小所述EEPROM的体积。
进一步，本发明技术方案提供的EEPROM存储阵列的源线按照列方向排列，在采用与现有技术中相同工艺的条件下，构成所述EEPROM存储阵列的存储单元的有源区面积增大，能够提高所述EEPROM存储阵列的性能。
基于上述EEPROM存储阵列，本发明还提供一种EEPROM。所述EEPROM包括译码电路、控制电路以及EEPROM存储阵列，所述EEPROM存储阵列可以由图2所示的字节存储区域构成。
综上所述，本发明技术方案提供的EEPROM及其存储阵列通过将位于同一列的存储单元的源极连接至同一源线、将源线按照列方向排列，缩小了所述EEPROM的体积。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种EEPROM存储阵列，其特征在于，包括至少一个字节存储区域；
所述字节存储区域包括按照行方向排列的M条字线、按照列方向排列的8条位线、按照列方向排列的8条源线以及M行、8列呈矩阵排列的存储单元，所述存储单元包括栅极、漏极以及源极，M为正整数；其中，
位于同一行的存储单元的栅极连接至同一字线，位于同一列的存储单元的漏极连接至同一位线，位于同一列的存储单元的源极连接至同一源线。
2.如权利要求1所述的EEPROM存储阵列，其特征在于，位于同一列第m行和第m+1行的存储单元的源极共用，位于同一列第m行和第m-1行的存储单元的漏极共用，1≤m≤M且m为奇数。
3.如权利要求1所述的EEPROM存储阵列，其特征在于，位于同一列的存储单元的漏极通过填充导电材料的接触孔连接至同一位线，位于同一列的存储单元的源极通过填充导电材料的接触孔连接至同一源线。
4.如权利要求1至3任一项所述的EEPROM存储阵列，其特征在于，对所述字节存储区域中待读取存储单元进行读取时，施加至所述待读取存储单元连接的字线的电压为1.5V至3.3V，施加至所述待读取存储单元连接的位线的电压为0.5V至1.5V，施加至所述待读取存储单元连接的源线的电压为0V。
5.如权利要求1至3任一项所述的EEPROM存储阵列，其特征在于，对所述字节存储区域中待编程存储单元进行编程时，施加至所述待编程存储单元连接的字线的电压为-10V至-6V，施加至所述待编程存储单元连接的位线的电压为0V至2V，施加至所述待编程存储单元连接的源线的电压为3V至8V。
6.如权利要求1至3任一项所述的EEPROM存储阵列，其特征在于，对所述字节存储区域中待擦除存储单元进行擦除时，施加至所述待擦除存储单元连接的字线的电压为10V至13V，施加至所述待擦除存储单元连接的位线的电压为0V，施加至所述待擦除存储单元连接的源线的电压为0V。
7.如权利要求1所述的EEPROM存储阵列，其特征在于，所述存储单元还包括衬底和浮栅；所述漏极和源极位于所述衬底的内部，所述浮栅位于所述栅极连接的字线与所述源极连接的源线之间的衬底表面。
8.一种EEPROM，其特征在于，包括译码电路、控制电路以及权利要求1至7任一项所述的EEPROM存储阵列。
CN201410078700.2A 2014-03-05 2014-03-05 Eeprom及其存储阵列 Pending CN103811060A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410078700.2A CN103811060A (zh) 2014-03-05 2014-03-05 Eeprom及其存储阵列
US14/584,246 US20150255124A1 (en) 2014-03-05 2014-12-29 Electrically erasable programmable read-only memory and storage array of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410078700.2A CN103811060A (zh) 2014-03-05 2014-03-05 Eeprom及其存储阵列

Publications (1)

Publication Number Publication Date
CN103811060A true CN103811060A (zh) 2014-05-21

Family

ID=50707720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410078700.2A Pending CN103811060A (zh) 2014-03-05 2014-03-05 Eeprom及其存储阵列

Country Status (2)

Country Link
US (1) US20150255124A1 (zh)
CN (1) CN103811060A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609134A (zh) * 2015-12-29 2016-05-25 上海华虹宏力半导体制造有限公司 存储系统及编程、擦除和读取方法
CN108735266A (zh) * 2017-04-24 2018-11-02 物联记忆体科技股份有限公司 具有字元抹除与减少写入干扰的非易失性存储器装置
CN109427387A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 存储阵列电路
CN114187948A (zh) * 2021-12-10 2022-03-15 苏州兆芯半导体科技有限公司 只读存储器阵列结构、芯片、电子设备及编码方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755779B2 (en) * 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080279000A1 (en) * 2005-12-06 2008-11-13 Renesas Technology Corp. Nonvolatile semiconductor memory
CN102509727A (zh) * 2011-12-02 2012-06-20 清华大学 陷阱电荷俘获型快闪存储器阵列结构及其操作方法
CN102610617A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种多比特sonos闪存单元、阵列及操作方法
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备
JP2013054807A (ja) * 2011-09-05 2013-03-21 Toppan Printing Co Ltd 不揮発性メモリ
CN103227174A (zh) * 2012-01-30 2013-07-31 北京兆易创新科技股份有限公司 一种半导体存储装置及其版图

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126498A (ja) * 1988-07-08 1990-05-15 Hitachi Ltd 不揮発性半導体記憶装置
US5418743A (en) * 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5923585A (en) * 1997-01-10 1999-07-13 Invox Technology Source biasing in non-volatile memory having row-based sectors
US5945717A (en) * 1997-03-11 1999-08-31 Micron Technology, Inc. Segmented non-volatile memory array having multiple sources
KR100242723B1 (ko) * 1997-08-12 2000-02-01 윤종용 불휘발성 반도체 메모리 장치의 셀 어레이 구조 및 그 제조방법
TW381344B (en) * 1998-06-08 2000-02-01 United Microelectronics Corp Manufacturing method for flash memory
US6069824A (en) * 1999-03-03 2000-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
TW561487B (en) * 2001-12-11 2003-11-11 United Microelectronics Corp Method for operating a non-volatile memory
US6844588B2 (en) * 2001-12-19 2005-01-18 Freescale Semiconductor, Inc. Non-volatile memory
JP3976774B1 (ja) * 2006-03-10 2007-09-19 株式会社Ｇｅｎｕｓｉｏｎ 不揮発性半導体記憶装置およびその制御方法
KR101434398B1 (ko) * 2007-05-03 2014-09-23 삼성전자주식회사 고전압 발생 회로를 포함하는 플래시 메모리 장치 및그것의 동작 방법
JP2010198685A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体メモリ
US8355287B2 (en) * 2009-08-25 2013-01-15 Aplus Flash Technology, Inc. Method and apparatus for operation of a NAND-like dual charge retaining transistor NOR flash memory device
US8923049B2 (en) * 2011-09-09 2014-12-30 Aplus Flash Technology, Inc 1T1b and 2T2b flash-based, data-oriented EEPROM design

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080279000A1 (en) * 2005-12-06 2008-11-13 Renesas Technology Corp. Nonvolatile semiconductor memory
JP2013054807A (ja) * 2011-09-05 2013-03-21 Toppan Printing Co Ltd 不揮発性メモリ
CN102509727A (zh) * 2011-12-02 2012-06-20 清华大学 陷阱电荷俘获型快闪存储器阵列结构及其操作方法
CN103227174A (zh) * 2012-01-30 2013-07-31 北京兆易创新科技股份有限公司 一种半导体存储装置及其版图
CN102610617A (zh) * 2012-03-31 2012-07-25 上海宏力半导体制造有限公司 一种多比特sonos闪存单元、阵列及操作方法
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609134A (zh) * 2015-12-29 2016-05-25 上海华虹宏力半导体制造有限公司 存储系统及编程、擦除和读取方法
CN105609134B (zh) * 2015-12-29 2019-10-22 上海华虹宏力半导体制造有限公司 存储系统及编程、擦除和读取方法
CN108735266A (zh) * 2017-04-24 2018-11-02 物联记忆体科技股份有限公司 具有字元抹除与减少写入干扰的非易失性存储器装置
CN108735266B (zh) * 2017-04-24 2021-06-22 物联记忆体科技股份有限公司 具有字元抹除与减少写入干扰的非易失性存储器装置
CN109427387A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 存储阵列电路
CN114187948A (zh) * 2021-12-10 2022-03-15 苏州兆芯半导体科技有限公司 只读存储器阵列结构、芯片、电子设备及编码方法
CN114187948B (zh) * 2021-12-10 2025-11-18 苏州兆芯半导体科技有限公司 只读存储器阵列结构、芯片、电子设备及编码方法

Also Published As

Publication number Publication date
US20150255124A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
EP2985763B1 (en) Sub-block erase
US7158419B2 (en) Methods of fabricating flash memory devices including multiple dummy cell array regions
CN101510441B (zh) 存储器的操作方法
US20120063223A1 (en) Most compact flotox-based combo NVM design without sacrificing EEPROM endurance cycles for 1-die data and code storage
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
CN204991153U (zh) 存储器单元和非易失性存储器
CN106663464A (zh) 具有eeprom功能的闪存系统
CN103227174B (zh) 一种半导体存储装置及其版图
CN103811060A (zh) Eeprom及其存储阵列
JP3775963B2 (ja) 不揮発性半導体メモリ装置の消去方式
CN102768855B (zh) 存储器阵列及电子设备
US20170103813A1 (en) Effective programming method for non-volatile flash memory using junction band to band hot electron
CN114023364A (zh) 分栅存储器阵列结构及操作方法
US20160155508A1 (en) Reduced Size Semiconductor Device And Method For Manufacture Thereof
JP3584181B2 (ja) 不揮発性半導体記憶装置
US10790021B2 (en) EEPROM, and methods for erasing, programming and reading the EEPROM
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
CN102376718B (zh) 低成本电可擦可编程只读存储器阵列
CN112802526B (zh) 低电流电子抹除式可复写只读存储器阵列的操作方法
JP4679569B2 (ja) 不揮発性半導体記憶装置
CN103811061B (zh) Eeprom及其存储阵列
CN107221350B (zh) 存储器系统、存储器阵列及其读和编程操作方法
CN104992726A (zh) 一种闪存电路及编程方法
JP3923822B2 (ja) ランダムプログラミングが可能な不揮発性半導体メモリ
CN112712844B (zh) 单闸极多次写入非挥发性内存阵列及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140521

RJ01 Rejection of invention patent application after publication