[go: up one dir, main page]

CN103782400A - 包括多组发光二极管的单片多结发光装置 - Google Patents

包括多组发光二极管的单片多结发光装置 Download PDF

Info

Publication number
CN103782400A
CN103782400A CN201280042881.2A CN201280042881A CN103782400A CN 103782400 A CN103782400 A CN 103782400A CN 201280042881 A CN201280042881 A CN 201280042881A CN 103782400 A CN103782400 A CN 103782400A
Authority
CN
China
Prior art keywords
leds
sub
led
submount
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280042881.2A
Other languages
English (en)
Inventor
T·D·罗维斯
J·艾贝森
S·海克曼
童涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/190,094 external-priority patent/US9093293B2/en
Priority claimed from US13/190,108 external-priority patent/US20120049214A1/en
Priority claimed from US13/190,126 external-priority patent/US8530921B2/en
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN103782400A publication Critical patent/CN103782400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一种经封装的发光二极管（LED），包括基台、基台上的单片多结LED、以及单片多结LED上的密封剂材料。单片多结LED包括基板、基台上的多个子LED、与子LED耦接并按照包括阳极接触点和阴极接触点的预定布置连接子LED的多个导电金属互连件、以及基板中的与子LED的布置并联耦接的静电放电保护电路。

Description

包括多组发光二极管的单片多结发光装置
相关申请的交叉引用
本申请是Ibbetson等人的标题为“High Voltage Low CurrentSurface Emitting LED”的美国专利申请No.12/814,241的部分继续申请并要求其权益，该美国专利申请No.12/814,241自身是Ibbetson等人的标题为“High Voltage Low Current Surface Emitting LED”的美国专利申请No.12/418,816的部分继续申请并要求其权益。
技术领域
本发明涉及发光二极管（LED）芯片，具体地涉及具有相互连接以允许高电压低电流操作的多个串联结的LED芯片。
背景技术
发光二极管（一个或多个LED）是将电能量转换为光的固态装置，并且，通常包括夹于相反掺杂层之间的半导体材料的一个或多个活性层。当横跨掺杂层施加偏压时，空穴和电子被注入活性层，在活性层中，空穴和电子复合以产生光。从活性层发射光，并且，从LED的全部表面发射光。
为了在电路或者其他类似的布置中使用LED芯片，已知的是将LED芯片封闭在封装中，以提供环境和/或机械保护、颜色选择、光聚焦等。LED封装还可以包括用于将LED封装与外部电路电连接的电引线、接触点或迹线。图1示出传统的LED封装，其通常包括通过焊料接合或导电环氧树脂安装在反射杯13上的单个LED芯片12。一根或多根接合线11将LED芯片12的欧姆接触点与引线15A和/或15B连接，引线15A和/或15B可以被附接到反射杯13或者与反射杯13成为一体。反射杯13可以被填充以封装材料16，该封装材料16可以包含波长转换材料，例如，磷光体。由LED以第一波长发射的光可以被磷光体吸收，该磷光体可以响应地以第二波长发射光。然后用透明的保护树脂14封装整个组件，该保护树脂14以透镜的形状被模制在LED芯片12的上方。
图2示出另一种传统的LED封装20，该LED封装20可以更适合于可以产生更多热的高功率操作。在LED封装20中，一个或多个LED芯片22被安装到诸如印刷电路板（PCB）载体的载体、基板或基台（submount）23上。反射器24可以被包括在基台23上，其包围LED芯片22并将由LED芯片22发射的光从封装20反射出去。可以使用不同的反射器，例如，金属反射器、全向反射器（ODR）和分布式布拉格反射器（DBR）。反射器24还可以对LED芯片22提供机械保护。在LED芯片22上的欧姆接触点和基台23上的电迹线25A,25B之间形成一根或多根接合线连接11。然后，用密封剂26覆盖安装的LED芯片22，该密封剂26可以对芯片提供环境和机械保护，同时也充当透镜。金属反射器24通常通过焊料或氧化树脂接合被附接到载体。
用于固态发光应用的许多LED部件尝试通过如下方式来实现高光输出：以尽可能高的电流且以通常用于各个LED的低电压来操作单个LED芯片。图3和4示出在EZ700.TM.LED产品称号下从
Figure BDA0000472299710000021
可得到的一个市售的LED30。LED包括单个LED结32以及在其顶部以扩展来自顶接触点36的电流的电流扩展结构34。电流扩展层也被包括在内。用于这些类型的单结LED芯片的具体的电压电平可以取决于用于LED的具体的材料系统和基于结电压所需的电压。例如，某些基于III族氮化物的LED可以具有在2.5到3.5伏的范围中的结电压，并且通过施加提高的电流电平来实现这些LED的增加的光通量。这种方法的一个缺点在于，在系统级别，高电流操作需要相对昂贵的驱动器，以为这样的部件提供稳定的DC电流源。此外，可对施加到这些LED芯片的电流的电平有限制，并且如果单结失败，那么芯片会不可用。
通过将若干个LED封装安装到单个电路板上，可以在组件水平实现更高的光输出。图5示出一种这样的分布式集成LED封装阵列50的横截面图，该LED封装阵列50包含安装到基板/基台54以实现更高光通量的多个LED封装52。典型的阵列包括许多LED封装，图5仅示出两个，以便易于理解和图示。或者，已经通过采用每一个空腔中都安装有单个LED的空腔的阵列提供了更高流量的部件（例如，由Lamina,Inc.提供的TitanTurboTMLED光引擎）。通过将适当的额定电流的多个LED封装串联地在电路板级进行组装，这种多LED部件布置还可以允许在高电压和低电流下操作。以高电压和低电流驱动固态发光部件可以提供更低成本的驱动器解决方案并最终降低系统成本。但是，这样的解决方案的更低的驱动器成本会由于多个单个部件的高成本而超支。
这些LED阵列解决方案的紧凑性会比期望的略低，这是由于其在相邻LED封装与空腔之间提供延伸的不发光“无效区（dead space）”。该无效区提供用于更大的装置，并且可以通过类似于准直透镜或反射器的单个紧凑型光学元件来限制将输出光束成形为特定的角度分布的能力。这使得提供在现有的灯的形状因子或甚至更小的形状因子内的定向或准直的光输出的固态照明灯具的构建难以提供。这就提出了这样的挑战，即，提供并入了LED部件的紧凑型LED灯结构，该LED部件供应1000流明的光通量水平以及来自小光源的更高的范围。
发明内容
一种单片多结发光装置（LED），包括：基台；在基台上的多个子LED，所述多个子LED中的每一个包括阳极接触点和阴极接触点；以及多个导电金属互连件，与子LED耦接并按照包括电串联连接的多串子LED的预定的布置连接子LED。
该单片多结发光装置还可以包括第一串子LED和第二串子LED，该第一串子LED包括阳极接触点和阴极接触点，并且，该第二串子LED包括阳极接触点和阴极接触点。
由第一串子LED和第二串子LED发射的组合光包括白光。
第一串子LED在被供能量时发射第一颜色的光，并且，第二串子LED在被供能量时发射与第一串子LED不同的第二颜色的光。
第一串LED中的LED包括活性区域结构，并且，第二串LED中的LED包括与第一串LED中的LED相同的活性区域结构。
第一串LED中的LED包括第一磷光体，并且，第二串LED中的LED包括与第一磷光体不同的第二磷光体。
第一磷光体包括红色磷光体，并且，第二磷光体包括绿色磷光体。
该单片多结发光装置还可以包括：用于多串子LED中的每一个的相应的接合垫。
一种封装发光装置（LED），包括：基台；以及该基台上的单片多结LED。该单片多结LED包括：基板，基台上的多个子LED，以及多个导电金属互连件，与子LED耦接并按照包括阳极接触点和阴极接触点的预定的布置连接子LED。该装置还包括：基台中的与单片多结LED并联耦接的齐纳装置；以及在单片多结LED上的密封剂材料。
该封装发光装置还可以包括：基台上的第一和第二接合垫；以及桥式整流器，包括与第一和第二接合垫耦接的输入端子、以及与齐纳装置的相应的阳极和阴极接触点耦接的输出端子。
该封装发光装置还可以包括基台上的光电传感器。
该封装发光装置还可以包括基台上的温度传感器。
子LED被串联连接在阳极接触点和阴极接触点之间。
该基台包括具有第一导电类型的硅，并且齐纳装置包括具有与第一导电类型相反的第二导电类型的硅基台中的掺杂区域。
该封装发光装置还可以包括基台上的绝缘层和在该绝缘层上的多个接合垫，并且接合垫中的第一接合垫延伸通过绝缘层，并且与硅基台中的掺杂区域接触。
该封装发光装置还可以包括硅基台中的具有第二导电类型的第二掺杂区域，并且接合垫中的第二接合垫延伸通过绝缘层，并且与硅基台中的第二掺杂区域接触。
第一接合垫与单片多结LED的阳极接触点电连接，并且第二接合垫与单片多结LED的阴极接触点电连接。
根据下面的详细描述和通过举例的方式示出本发明的特征的附图，本发明的这些和其它方面以及优点将变得显而易见。
附图说明
图1示出现有技术LED封装的截面图。
图2示出另一种现有技术LED封装的截面图。
图3示出根据某些实施例的现有技术LED芯片的俯视图。
图4是图3中的LED芯片的侧视图。
图5是根据某些实施例的现有技术LED封装的截面图。
图6是根据某些实施例的LED芯片的一个实施例的俯视图。
图7是沿着剖面线7-7的图6的LED芯片的截面图。
图8是示出图6中的LED芯片中的互连的示意图。
图9是示出根据某些实施例的LED芯片的另一个实施例之间的互连的示意图。
图10是示出根据某些实施例的LED芯片的另一个实施例之间的互连的示意图。
图11是示出根据某些实施例的LED芯片的另一个实施例之间的互连的示意图。
图12是示出根据某些实施例的LED芯片的另一个实施例之间的互连的示意图。
图13是根据某些实施例的单片LED芯片的另一个实施例的截面图。
图14是根据某些实施例的单片LED芯片的另一个实施例的截面图。
图15是根据某些实施例的单片LED芯片的另一个实施例的截面图。
图16是根据某些实施例的单片LED芯片的另一个实施例的截面图。
图17是根据某些实施例的利用通孔的单片LED芯片的实施例的截面图。
图18是根据某些实施例的利用通孔的单片LED芯片的另一个实施例的截面图。
图19是根据某些实施例的LED芯片的俯视图。
图20是根据某些实施例的另一个LED芯片的俯视图。
图21A是根据某些实施例的LED芯片的俯视图。
图21B是图21A的封装LED芯片的截面图。
图22是根据某些实施例的LED芯片的俯视图。
图23A-23C是示出根据某些实施例的LED芯片的形成的截面图。
图24是根据某些实施例的封装LED芯片的俯视图。
图25是图24的封装LED芯片的截面图。
具体实施方式
本发明包含安装在基板/基台（“基台”）上的多个LED结或子LED的单片LED芯片或部件，以产生单个紧凑型光源元件。如在本申请中所使用的，单片指其中发射器被安装在一个基板或基台上的LED芯片。根据本发明，多个结或子LED中的至少一些被布置在基台上，其中不同的实施例提供多系列的互连或者串联/并联互连的组合。根据本发明的LED芯片可以发射不同颜色的光，其中的某些实施例发射白光。
在一个实施例中，提供具有与传统高输出单结LED相同的尺寸或覆盖区（footprint）的LED芯片，该传统高输出单结LED使用低电压和高电流操作以提供高光通量操作。这种类型的传统LED芯片的活性区域基本上覆盖其基台。根据本发明，使用诸如标准蚀刻、光刻或离子注入的不同方法来将该区域分成多个结或子LED（“子LED”）。可以提供导电的互连件与绝缘特征的组合，以在基台上串联地互连子LED。
由于以高AC电压来提供电力，因此操作来自格栅的传统单结LED和LED发光系统需要某种类型的变压器和转换器电路，其成本会高，体积会大并且损耗会大。本发明提供新颖的LED芯片架构，该LED芯片架构被设计用来在高电压和低电流下操作，而不是现有的低电压和高电流配置。同等的整体LED性能可以被保持，而同时保持LED芯片的整体大小以及用于接触LED芯片的要求。通过将现有单结LED芯片的功能元件并入到每个子LED及其结中，同等的性能被实现。通过在用于单结LED芯片的相同基台上串联地连接各个子LED，高电压和低电流操作被实现。优选地，各个子LED被密集地封装（pack）以针对给定的芯片覆盖区最大化活性发射区域。在根据本发明的一个实施例中，与每个制造水平的临界尺寸的对准公差为2μm或更小，从而使得在相邻结之间几乎不浪费活性区域。
子LED的数量可以被定制或定做以满足可用的电压电平，或者电压电平可以被定制以满足由子LED呈现的结的数量。根据可用的操作电压，基台上的子LED的数量可以小到三个或者也可以为数百个。通过选择每个芯片的适当的子LED的数量和大小，LED芯片操作电压可以被定制以用于最终应用。例如，在50伏特和22mA下操作的16×225μm×225μm的多子LED装置（例如，使用15个子LED）可以以与在3V和350mA下操作的类似大小的单结装置相同的输出特征来操作。
本发明可以用来制造许多不同的LED芯片，这些芯片具有与许多市售单结LED芯片（诸如，可从
Figure BDA0000472299710000071
Inc购得的EZ
Figure BDA0000472299710000072
EZ700和EZ1000LED芯片）基本相同的大小和覆盖区。EZ700可以具有大约680×680μm的芯片区域以及大约650×650μm的活性结区域。EX1000LED芯片可以具有大约980×980μm的芯片区域以及大约950×950μm的活性结区域。这两者都商用地提供有单结，并且根据本发明，该单结布置可以被替换为串联地互连的多个子LED。
在保持相同的制造工序的同时，通过简单地改变用于形成子LED和导电互连件的制造掩模布局，可以实现不同数量的子LED以及结果目标操作电压和电流。例如，根据本发明的单片LED芯片可以具有20个串联连接的子LED。用于每个子LED的不同材料的系统可以呈现不同的子LED结电压。对于III族氮化物子LED，大约60伏特（或每个结3伏特）的驱动电压可以与大约20mA的操作电流一起使用。在使用大约150伏特（峰到谷）的美国电网的其它应用中，以每个结3伏特，单片LED芯片可以包含50个串联连接的子LED。对于超过大约350伏特（峰到谷）的欧洲电网，单片芯片可以包含超过100个串联连接的子LED。高电压和低电流LED芯片允许在高功率发光系统中使用更高效的驱动器电路。
根据本发明的单片LED芯片的不同实施例还可以在单个基台上包含多于一组的串联连接的子LED。根据在每个串联连接的串中的子LED的数量，这会要求两个相同或不同电平的电压被施加到基台，以驱动串联连接的子LED。其它实施例可以包含串联和并联互连的子LED的不同组合。在另一个实施例中，LED芯片可以被提供有已经被蚀刻的子LED，并且可以基于串联地互连的子LED的数量来确定操作电压。这允许具有标准数量的子LED的标准LED芯片被提供，这些LED芯片具有串联地连接某些或全部子LED的不同互连件，以实现期望的操作电压。但是，该方法会导致在LED芯片上使用少于所有的子LED。
根据本发明的实施例在许多方面不同于传统LED芯片架构和技术。本发明允许将单结LED分解成两个或更多的在单片表面发光芯片上串联连接的子LED。通过导电和电绝缘层以及特征的不同组合，每个子LED可以与其它的子LED电绝缘（远离迹线）。在不同的实施例中，这种绝缘还可以要求在结与导电基台或背面金属化之间插入电绝缘体层，并且为每个结产生单独的欧姆接触点。
由于其固有的缺陷容限，多结设计的另一个优点在于制程良率（每个晶片的良好芯片）可以提高。虽然单个短路（shorting）结缺陷将使单个结装置失败，但是在多结装置中的多个结的其中之一上的相同的缩短缺陷将仅会使单独的结失败。电信号将穿过缺陷结，并且，尽管缺陷结不会发光，但是剩下的结会正常操作。其余的都相等，本发明所允许的更高的产量（yield）可以降低基于美元的流明的LED发光的成本。
此外，与将多个小LED芯片或LED封装串联地串起来以在系统级别上实现高电压/低电流操作的可替换方案（例如，灯泡）相比，通过使发光结更靠近，本发明允许小得多的源大小。这导致更接近点源的源，从而在控制辐照模式（radiation pattern）的二级光学设计中允许更大的效率和灵活性。另一个优点在于，通过使用功率信号来驱动更接近传统电网的单片芯片，转换电网时的损耗可以被降低。单单作为降低转换损耗的结果，根据本发明的不同实施例可以导致系统操作效率高达百分之7的提高。本发明还允许转换驱动电路的大小的减小，这又降低了发射器封装或固态发光封装的整体大小。
本发明可以被应用于LED芯片级别，以使用串联连接的多结LED芯片来代替单结LED芯片。或者，本发明可以被应用于更大面积的应用，诸如，在晶片级别或晶片的各部分形成多个LED、子LED或结的串联连接。面积的量可以取决于不同的因素，诸如，期望的操作电压和由不同结覆盖的面积。本发明的不同实施例还可具有覆盖LED晶片级别的晶片或基台的不同区域的子LED。
在本文中参考某些实施例来描述本发明，但是应当理解，本发明可以以许多不同的形式来实现，并且不应当被解释为受限于在本文中阐述的实施例。特别地，在下面对本发明的描述是关于不同配置的多个串联连接的子LED进行的，但是应当理解，本发明可以被用于许多其它的配置中。子LED和不同部件可以具有超出图示的不同的形状和大小，并且不同数量的子LED可以被包括在阵列中。子LED中的某些或全部可以被涂敷有可包含磷光体加载粘接剂（phosphor loadedbinder）（“磷光体/粘接剂涂层”）的降频转换器涂层。
还应当理解，当诸如层、区域或衬底的元件被提及在另一个元件“上”时，它可以直接在该另一个元件上，或者，也可以存在中间层。此外，诸如“内”、“外”、“上”、“上方”、“下”、“在...之下”和“下面”的相对术语以及类似的术语在本文中可以被用来描述一个层或另一区域的关系。应当理解，除了在图中描绘的取向外，希望这些术语包括装置的不同取向。
虽然在本文中可以使用术语第一、第二等来描述各种元件、部件、区域、层和/或部分，但是，这些元件、部件、区域、层和/或部分不应该受这些术语的限制。这些术语仅仅用来将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分进行区分。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分。
在本文中，参考作为本发明实施例的示例性图示的横截面图图示对本发明实施例进行描述。照此，各层的实际厚度可以不同，并且例如，作为制造工艺和/或公差的结果，可以预期与图示的形状有所不同。本发明实施例不应当被构建为受限于本文中示出的区域的特定形状，而是应当包括由例如制造造成的形状的偏差。由于正常的制造公差，被示出或描述为方形或矩形的区域将通常具有圆的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，并且它们的形状不旨在示出装置的区域的精确形状并且不旨在限制本发明的范围。
图6和图7示出根据本发明的包括安装在基台64上的多个串联连接的子LED62a-c的高电压和低电流单片LED芯片60的一个实施例。应当理解，在其它实施例中，基台64可以包含用于LED芯片60的生长基板。本实施例涉及代替具有基本上覆盖基板64的活性区域的单结LED芯片（例如，如图3和图4所示）的单片LED芯片60。多个串联连接的子LED62a-c被布置以覆盖单结LED的同一表面区域或覆盖区，除了活性区域的某些部分可以被去除以分开子LED62a-c并允许子LED62a-c的串联互连。尽管只示出了三个子LED62a-c，但是应当理解，根据诸如期望的操作电压的不同因素，可以包括两个或更多的子LED。如上面所提到的，本发明和在本文中描述的实施例可以同样应用于更大面积的布置，诸如，晶片级别或晶片的各部分。
图8示出LED芯片60中的子LED62a-c之间的串联互连的一个实施例的示意图。如上面所提到的，更多的LED芯片可以以不同的串联或并联互连形式来提供。图9示出根据本发明的具有多于三个串联连接的子LED92的LED芯片90的另一个实施例的示意图。图10示出根据本发明的在单个输入和输出接触点95a、95b之间具有两个并联连接的子LED芯片94的串联连接的串的LED芯片93的另一个实施例的示意图。图11示出根据本发明的包含两者都具有其自身的输入和输出接触点99a、99b的两个子LED芯片98的串联连接的串的LED芯片96的另一个实施例的示意图。图12示出根据本发明的具有在输入和输出接触点104、106之间串联连接的并联连接的子LED电路102的LED芯片100的又一个实施例的示意图。该布置可以提供容错互连，其中，如果并行电路中的子LED的其中之一失败，则剩余的子LED可以继续发光。这些仅是可以在根据本发明的LED芯片中提供的许多不同的串联和并联布置中的一些。例如，在上述实施例中，每个子LED都可以包含其自身的子LED的串联或并联电路，或者子LED的任何串联/并联电路组合。
再次参考图6和图7，每个子LED62a-c可以具有与覆盖整个基台64的单结LED类似的特征和特性。子LED62a-c可以具有以不同方式布置的许多不同的半导体层。包含LED和子LED62a-c的层的制造和操作在本领域中通常是已知的，在本文中仅作简要的讨论。子LED62a-c的层可以使用已知处理来制造，其中一种合适的处理是使用金属有机化学气相沉积（MOCVD）。子LED62a-c的层通常包含夹在全部在生长基板上连续形成的第一和第二相反掺杂外延层之间的活性层/区域。
应当理解，附加的层和元件也可以被包括在每个子LED62a-c中，包括但不限于缓冲、成核、接触和当前扩展层，以及光提取层和元件。还应当理解，相反掺杂层可以包含多个层和子层，以及超晶格结构和夹层。活性区域可以包含：单量子阱（SQW）、多量子阱（MQW）、双异质结构或超晶格结构。层的顺序可以不同，并且在示出的实施例中，第一或底部外延层可以是n型掺杂层，第二或顶部外延层可以是p型掺杂层，尽管在其它实施例中，第一层可以是p型掺杂层并且第二层可以是n型掺杂层。其中p型层是底部层的实施例通常与作为安装在基台64上的倒装芯片的子LED相对应。在倒装芯片实施例中，应当理解，顶部层可以是生长基板，并且在不同的实施例中，生长基板的全部或部分可以被去除。在其中的生长基板被去除的那些实施例中，n型掺杂层被作为上表面暴露。在另一个实施例中，生长基板的多个部分可以被留在子LED62a-c上，并且在某些实施例中，生长基板的多个部分可以被成形或形成纹理以增强光提取。
子LED62a-c的层可以使用不同的材料系统来制造，其中，优选的处理系统是基于III族氮化物的材料系统。III族氮化物指在氮与元素周期表的III族中的元素（通常是铝（Al）、镓（Ga）和铟（In））之间形成的那些半导体化合物。该术语还指三元和四元化合物，诸如，氮化铝镓（AlGaN）和氮化铝铟镓（AlInGaN）。在根据本发明的一个实施例中，n型和p型层是氮化镓（GaN）并且活性区域是InGaN，但是应当理解，这些实施例可以包括具有不同组成的附加层，诸如，AlGaN缓冲层、具有GaN/InGaN层的超晶格结构以及含有AlGaN的覆盖层。在可选实施例中，n型和p型层可以是AlGaN、铝镓砷化物（AlGaAs）或铝镓铟砷磷化物（AlGaInAsP）。III族氮化物材料系统的不同组成可以具有不同的结电压，诸如，在2.5到3.5伏特的范围中。
子LED生长基板（未示出）可以由许多材料制成，诸如，蓝宝石、硅、碳化硅、氮化铝（AlN）、GaN，其中，适合的基板是碳化硅的4H多型体，尽管其它碳化硅多型体也可以被使用（包括3C、6H和15R多型体）。碳化硅具有某些优点，诸如，与蓝宝石相比与III族氮化物匹配的更紧密的晶体晶格，并且导致更高质量的III族氮化物膜。碳化硅还具有非常高的热传导性，从而使得在碳化硅上的III族氮化物的总输出功率不受基板的散热所限制（可以与在蓝宝石上形成的某些装置的情况相同）。SiC基板可以从Cree Research,Inc.,ofDurham,N.C.得到，并且用于生产其的方法在科技文献以及U.S.Pat.Nos.Re.34,861;4,946,547;和5,200,022中进行了阐述。
每个子LED62a-c可以具有第一和第二接触点，并且，在示出的该实施例中，子LED62a-c具有垂直的几何形状。如下文所述，如传统垂直几何形状装置那样，子LED62a-c可以在它们的上表面上以及在它们的底表面上被接触。如下文中的其它实施例中进一步描述的，本发明还可以使用具有横向几何形状的LED，其中，子LED可以从子LED的一侧或表面被接触，而不是如垂直几何形状的情况中那样在上表面或底表面上被接触。第一和第二接触点可以包括许多不同的材料，诸如，金（Au）、铜（Cu）、镍（Ni）、铟（In）、铝（Al）、银（Ag）或其组合。其它的实施例可以包含导电氧化物和透明导电氧化物，诸如，氧化铟锡、氧化镍、氧化锌、氧化镉锡、钛钨镍、氧化铟、氧化锡、氧化镁、ZnGa2O4、ZnO2/Sb、Ga2O3/Sn、AglnO2/Sn、In2O3/Zn、CuA1O2、LaCuOS、CuGaO2和SrCu202。使用的材料的选择可以根据接触点的位置以及期望的电特性，诸如，透明度、结电阻率和表面电阻。
子LED62a-c的某些实施例可以具有其它特征，并且，例如，基于III族氮化物的子LED可以具有其它特征以帮助从接触点扩展电流这一点尤其适用于将电流扩展到p型III族氮化物中，并且电流扩展结构可以包含覆盖部分或整个p型层的薄的半透明电流扩展层。这些层可以包含不同的材料，这些材料包括但不限于诸如铂（Pt）的金属或者诸如氧化铟锡（ITO）的透明导电氧化物。
如上面所提到的，在所示实施例中的子LED62a-c是安装到基台64的倒装芯片。其可以发生在晶片级别或者芯片级别。对于在晶片级别安装的倒装芯片，许多晶片接合技术可以被使用，并且，在示出的实施例中，金属接合堆68被包括在子LED62a-c与基台64之间，其中，一层或多层金属接合堆68在子LED62a-c上并且一层或多层的金属接合堆68在基台64上。当子LED62a-c是安装到基台64的倒装芯片时，来自子LED62a-c的金属层与来自基台64的金属层接触。足够的热被施加以使得金属层接合到一起，并且，当热被去除时，子LED62a-c被金属接合堆68固定到基台64。接合堆层可以由不同材料制成，诸如，Ni、Au和Sn，或者其组合。在晶片级别接合后，LED芯片60可以从晶片分离出来。应当理解，该倒装芯片接合还可以发生在LED芯片级别或者晶片级别的各部分处。
基台64可以由许多不同材料形成，诸如，硅、陶瓷、氧化铝、氮化铝、碳化硅、蓝宝石、或者聚合物材料，诸如，聚酰亚胺和聚酯等。在其它实施例中，基台64可以包括高反射性材料，诸如，反光陶瓷、电介质或类似于银的金属反射器，以增强从部件提取光。在其它实施例中，基台64可以包含印刷电路板（PCB），或者任何其它适合的材料，诸如，可以从The Bergquist Company of Chanhassen,Minn购得的贝格斯铝基板（T－clad）热复合（thermal clad）绝缘衬底材料。对于PCB实施例，可以使用不同的PCB类型，诸如，标准FR-4金属芯PCB，或者任意其它类型的印刷电路板。
如上所述，在传统的低电压和高电流单结LED芯片中，LED活性层可以跨全部或大部分基台64连续，从而提供单结单LED。然后，在某些实施例中，在电流扩展结构和特征的帮助下，电信号被施加到单LED。在LED芯片60中，单结LED芯片被分成绝缘体层70上的多个子LED62a-c（在下面进行描述）。可以使用许多不同的方法来实现这种分离，并且，在一个实施例中，连续LED层的各部分可以使用已知的蚀刻工艺来蚀刻掉，以提供子LED62a-c之间的物理分离。在其它实施例中，使用已知的光刻技术，各部分可以被去除。在一个实施例中，LED活性区域和掺杂层的各部分被蚀刻到绝缘层70以形成相邻LED62a-c之间的开口区域。在其它实施例中，在安装到基台64之前，子LED62a-c可以从单结LED分开。
应当理解，子LED62a-c的数量越多会导致子LED之间形成的开口的数量越多。在每个开口中，发光活性区域的一部分被去除，从而使得与覆盖相同面积的单结装置相比，可以存在更少的用于LED芯片的活性区域。随着子LED数量变得更多，活性发光区域通常有相应的减少。这种活性发光区域的减少可导致电流密度的相应提高以及LED芯片的发光的降低。活性发光区域的减少的越多，活性区域利用率（即，子LED装置的活性区域与LED覆盖区相比的比率）越小。为了最小化活性发光区域的减少，子LED之间的对准公差应当尽可能小，从而使得在子LED之间被去除的活性区域的量尽可能小。子LED之间的对准公差应当小于5微米，其中，优选公差为小于2微米。活性区域利用率应当大于50%，其中，适合的实施例具有大于75%的活性区域利用率。
在示出的实施例中，子LED62a-c被串联地连接，从而使得施加到第一子LED62a的信号穿过到达其余的串联连接的子LED62b、62c。为了允许这种类型的串联连接，子LED62a-c与诸如金属接合堆68的下面的导电特征电绝缘。在其它实施例中，基台64也可以是导电的，从而使得子LED62a-c也应当与基台64绝缘。为了提供这种电绝缘，基板绝缘体层70可以被包括在子LED62a-c与接合金属堆68以及下面的基台64之间。基板绝缘体层70可以使用传统方法被沉积在子LED62a-62c上，并且可以在将子LED62a-62c倒装芯片安装到基台64之前且在金属接合堆68的沉积之前被沉积。绝缘层70可以由许多不同绝缘材料制成，包括但不限于：氮化硅（SiN）、氮化铝（AlN）、二氧化硅（SiO2）、二氧化钛（TiO2）或氧化铝（Al2O3）。在某些实施例中，绝缘层70还可以充当用于蚀刻的蚀刻停止层，以将单个LED结分成多个子LED。
绝缘层70可以具有许多不同的厚度，其中的厚度足以承受施加到串联连接的子LED62a-c的电压。例如，对于其子LED被施加50伏特的LED芯片实施例，可以具有1000到10000埃
Figure BDA0000472299710000151
的SiN绝缘层厚度。但是，应当理解，绝缘层可以还具有许多不同的厚度。更厚的层可以提供对在沉积期间在绝缘层中形成的小的制造缺陷进行补偿的额外的优点。但是，更厚的层还可以降低LED芯片将热从子LED扩展到基台的能力。因此，当确定特定LED芯片的最佳厚度时，在缺陷容限与散热之间存在权衡。
导电底接触层72a-c被包括，其中，每一层都在子LED62a-c的其中之一与绝缘体层70之间。每个底接触层72a-c包含导电材料以将电流扩展到每个子LED62a-c的底层，其中，适合的材料是上述列出的用于第一和第二接触点的材料。底接触层72a-c可以使用诸如溅射或电子束（ebeam）工艺的已知工艺来制造。
某些或所有的子LED62a-c可以覆盖有一种或多种磷光体，其中，磷光体吸收至少部分LED光并发射不同波长的光，从而使得LED发射来自LED和磷光体的光的组合。在如上所述从单结分离子LED62a-c后，该涂层可以被施加到子LED。根据本发明的不同实施例包含白色发光子LED，其发射蓝色波长光谱的光，其中，磷光体吸收某些蓝色光并再次发射黄色光。子LED62a-c发射蓝色光和黄色光的白色光组合。在一个实施例中，尽管使用由基于(Gd,Y)3(Al,Ga)5O12:Ce系统（诸如，Y3Al5O12:Ce(YAG)）的磷光体制成的转换颗粒，全范围的广域黄色光谱发射是可能的，但是磷光体包含市售的YAG:Ce。其它可以用于白色发光LED芯片的黄色磷光体包括：Tb3- xRExO12:Ce(TAG)；RE=Y,Gd,La,Lu；或者Sr2-x-yBaxCaySiO4:Eu。
应当理解，不同的子LED62a-c可以覆盖有不同类型的磷光体以吸收LED光并发射不同颜色的光。例如，可以使用在蓝色和/或UV发射光谱中表现出激发的不同的黄色、绿色或红色磷光体。这些磷光体中的许多提供期望的峰值发射，具有高效的光转换并且具有可接受的斯托克司频移（Stokes shift）。
子LED62a-c可以使用许多不同方法被覆盖磷光体，其中，一种适合的方法在美国专利申请Ser.No.11/656,759和11/899,790中进行了描述，两者都被命名为“Wafer Level Phosphor Coating Method andDevices Fabricated Utilizing Method”，并且两者都通过引用并入本文。或者，LED可以使用诸如电泳沉积（EPD）的其它方法来覆盖，其中，适合的EPD方法在被命名为“Close Loop Electrophoretic Depositionof Semiconductor Devices”的美国专利申请Ser.No.11/473,089中进行了描述，其也通过引用并入本文。应当理解，根据本发明的LED封装还可以具有不同颜色的多个LED，其中的一个或多个可以是发射白光的。
为了允许串联互连，每个子LED62a-c还可以具有第一侧绝缘体74和第二侧绝缘体76。每个第一侧绝缘体74在其子LED62a-c的其中之一与将电信号传送到子LED62a-c的上表面（例如，n型层）的接触点或迹线之间提供电绝缘。这样做防止了施加到顶层的电信号被短路到不希望的层或LED的接触点。例如，第一子LED62a具有与第一子LED接触点的其中之一电接触的顶部接合线垫78。在子LED62a上的第一绝缘体74将侧表面和底接触点72a与接合线垫78电绝缘，从而使得施加到接合线垫78的电信号扩展到子LED62a的顶层中。
第一电连接器迹线80将来自第一子LED62a的底接触点72a连接到第二子LED62b的顶层。在第二子LED62b上的第一绝缘体74将第二子LED62b的侧表面与第一电连接器迹线80电绝缘，从而使得来自底接触点72a的电信号扩展到第二子LED62b的上表面中。类似地，在第三子LED62c上的第一侧绝缘体层74将第三子LED62c的侧面与将第二子LED的底接触点连接到第三子LED62c的上表面的第二电迹线82绝缘。
在第一子LED62a上的第二侧绝缘层76将第一子LED62a的侧表面与第一电迹线80绝缘，以防止迹线80短路到第一子LED62a。类似地，第二子LED62b上的第二侧绝缘层76防止第二电迹线82短路到第二子LED62b。被包括在用于第三子LED62c的底接触点72c上的第二接合线垫84以及在第三子LED62c上的第二侧绝缘层76将第三子LED62c与第二接合线垫84绝缘。这种侧绝缘体、接合垫和电迹线的布置允许施加到LED芯片60的电信号正确地通过子LED62a-c串联地发送。侧绝缘体层74、76可以由许多不同的材料使用已知工艺沉积制成，诸如，那些用于基台绝缘体层70的材料，包括但不限于SiN、AlN、SiO2、TiO2或Al2O3。
每个底接触层72a-c还可以包含与子LED62a-c中的一个或多个的底表面相邻的反射镜接触点86。该反射镜可以覆盖子LED62a-c的整个底表面或者可以覆盖的区域小于整个底表面，从而使得其与每个子LED上表面的发光开口对准（即，上表面的该部分不被接合线垫、迹线和绝缘材料覆盖）。反射镜接触点86可以包含诸如反射材料的许多不同的材料，或者可以包含诸如分布式Bragg反射器（DBR）的反射结构。除了充当到子LED62a-c的底层的欧姆接触点外，每个反射镜被布置为将从子LED62a-c的其中之一的活性区域发射的光向基台64反射，从而使得该光对来自子LED62a-c的其中之一的上表面的有用发射作出贡献。
在操作中，接合线可以被耦接到第一接合线垫78和第二接合线垫84，从而使得电信号可以被施加到子LED62a-c。该电信号穿过第一子LED62a，并且沿着第一电迹线80被传导到第二子LED62b。该电信号穿过第二子LED62b，并且沿着第二电迹线82被传导到第三子LED。然后，信号穿过第三子LED62c，其中，所有子LED响应于施加到接合线垫78、84的电信号发射光。
图13示出根据本发明的包含子LED112a-c的单片LED芯片110的另一个实施例。LED芯片110具有许多与LED芯片60类似的特征并且对于这些类似的特征，相同的附图标记将被用于本实施例（以及后续实施例）的描述，应当理解上述描述同样适用于本实施例。LED芯片110包含基台64，其中，接合金属堆68和基台绝缘体层70连续地布置在基台64上。底接触点72a-d被包括，其中，每一个都在子LED112a-c的其中之一与绝缘体层70之间。
子LED112a-c可以具有与描述的子LED62a-c相同的特征，其包括半导体层、接触点、磷光体、缓冲层、成核层、接触层和电流扩展层以及光提取层和元件。子LED112a-c还可以是如上所述的安装在基台64的倒装芯片，其中，子LED112a-c从单结LED分离并串联地耦接在一起。但是，子LED112具有横向几何形状而不是垂直几何形状，从而使得每个子LED的接触点从每个子LED底表面可以接近。在横向几何形状装置的一个实施例中，每个子LED的p型层和活性区域的一部分被去除，诸如，通过蚀刻以暴露n型层上的接触台面（mesa）。在n型层的台面上提供接触区域，从而使得子LED从相同侧（在这种情况中，底表面）接触接触点。这些接触点在被绝缘体层70覆盖之前并且在倒装芯片安装在基台64之前形成。
在第一子LED112a与绝缘体层70之间的底接触点72a包含第一接合线垫78，该第一接合线垫78被布置为使得施加到其的电信号扩展到底接触点72a。电信号从底接触点72a扩展到第一子LED112a。第一子LED112a的第一接触台面114a与第二底接触点72b重叠，并且第一接触点116a被布置在接触台面114a与第二底接触点72b之间。在第一接触台面114a处的电信号通过第一接触点116a被传导到第二底接触点72b。在第二底接触点72b处的电信号扩展到第二子LED112b中。类似地，第二接触台面114b与第三底接触点72c重叠，并且，第二接触点116b将电流从第二接触台面114b扩展到第三底接触点72c。第三底接触点72c扩展到第三子LED112c。第三接触台面114c与第四底接触点72d重叠，并且，第三接触点116c将电流扩展到第四底接触点72d。第二接合线垫84在第四底接触点72d上。
绝缘区域118被包括，以与接合线垫78、84以及第一、第二和第三台面相邻，以将它们与子LED112a-c的相邻半导体层绝缘。这样做防止了这些特征与子LED112a-c的不期望的层发生短路。绝缘体区域118可以由与上述侧绝缘体相同的材料使用已知工艺沉积制成，所述材料包括但不限于SiN、AlN、SiO2、TiO2或Al2O3。
与上述的LED芯片60相同，接合线可以被耦接到接合线垫78、84，并且电信号从接合线垫78、84串联地通过子LED112a-c。信号从接合线垫78传到第一底接触点72a，通过子LED112a并到达第一接触台面114a。在第一接触台面114a处的信号扩展到第二底接触点72b，并且类似地继续通过子LED112b、112c到达第二接合线垫84。LED芯片110被提供，不需要接合线或覆盖子LED112a-c的导电迹线。
图14示出根据本发明的LED芯片130的另一个实施例，其具有与上述LED芯片60中的子LED62a-c的方式相同的串联制造并互连的垂直几何形状子LED132a-c。但是，在本实施例中，基台134包含绝缘材料，并且相应的特征不需要被包括以将子LED132a-c与基台134绝缘。反之，子LED可以使用基台134与子LED132a-c之间的介电晶片接合层136安装到基台134。电信号从晶片接合垫78串联地扩展通过子LED132a-c，通过底接触点72a-c，通过第一电迹线80和第二电迹线82，并到达第二接合线垫84。由于基台134是绝缘的，因此穿过这些特征的电信号不会与基台短路。此外，由于基台134是绝缘的，因此介电层136的电击穿特性不太重要。
图15示出根据本发明的单片LED芯片160的另一个实施例，其依赖于其它方法来分离子LED162a-c。子LED162a-c具有横向几何形状，尽管本实施例同样适用于垂直几何形状的装置。子LED162a-c利用金属接合堆68和基台绝缘体层70被倒装芯片安装在基台64上。每个底接触点72a-d被以与图12中示出的LED芯片100的布置类似的方式布置在子LED162a-c之间。第一接合线垫78在底接触点72a上，第二接合线垫84在底接触点72d上。
代替机械地从单结LED分离子LED162a-c，使用隔离注入物（implants）来将不同区域相互电隔离，以在LED的半导体材料中形成绝缘或半绝缘区域。不同的注入物还被用于产生穿过LED半导体材料的导电路径，以在不必形成接触台面的情况下允许子LED的横向几何形状操作。
在示出的实施例中，第一、第二和第三导电注入物164a-c被包括在子LED162a-c中，其中，每一个导电注入物164a-c分别提供从第一、第二和第三底接触点72a-c的其中之一到每个子LED内的掺杂层的其中之一的导电路径。对于倒装芯片子LED，导电路径从底接触点72a-c向n掺杂层行进。导电路径可以使用诸如硅和氧的n+化合物植入来形成，尽管其它V或VI族元素也可以被使用。可以使用已知的离子注入方法，并且，在某些实施例中，n+注入物可能需要通过退火来激活。导电注入物164a-c提供在不必形成导电台面的情况下就具有到达n掺杂半导体层的导电路径的优点。但是，应当理解，这种布置还可以在具有如上所述的导电台面的实施例中使用。
可以使用深度隔离注入物166a、166b以在子LED162a-c之间提供电隔离，其中，每个注入物都延伸通过LED的半导体材料。许多不同的材料可以被用于隔离注入物，包括但不限于氮或铁。这些注入物166a、166b包含半绝缘或绝缘区域，该半绝缘或绝缘区域以与机械分离非常相似的方式阻挡相邻子LED之间的导电。
浅隔离注入物168a-c在底接触点72a-d之间的每个空隙之上的子LED162a-c中被提供，其中，每个浅隔离注入物168a-c向上穿过其子LED162a-c的其中之一的底掺杂层。在示出的实施例中，底掺杂层包含p型掺杂层。浅隔离注入物168a-c阻挡穿过每个p型层的电信号短路到导电注入物164a-c和底接触点72b-d的相邻底接触点。其为电信号提供穿过每个子LED162a-c的路径以使得电信号被发射，其中，子LED162a-c在第一接合线垫78与第二接合线垫84之间串联地电连接。
图16示出根据本发明的具有子LED182a-c的LED180的另一个实施例，其也依赖于注入物来在LED的半导体材料中形成绝缘或半绝缘区域，并且依赖于注入物来产生导电路径。但是，在本实施例中，单结LED包含绝缘或半绝缘缓冲层184。为了在相邻的子LED182a-c之间形成必要的绝缘，穿过半导体材料到达缓冲层的隔离注入物186a、186b被包括。通过隔离注入物186a、186b和缓冲层184，阻挡电流在子LED182a-c之间穿过。浅隔离注入物188a-c类似于LED芯片160中的浅隔离注入物168a-c，并且还将p型层与n接触点电隔离。导电注入物190a-c也被包括，其类似于导电注入物164a-c，并且通过LED芯片180的其它半导体层提供到n型层的电连接。这种布置也为电信号提供穿过每个子LED182a-c的路径以使得电信号被发射，其中，子LED182a-c在第一接合线垫78与第二接合线垫84之间串联地电连接。
如上文所讨论的，通过在基台上串联地连接各个子LED来实现高电压和低电流操作，其中，某些实施例具有与用于单结LED芯片的基台相同或类似的基台。为了实现有效操作，针对给定芯片覆盖区的活性发光区域应当最大化。如上面所提到的，在某些实施例中，与每个制造水平的临界尺寸之间的对准公差为2μm或更小，从而使得在相邻结之间几乎不浪费活性区域。这样做有助于最大化根据本发明的LED芯片的活性发光区域。其它实施例可以具有进一步最大化活性区域的其它特征和架构。
图17示出根据本发明的单片LED芯片200的另一个实施例，其中，通过最小化由接合垫占有的面积可以增大活性发光区域。LED芯片200类似于图7中示出的单片LED芯片60，并且包含在基台64上的子LED202a-c。LED芯片200还包含基台64与子LED202a-c之间的连续布置在基台64上的接合金属堆68和基台绝缘体层70。底接触点72a-c被包括，其中，每一个都在子LED202a-c的其中之一与绝缘体层70之间。第一子LED202a可以具有与第一子LED接触点的其中之一电接触的顶部接合线垫78。为了允许串联互连，每个子LED202a-c还可以具有第一侧绝缘体74和第二侧绝缘体76，其中，迹线80、82将子LED互连。
应当理解，接合线垫可以具有许多不同的形状和大小，其中，一个传统接合垫具有大约150平方μm的面积。在图17中示出的实施例中，子LED202c的活性发光区域被去除（即，蚀刻掉），以为第二接触点84留下台面。这样做减少了可以用于发光的活性区域。
再次参考图17，为了帮助最小化在形成第二接合垫台面时导致的活性发射区域的这种减少，在LED芯片200中可以包含代替接合垫的导电通孔204，以使得电连接到底接触点72c。在示出的实施例中，通孔204穿过绝缘层70到达金属堆68，但是应当理解，在其它实施例中的通孔可以进一步延伸，诸如，延伸到基台64和/或部分地穿过基台64。通孔204具有在底接触点72c的上表面上延伸的横向部分204a，以在两者之间提供良好的电接触。
与图7中的LED60相同，接合线可以被耦接到第一接合垫78，从而使得电信号可以被施加到子LED202a-c。但是，在本实施例中，
信号横跨接合垫78和基台64施加到子LED202a-c。
该电信号通过第一子LED202a穿过第一接合垫78，并且沿着第一电迹线80被传导到第二子LED202b。信号穿过第二子LED202b，并且沿着第二电迹线82被传导到第三子LED202c。然后，该信号穿过第三子LED202c。与图7中的LED60不同，该信号不从第三子LED202c传递到接合垫和接合线。反之，信号穿过通孔204并到达导电金属堆68。然后，该信号穿过基台64，该基台被电耦合以允许该信号通过基台离开LED200。在某些实施例中，LED芯片200可以被安装到印刷电路板（PCB）、散热器或具有耦接到基台64的导电特征的其它类似的结构。在示出的实施例中，所有子LED202a-c响应于施加到接合线垫78和基台64的电信号来发光。
通过利用通孔而不是子LED202c处的接合垫，更少的活性区域需要被去除。与需要150μm或更多面积的接合垫相比，通孔只需要该面积的一部分。在某些实施例中，通孔需要大约40μm或更少的面积，而在其它实施例中，其可以需要大约30μm或更少的面积。在另一个实施例中，其可以需要大约20μm或更少的面积。这种与接合线垫相比在大小上的降低导致了子LED活性区域的增加以及效率的相应增加。
根据本发明的通孔可以使用传统方法形成，诸如，形成用于通孔的开口的蚀刻以及用于形成通孔的光刻处理。应当理解，该通孔布置可以类似地在上述具有导电基台的任意LED实施例中使用。例如，图13的LED110可以提供有通孔而不是接合线垫84，其中的通孔与图17中的通孔204的布置类似。通孔还可以分别在图15和图16中的LED160和180中提供，代替接合线垫84。
根据本发明的通孔布置还可以被用于具有电绝缘基板的实施例中。图18示出类似于图14中示出的LED130的LED芯片210，并且LED芯片210包含安装在介电晶片接合层136上的第一、第二和第三子LED212a-c和绝缘基台134。电信号从晶片结合垫78串行地扩展通过子LED212a-c、通过底接触点72a-c、通过第一电迹线80和第二电迹线82。但是，该实施例不具有第二接合线垫，取而代之的是具有穿过介电层136和基台134的通孔214。该通孔还具有提供到底接触点72c的良好电接触的横向部分214a。由于基台134是电绝缘的，因此该通孔应当穿过并到达基台134的底表面。这样做使得通孔214可用于LED底表面的电接触。在某些实施例中，接触层216可以被包括在与通孔214电接触的基台64的底表面上，以允许在LED的底表面处有与通孔214有效的电接触。
与上述实施例相同，该通孔仅占用接合线垫在LED芯片上所需的面积的一部分。通过使用通孔代替接合线垫，更少的活性区域被去除。这样做留下来更多LED活性区域用于发光，从而提高了LED芯片的整体效率。
还应当理解，不同的实施例可以具有多于一个的通孔，并且这些通孔可以位于许多不同的位置。在具有多个通孔的那些实施例中，这些通孔可以具有不同的形状和大小，并且可以在LED中延伸到不同深度。还应当理解，不同的实施例也可以包含代替第一接合线垫使用的通孔。
如上面所提到的，本发明的一个优点在于与单结LED芯片相比的提高的容错性（failure tolerance）。现在参考图19，单片LED芯片220被示出具有在基台224上的多个串联地连接的子LED222。子LED222a被示出为具有故障结的子LED。当该子LED结出现故障时，子LED222a不会发光，但是其仍然可以导电，从而使得施加到子LED222a的电信号将被传导到串联连接接下来的其余子LED。其结果是，除了一个故障子LED222a，所有的子LED222都可以发光。
在许多应用中，由单个故障子LED而导致的光通量的降低是可以接受的。相反，当在单结LED芯片中结故障时，该装置不发光并且不能被使用。
本发明的不同实施例可以包含进一步提高容错性的其它特征。图20示出根据本发明的LED芯片230的另一个实施例，其与如上所述在图6和图7中示出的LED芯片60类似。其包括安装在绝缘层70上的第一、第二和第三子LED232a-c，绝缘层70在金属堆和基台（在示出的视图中不可见）上。LED芯片230还包含第一接合线垫78和第二接合线垫84。但是，在本实施例中，LED芯片可以包含在子LED232a-c之间的多个互连迹线，其中，示出的实施例具有两个互连迹线。第一电迹线80a和80b可以被包括在第一子LED232a与第二子LED232b之间并且将其互连，并且第二电迹线82a和82b可以被包括在第二子LED232b与第三子LED232c之间并且将其互连。LED芯片230还可以包含如上所述的第一和第二侧绝缘层，以在接合垫之间或在将电信号传送到子LED232a-c的上表面的第一与第二电迹线之间提供电绝缘。
在子LED之间提供多个空间独立的电互连件产生具有提高的缺陷或故障容限的LED芯片。如果电迹线中的一条在所述子LED中的两个之间失败，例如，由于变成电开路而失败，则相同LED之间的另一个电迹线可以在这两个LED之间传送电信号。即使两个子LED之间的迹线的其中之一失败，这种布置也允许LED芯片仍然可以操作。应当理解，根据本发明的LED芯片可以具有在相邻子LED之间的大于两个的电迹线，并且在不同的LED迹线之间可以包括不同数量的迹线。还应当理解，其它子LED特征对提高故障容限也是多余的，诸如，上述的接合线垫和/或通孔。
本发明的其它实施例在图21A中示出，其是包括子LED62a-62c的多个单独串65a-65c的单片单结发光二极管（LED）300A的俯视图。LED300A包括基台64和在该基台上的多个子LED62a-62i。每个子LED62a-62i都包括阳极接触点和阴极接触点。多个导电金属互连件80a-c、82a-c被耦接到子LED62a-62i，并以包括电串联连接的多个子LED串65a-65c的预定的布置连接子LED62a-62i。每个串都包括各自的阳极接触点78a-78c和阴极接触点84a-84c。因此，第一串65a包括子LED62a-62c，并且具有阳极接触点78a和阴极接触点84a。第二串65b包括子LED62d-62f，并且具有阳极接触点78b和阴极接触点84b，并且，第三串65c包括子LED62g-62i，并且具有阳极接触点78c和阴极接触点84c。
如图21B所示，每个子LED可以包括磷光体涂层63a-63c。磷光体涂层63a-63c可以包括如上所述的YAG磷光体。因此，子LED62a-62i可以发射白光。
在某些实施例中，如图22所示，不同的磷光体涂层可以被应用到每个串65a-65c。例如，第一磷光体涂层67a可以被应用到第一串65a，第二磷光体涂层67b可以被应用到第二串65b，并且，第三磷光体涂层67c可以被应用到第三串65c。或者，磷光体涂层可以被应用到一个或多个串，而一个或多个其它串可以没有磷光体涂层。
第一、第二和/或第三磷光体可以包括在受激时发射不同颜色的光的不同的磷光体。例如，第一磷光体可以包括蓝色磷光体，第二磷光体可以包括红色磷光体，并且第三磷光体可以包括绿色磷光体。在其它实施例中，第一和第二磷光体可以包括白色磷光体，并且第三磷光体可以包括红色磷光体。
因此，由装置300B发射的光可以是不同颜色的组合。此外，由于每个串65a-65c具有分离的阳极和阴极接触点，因此这些串可以使用不同的电流电平来驱动，从而可以容许调整由每种颜色发射的光的相对强度。因此，整个装置300B的色点（color point）可以通过适当地调整穿过各个串的电流的电平来调整。
某些实施例提供包括安装在具有内置静电放电（ESD）保护的基台上的多个子LED的单片多结发光二极管。这样的装置的形成在图23A-23C中示出。参考图23A，基台360被提供。基台360可以包括诸如硅的半导体材料。绝缘层312被设置在基台360上，并且多个接合垫310a到310d被提供在绝缘层312上。
一对掺杂区域305a、305d在基台360中被提供，并在其中形成齐纳二极管。掺杂区域305a、305d通过各个导电通孔342a、342d耦接到接合垫310a、310d。尽管只示出了两个掺杂区域305a、305d，一对掺杂区域可以被提供给要被包括在完成的装置中的每个子LED串。
参考图23B，包括多个子LED62a-62c的多结发光二极管被制造并接合到基台360。
参考图23C，多结发光二极管的基板60可以被去除，阳极接触点314a和阴极接触点314d可以分别被形成在接合垫310a、310d上。
根据某些实施例的包括单片多结LED的封装发光装置400在图24和图25中示出。参考图24和图25，封装发光装置400包括可以包括硅的基板410，在基板410上，单片多结LED450被安装。单片多结LED450包括基板460和其上的多个子LED405，这些子LED405可以以单串、多串或任何其它期望的步骤来耦接。
包括一个或多个齐纳二极管的静电放电保护电路435在基台410中被提供。封装发光二极管还包括基台410上的第一接合垫411和第二接合垫412，以及桥式整流器430，该桥式整流器430包括与第一和第二接合垫耦接的输入端子、以及分别与ESD电路435的相应的阳极和阴极接触点耦接的输出端子。
封装发光二极管还可以包括基台410上的光传感器420，以及连接到光传感器420的引线424a、424b。
封装发光二极管还可以包括基台410上的温度传感器433，以及连接到温度传感器433的引线434a、434b。
该基台可以包括具有第一导电类型的硅，并且ESD保护电路435可以包括具有与第一导电类型相反的第二导电类型的硅基台410中的掺杂区域。
在其它实施例中，如图23C所示，ESD保护电路可以从基台410省略，并且被包括在单片多结LED450的基板460中。
本发明的实施例可以被用于许多不同的发光应用，特别是那些使用小尺寸高输出光源的发光应用。其中的一些包括但不限于路灯、建筑照明、家庭和办公室照明、展示照明和背光。
尽管参考本发明的某些优选配置对本发明进行了详细描述，但是其它形式也是可能的。因此，本发明的精神和范围不应当被限制于上述版本。

Claims (19)

1.一种单片多结发光装置（LED），包括：
基台；
在基台上的多个子LED，所述多个子LED中的每一个包括阳极接触点和阴极接触点；以及
多个导电金属互连件，与所述子LED耦接，并按照包括电串联连接的多串子LED的预定布置连接所述子LED。
2.根据权利要求1所述的单片多结发光装置，还包括第一串子LED和第二串子LED，该第一串子LED包括阳极接触点和阴极接触点，并且该第二串子LED包括阳极接触点和阴极接触点。
3.根据权利要求2所述的单片多结发光装置，其中，由第一串子LED和第二串子LED发射的组合光包括白光。
4.根据权利要求2所述的单片多结发光装置，其中，第一串子LED在被供能量时发射第一颜色的光，并且，第二串子LED在被供能量时发射与第一串子LED不同的第二颜色的光。
5.根据权利要求4所述的单片多结发光装置，其中，第一串LED中的LED包括活性区域结构，并且，第二串LED中的LED包括与第一串LED中的LED相同的活性区域结构。
6.根据权利要求4所述的单片多结发光装置，其中，第一串LED中的LED包括第一磷光体，并且，第二串LED中的LED包括与第一磷光体不同的第二磷光体。
7.根据权利要求6所述的单片多结发光装置，其中，第一磷光体包括红色磷光体，并且第二磷光体包括绿色磷光体。
8.根据权利要求1所述的单片多结发光装置，还包括：
用于所述多串子LED中的每一串子LED的相应的接合垫。
9.根据权利要求1所述的单片多结发光装置，其中，各串子LED电串联连接，而在子LED之间没有使用接合线。
10.一种经封装的发光装置（LED），包括：
基台；
在基台上的单片多结LED，该单片多结LED包括：
基板，
基台上的多个子LED，以及
多个导电金属互连件，与子LED耦接并按照包括阳极接触点和阴极接触点的预定布置连接子LED；
在基台中并且与单片多结LED并联耦接的齐纳装置；以及
在单片多结LED上的密封剂材料。
11.根据权利要求10所述的封装发光装置，还包括：
基台上的第一和第二接合垫；以及
桥式整流器，包括与第一和第二接合垫耦接的输入端子、以及与齐纳装置的相应的阳极和阴极接触点耦接的输出端子。
12.根据权利要求10所述的封装发光装置，还包括：基台上的光传感器。
13.根据权利要求10所述的封装发光装置，还包括：基台上的温度传感器。
14.根据权利要求10所述的封装发光装置，其中，子LED被电串联连接在阳极接触点和阴极接触点之间。
15.根据权利要求10所述的封装发光装置，其中，基台包括具有第一导电类型的硅，并且，齐纳装置包括具有与第一导电类型相反的第二导电类型的在硅基台中的掺杂区域。
16.根据权利要求10所述的封装发光装置，还包括：基台上的绝缘层和在该绝缘层上的多个接合垫，其中，接合垫中的第一接合垫延伸通过绝缘层，并且与硅基台中的掺杂区域接触。
17.根据权利要求16所述的封装发光装置，还包括：硅基台中的具有第二导电类型的第二掺杂区域，其中，接合垫中的第二接合垫延伸通过绝缘层，并且与硅基台中的第二掺杂区域接触。
18.根据权利要求17所述的封装发光装置，其中，第一接合垫与单片多结LED的阳极接触点电连接，并且，第二接合垫与单片多结LED的阴极接触点电连接。
19.根据权利要求10所述的封装发光装置，其中，子LED按照所述预定布置被连接，而在子LED之间没有使用接合线。
CN201280042881.2A 2011-07-25 2012-07-24 包括多组发光二极管的单片多结发光装置 Pending CN103782400A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US13/190,094 US9093293B2 (en) 2009-04-06 2011-07-25 High voltage low current surface emitting light emitting diode
US13/190,108 2011-07-25
US13/190,094 2011-07-25
US13/190,108 US20120049214A1 (en) 2009-04-06 2011-07-25 Monolithic Multi-Junction Light Emitting Devices Including Multiple Groups of Light Emitting Diodes
US13/190,126 2011-07-25
US13/190,126 US8530921B2 (en) 2009-04-06 2011-07-25 High voltage low current surface emitting LED
PCT/US2012/048004 WO2013016355A1 (en) 2011-07-25 2012-07-24 Monolithic multi-junction light emitting devices including multiple groups of light emitting diodes

Publications (1)

Publication Number Publication Date
CN103782400A true CN103782400A (zh) 2014-05-07

Family

ID=47601498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280042881.2A Pending CN103782400A (zh) 2011-07-25 2012-07-24 包括多组发光二极管的单片多结发光装置

Country Status (2)

Country Link
CN (1) CN103782400A (zh)
WO (2) WO2013016346A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924661A (zh) * 2015-08-19 2018-04-17 韩国荪迪奥德公司 驱动显示器的方法
CN110235522A (zh) * 2016-07-28 2019-09-13 亮锐有限责任公司 调光led电路增广dc/dc控制器集成电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013101367A1 (de) * 2013-02-12 2014-08-14 Osram Opto Semiconductors Gmbh Halbleiterchip
WO2018022181A1 (en) * 2016-07-28 2018-02-01 Lumileds Llc Dimming led circuit augmenting dc/dc controller integrated circuit
US11373991B2 (en) * 2020-02-06 2022-06-28 Lumileds Llc Methods of manufacturing light-emitting devices with metal inlays and bottom contacts
US11575074B2 (en) 2020-07-21 2023-02-07 Lumileds Llc Light-emitting device with metal inlay and top contacts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930695A (zh) * 2003-12-09 2007-03-14 克里公司 半导体发光器件和子支架及其形成方法
US20100252840A1 (en) * 2009-04-06 2010-10-07 Cree, Inc. High voltage low current surface emitting led
CN101859758A (zh) * 2009-04-06 2010-10-13 美商克立股份有限公司 高电压低电流面发射led
CN101889345A (zh) * 2007-12-07 2010-11-17 奥斯兰姆有限公司 用于发光二极管底座的衬底以及发光二极管底座
CN101930972A (zh) * 2009-06-23 2010-12-29 西铁城电子股份有限公司 发光二极管装置
US20110006312A1 (en) * 2009-07-07 2011-01-13 Epistar Corporation Light-emitting device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP2004127988A (ja) * 2002-09-30 2004-04-22 Toyoda Gosei Co Ltd 白色発光装置
US7518158B2 (en) * 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
US7910395B2 (en) * 2006-09-13 2011-03-22 Helio Optoelectronics Corporation LED structure
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
GB0721957D0 (en) * 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
US8611057B2 (en) * 2008-09-09 2013-12-17 Inshore Holdings, Llc LED module for sign channel letters and driving circuit
US10290788B2 (en) * 2009-11-24 2019-05-14 Luminus Devices, Inc. Systems and methods for managing heat from an LED

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930695A (zh) * 2003-12-09 2007-03-14 克里公司 半导体发光器件和子支架及其形成方法
CN101889345A (zh) * 2007-12-07 2010-11-17 奥斯兰姆有限公司 用于发光二极管底座的衬底以及发光二极管底座
US20100252840A1 (en) * 2009-04-06 2010-10-07 Cree, Inc. High voltage low current surface emitting led
CN101859758A (zh) * 2009-04-06 2010-10-13 美商克立股份有限公司 高电压低电流面发射led
CN101930972A (zh) * 2009-06-23 2010-12-29 西铁城电子股份有限公司 发光二极管装置
US20110006312A1 (en) * 2009-07-07 2011-01-13 Epistar Corporation Light-emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924661A (zh) * 2015-08-19 2018-04-17 韩国荪迪奥德公司 驱动显示器的方法
CN110235522A (zh) * 2016-07-28 2019-09-13 亮锐有限责任公司 调光led电路增广dc/dc控制器集成电路
CN110235522B (zh) * 2016-07-28 2022-01-14 亮锐控股有限公司 调光led电路增广dc/dc控制器集成电路

Also Published As

Publication number Publication date
WO2013016355A1 (en) 2013-01-31
WO2013016346A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
US7985970B2 (en) High voltage low current surface-emitting LED
US8476668B2 (en) High voltage low current surface emitting LED
US9093293B2 (en) High voltage low current surface emitting light emitting diode
US8536584B2 (en) High voltage wire bond free LEDS
US20120049214A1 (en) Monolithic Multi-Junction Light Emitting Devices Including Multiple Groups of Light Emitting Diodes
US8089074B2 (en) Light emitting device having vertically stacked light emitting diodes
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
CN101515595A (zh) 安装发光装置的封装
CN103782400A (zh) 包括多组发光二极管的单片多结发光装置
KR20060087620A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지
US8455882B2 (en) High efficiency LEDs
KR101761854B1 (ko) 발광 다이오드 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140507