[go: up one dir, main page]

CN103377007A - 以无序方式传输的数据处理系统 - Google Patents

以无序方式传输的数据处理系统 Download PDF

Info

Publication number
CN103377007A
CN103377007A CN2013100770990A CN201310077099A CN103377007A CN 103377007 A CN103377007 A CN 103377007A CN 2013100770990 A CN2013100770990 A CN 2013100770990A CN 201310077099 A CN201310077099 A CN 201310077099A CN 103377007 A CN103377007 A CN 103377007A
Authority
CN
China
Prior art keywords
data
handling system
block
processing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100770990A
Other languages
English (en)
Inventor
J·延
杨少华
B·威尔逊
J·E·辛格莱顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN103377007A publication Critical patent/CN103377007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Computer And Data Communications (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明的各个实施例提供用于以无序方式传输的数据处理的系统和方法。例如，所公开的数据处理系统包括数据处理器，可操作地用来处理输入数据块并且产生相应的已处理输出数据块，其中已处理输出数据块按照它们处理的完成顺序从数据处理器中输出；以及调度器，可操作地用来接收输入数据块的处理优先级请求并且根据优先级请求分配数据处理器中的处理资源。

Description

以无序方式传输的数据处理系统
背景技术
已经开发了包括存储系统、蜂窝电话系统和无线传输系统的各种数据处理系统。在这些系统的每一个中，经由一些介质将数据从发送方传输到接收方。例如，在存储系统中，经由存储介质将数据从发送方（即，写功能）发送到接收方（即，读功能）。因为以数字数据的形式存储和传输信息，所以引入了（如果不校正时）可能损坏数据并且呈现不可用的信息的错误。任何传输的效率都受到由各种因素所导致的任何数据丢失的影响。已经开发了很多类型的数据处理器来检测和校正数字数据中的错误。例如，可以使用诸如最大后验（MAP）检测器和低密度奇偶校验（LDPC）解码器的数据检测器和解码器来检测和解码从存储或传输系统获取的数据位或多位符号的值。
来自存储系统的数据扇区或者其它数据块可能会在信噪比（SNR）上发生变化，并因此难以在存储或传输之后恢复原始数据。当顺序获取或接收数据时，可以在数据处理系统中提供存储缓冲器来存储正在被处理的数据。然而，诸如具有低SNR的那些数据块的数据块可能比其它数据块需要更长的处理时间。在处理期间可以将需要额外处理时间的数据块在存储器中保留更长的时间，从而即使完成了后续数据块的处理，也可以保持在存储器中备份后续数据块，尽管这增加了整体延迟。替代的，可以维护经过系统的数据流，以防止在存储器中备份已完成的数据块，尽管该防止可能导致一些数据块在它们被完全处理之前从存储器输出或清除，可能留下未校正的错误。
发明内容
本发明的各个实施例提供用于以无序方式传输（out of ordertransfer）的数据处理的系统和方法。例如，公开一种数据处理系统，其包括：数据处理器，可操作地用来处理输入数据块并且产生相应的已处理输出数据块，其中已处理输出数据块按照它们处理的完成顺序从数据处理器中输出；以及调度器，可操作地用来接收输入数据块的处理优先级请求并且根据优先级请求分配数据处理器中的处理资源。在一些情况下，调度器还可操作地用来接收输入数据块的顺序请求并且根据顺序请求处理输入数据块。数据块可以在它们从数据处理器输出时被识别。在一些实施例中，数据处理器是可操作地用来实现低密度奇偶校验算法的数据解码器，并且数据处理系统还包括可操作地用来检测输入数据块中的数据值的数据检测器。调度器可以可操作地用来基于优先级请求设置数据检测器和数据解码器中局部迭代和全局迭代的次数。
本发明内容仅仅提供根据本发明的一些实施例的概要。根据以下详细描述、所附权利要求和附图，本发明的许多其它目的、特征、优点和其它实施例将变得更加完全地显而易见。
附图说明
通过参考本说明书剩余部分所描述的附图，可以实现对本发明各个实施例的进一步理解。附图中，可以在多幅附图中始终使用相似的附图标记来指相似的组件。
图1描述了包括根据本发明各个实施例的以无序方式传输的数据处理系统的存储系统；
图2描述了包括根据本发明各个实施例的以无序方式传输的数据处理系统的无线通信系统；
图3描述了根据本发明各个实施例的以无序方式传输的数据处理系统的框图；
图4描述了可以在诸如图3的数据处理系统的数据处理系统中使用的存储器中的扇区分配；
图5描述了显示来自数据处理系统的数据块按序传输的图；
图6描述了显示来自数据处理系统的数据块无序传输的图；
图7描述了在根据本发明各个实施例的示例性数据处理系统中的读通道和硬盘控制器之间的输入/输出（I/O）端口和连接；
图8A和图8B分别描述了根据本发明各个实施例的图7中输入和输出I/O端口中的一部分的信号波形；以及
图9描述了显示根据本发明各个实施例的用于以无序方式传输的数据处理的方法的流程图。
具体实施方式
本发明的各个实施例涉及用于以无序方式传输的数据处理系统的装置和方法。数据处理系统对数据块执行诸如错误检测和校正的功能，并且可操作地用来按照与数据处理系统接收数据块的顺序不同的顺序来传输或者输出数据块。已快速处理的数据在处理完成时从数据处理系统输出，而需要额外处理或者时间的数据可以在数据处理系统中继续处理，即使其在已经完成的数据之前被接收到。在数据处理系统的一些实施例中提供控制信号，以允许请求特定数据块的处理，或者向数据块分配处理优先级。
在此所公开的以无序方式传输的数据处理系统可应用于处理经由虚拟的任何通道存储或传输的数据或者在虚拟的任何介质上的信息存储。传输应用包括（但不限于）光纤、射频通道、有线或无线局域网、数字用户线路技术、无线蜂窝、经由诸如铜或光纤的任何介质的以太网、诸如有线电视的有线信道以及地球卫星通信。存储应用包括（但不限于）硬盘驱动器、光盘、数字视频磁盘、磁带和诸如DRAM、NAND闪存、NOR闪存、其它非易失性存储器和固态驱动器的存储器设备。例如，数据处理系统可以是（但不限于）磁硬盘驱动器中的读通道，以检测和解码来自驱动器的数据扇区。
术语“扇区”在此关于多个示例性实施例来使用，但可以被认为通常涉及在以无序方式传输的数据处理系统中处理的数据块，而不考虑数据的源或者格式。在一些实施例中，数据处理系统可操作地用来当在扇区上完成处理时将每个扇区传输出去，例如，当数据收敛到数据处理系统中的特定值或者硬判决时。快速收敛的扇区在处理完成时被传输出去，而在不阻碍随后完成的扇区的情况下，需要额外处理来收敛或者收敛失败的扇区被允许保留在数据处理系统中以进行额外的处理。在一些实施例中，数据处理系统可操作地用来按照请求将特定扇区传输出去。数据处理系统还可以可操作地用来在接收到每个扇区时接收其优先级值并且基于它们的优先级值向扇区分配处理资源或者技术。
尽管在此公开的以无序方式传输的数据处理系统不限于任何特定应用，但在图1和2中显示了受益于本发明实施例的应用的几个示例。转向图1，例示了作为根据本发明一些实施例的以无序方式传输的数据处理系统的示例性应用的存储系统100。存储系统100包括具有根据本发明一些实施例的以无序方式传输的数据处理系统的读通道电路102。存储系统100可以例如是硬盘驱动器。存储系统100还包括前置放大器104、接口控制器106、硬盘控制器110、马达控制器112、主轴马达114、盘片（disk platter）116和读/写头组件120。接口控制器106控制到/来自盘片116的数据的寻址和时序。盘片116上的数据由当读/写头组件适当地位于盘片116上时可以由读/写头组件120检测的一组磁信号构成。在一个实施例中，盘片116包括依据纵向或者垂直的记录方案来记录的磁信号。
在典型的读操作中，通过马达控制器112将读/写头组件120精确地定位于盘片116的期望数据磁道上。马达控制器112不仅相对于盘片116定位读/写头组件120，并且还在硬盘控制器110的指导下通过移动读/写头组件120到盘片116的适当数据磁道来驱动主轴马达114。主轴马达114以确定的旋转速度（RPM）旋转盘片116。一旦将读/写头组件120放置于邻近适当的数据磁道，则随着主轴马达114旋转盘片116，读/写头组件120读取表示盘片116上的数据的磁信号。将所读取的磁信号作为表示盘片116上的磁数据的连续、微小模拟信号来提供。将该微小模拟信号从读/写头组件120经由前置放大器104传输到读通道电路102。前置放大器104可操作地用来放大从盘片116存取的微小模拟信号。进而，读通道电路102解码和数字化所接收的模拟信号，以重现原始写入盘片116的信息。将该数据作为读数据122提供给接收电路。作为解码所接收信息的一部分，读通道电路102使用以无序方式传输的数据处理系统来处理所接收的信号。可以与以下关于图3、7和8所公开的系统一致地来实现这样的以无序方式传输的数据处理系统。在一些情况下，可以与以下关于图9所公开的流程图一致地来执行数据处理。写操作基本上与在前读操作相反，具有被提供给读通道电路102的写数据124。接着编码该数据并且将其写入盘片116。
应当注意到，可以将存储系统100集成在诸如（例如）基于RAID（廉价磁盘冗余阵列或者独立磁盘冗余阵列）的存储系统的较大存储系统中。这样的RAID存储系统通过冗余（将多个磁盘组合为一个逻辑单元）来增加稳定性和可靠性。数据可以分布在根据多种算法而被包含在RAID存储系统中并且操作系统可以将其作为单个磁盘来访问的多个磁盘上。例如，可以将数据镜像到RAID存储系统中的多个磁盘上，或者可以按照多种技术将数据分段并且分布在多个磁盘上。如果RAID存储系统中的少量磁盘发生故障或者变得不可用，则可以使用错误校正技术基于来自RAID存储系统中其它磁盘的剩余数据部分来重现丢失数据。RAID存储系统中的磁盘可以是（但不限于）诸如存储系统100的单个存储系统，并且可以相互靠近或者为了增加安全性而分布得更广。在写操作中，将写数据提供给控制器，其在磁盘上存储写数据（例如通过镜像或者通过条带化（stripe）写数据）。在读操作中，控制器从磁盘获取数据。控制器接着将RAID存储系统作为单个磁盘来产生所生成的读数据。
转向图2，显示了根据本发明一些实施例的包括接收器204的无线通信系统200或者数据传输设备，所述接收器204包括以无序方式传输的数据处理系统。通信系统200包括本领域中已知的能够通过传输介质206发射已编码信息的发射器202。接收器204从传输介质206接收编码数据。接收器204包含以无序方式传输的数据处理系统。可以与以下关于图3、7和8所描述的系统一致地来实现这样的以无序方式传输的数据处理系统。在一些情况下，可以与以下关于图9所公开的流程图一致地来执行数据处理。
转向图3，描述了根据本发明一个或多个实施例的以无序方式传输的数据处理系统300。数据处理系统300包括接收模拟信号304的模拟前端电路302。模拟前端电路302处理模拟信号304并且将已处理模拟信号306提供给模数转换器电路310。模拟前端电路302可以包括（但不限于）本领域中已知的模拟滤波器和放大器电路。基于在此所提供的公开内容，本领域技术人员将认识到可以作为模拟前端电路302的一部分来包括的各种电路。在一些情况下，从与存储介质（例如，116）相关地布置的读/写头组件（例如，120）得到模拟信号304。在其它情况下，从可操作地用来从传输介质（例如，206）接收信号的接收器电路（例如，204）得到模拟信号304。传输介质可以是有线的或无线的。基于在此所提供的公开内容，本领域技术人员将认识到可以从其得到模拟输入304的各种源。
模数转换器电路310将已处理模拟信号306转换为相应的一系列数字采样312。模数转换器电路310可以是本领域中已知的能够产生与模拟输入信号对应的数字采样的任何电路。基于在此所提供的公开内容，本领域技术人员将认识到可以与本发明的不同实施例相关地使用的各种模数转换器电路。将数字采样312提供给均衡器电路314。均衡器电路314对数字采样312应用均衡算法以产生均衡输出316。在本发明的一些实施例中，均衡器电路314是本领域中已知的数字有限冲激响应（DFIR）滤波器电路。在一些情况下，均衡器314包括足够的存储器来保存一个或多个代码字（codeword），直到数据检测器电路320可用于处理。可行的是，可以直接从例如固态存储系统的存储设备接收均衡输出316。在此情况下，当将数据作为数字数据输入来接收时，可以省略模拟前端电路302、模数转换器电路310和均衡器电路314。
数据检测器电路320可操作地用来对所接收的代码字或者数据集应用数据检测算法，并且在一些情况下，数据检测器电路320可以并行地处理两个或更多个代码字。在本发明的一些实施例中，数据检测器电路320是本领域中已知的Viterbi算法数据检测器电路。在本发明的其它实施例中，数据检测器电路320是本领域中已知的最大后验数据检测器电路。注意，在其最宽泛的含义上使用通用短语“Viterbi数据检测算法”或者“Viterbi算法数据检测器电路”，以指包括（但不限于）双向Viterbi检测算法或者双向Viterbi算法检测器电路的任何Viterbi检测算法或Viterbi算法检测器电路或者其变形。同样，在其最宽泛的含义上使用通用短语“最大后验数据检测算法”或者“最大后验数据检测器电路”，以指包括（但不限于）简化的最大后验数据检测算法和max-log最大后验数据检测算法或者相应检测器电路的任何最大后验检测算法或者检测器电路或者其变形。基于在此所提供的公开内容，本领域技术人员将认识到可以与本发明的不同实施例相关地使用的各种数据检测器电路。数据检测器电路320基于来自均衡器电路314或者来自中央存储器电路330的数据集的可用性而启动。
一旦完成，数据检测器电路320提供检测器输出322。检测器输出322包括软数据。如在此使用的那样，在其最宽泛的含义上使用短语“软数据”，以指可靠性数据，可靠性数据的每个实例指示已经正确检测相应的比特位置或者一组比特位置的似然性（likelihood）。在本发明的一些实施例中，软数据或者可靠性数据是本领域中已知的对数似然比数据。将检测输出322提供给局部交织器电路324。局部交织器电路324可操作地用来对检测输出322中包含的数据集的子部分（即，局部数据块）进行混洗并且提供存储到中央存储器电路330的已交织代码字326。交织器电路324可以是本领域中已知的能够对数据集进行混洗（shuffle）以产生重新排列的数据集的任何电路。将已交织代码字326存储到中央存储器电路330。已交织代码字326在中央存储器电路330中作为所存储的代码字332来访问并且由全局交织器/解交织器电路334来进行全局交织。全局交织器/解交织器电路334可以是本领域中已知的能够全局地重新排列代码字的任何电路。全局交织器/解交织器电路334将解码器输入336提供到低密度奇偶校验（LDPC）解码器340中。基于在此所提供的公开内容，本领域技术人员将认识到可以与本发明的不同实施例相关地使用的其它解码算法。LDPC解码器340以局部迭代次数可变的方式对解码器输入336应用数据解码算法。
当LDPC解码器340收敛失败（即，未能产生原始写入的数据集）并且通过LDPC解码器340的局部迭代次数超过阈值时，将所生成的解码输出作为解码输出342往回提供给中央存储器电路330，所述解码输出存储在中央存储器电路330中并等待通过数据检测器电路320和LDPC解码器340的另一次局部迭代。可以在数据处理系统300中同时处理多个扇区，当其它扇区在LDPC解码器340中收敛并且从Y队列318和LE队列330中输出和清除时，允许额外的扇区进入数据检测器320。
在解码输出342到中央存储器电路330的存储之前，对解码输出342进行全局解交织以产生存储到中央存储器电路330的全局解交织输出344。全局解交织对早前应用到所存储的代码字332的全局交织进行反转，以产生解码器输入336。一旦数据检测器电路320可用，则从中央存储器电路330访问此前存储的解交织输出344并且通过解交织器电路346对其进行局部的解交织。解交织器电路346重新排列解码器输出350以反转最初由交织器电路324执行的混洗。将所生成的解交织输出352提供给数据检测器电路320，在数据检测器电路320中解交织输出352用来指导作为平衡输出316而接收的相应数据集的后续检测。
替代地，当解码输出在具有低延迟调度的非二进制LDPC解码器340中收敛（即，产生原始写入的数据集）时，将所生成的解码输出作为输出代码字354提供给解交织器电路356，即使早前在模拟输入304接收的扇区还没有收敛。解交织器电路356重新排列数据以反转应用到数据的全局和局部交织以产生解交织输出360。将解交织硬判决输出360提供给控制器362。在一些实施例中，控制器362是硬盘控制器电路，其启动磁存储设备的读取操作并且其接收所生成的数据且将其提供给诸如通用计算机系统的外部设备。
例如通过分配所检测和解码的每个代码字的位置以及通过管理所执行的局部和全局迭代的最大次数、基于输入控制信号372设置扇区的处理优先级和在输出控制信号374上提供与输出数据有关的状态,使用调度器370来调度通过数据处理系统300中的检测器320和LDPC解码器340以及通过内部存储器队列330的数据流。可以使用输入控制信号372来请求特定扇区。调度器控制信号372和374可以连接到例如硬盘控制器362。
在一些实施例中，调度器370可操作地用来为不同的数据块或者扇区灵活地提供不同的处理功率。调度器370在处理期间基于输入控制信号372和诸如功率管理方案和扇区操作度量的其它因素给扇区指定不同的优先级。调度器370分配数据处理系统300中的资源，根据优先级向扇区提供不同级别的处理能力。例如，调度器370可以控制LDPC解码迭代的次数、诸如Y平均、针对性符号翻转（TargetedSymbol Flipping，TSF）、无同步标记重试（No SyncMark Retry，NSM）的重试特征等。
关于图3，术语数据处理系统用来指所示的从模拟输入304到提供给控制器362的硬判决输出360的整个读通道。然而，以无序方式传输的数据处理系统不限于该示例性应用。更通常地，以无序方式传输的数据处理系统可以包含按照能够以与输入不同的顺序来生成输出的方式来处理数据的任何设备或者系统。在一些实施例中，以无序方式传输的数据处理系统还包括提供控制接口，该控制接口使得能够从系统请求特定数据并且进行数据优先级指定。例如，如果接近硬盘控制器转发扇区到主机的时间限制，控制器使用输入控制信号372从数据处理系统请求扇区并且致使扇区被提前处理。作为另一个示例，可以为“推测性”读取的扇区（其并不是由外部主机所请求而可能是基于此前读取的扇区所请求的）指定低优先级。
因为可以在处理完成时从存储器无序地输出和清除数据扇区并且仅仅保存当前正在被处理的扇区，所以增加了存储器使用的效率。使用控制信号的扇区标记在扇区输出时标识扇区。通过在不备份已经完成解码的后续扇区的情况下在慢收敛扇区上运行更多的解码迭代，可以增加SNR增益。反之，在无需等待完成最大数量的局部或全局迭代、减少重试操作的次数以及像其它类型的处理一样输出它们并且为其它扇区释放数据处理系统的情况下，与正常相比可以更早地从系统中清除收敛失败的具有大量错误的扇区。
图4-6中例示了根据本发明一些实施例的扇区的无序传输。图4中例示了诸如Y队列318和LE队列330的存储器400中的扇区分配，其中在存储器400的不同位置存储四个数据扇区中的第一、第二、第三和第四扇区402、404、406和410。可以按顺序（如图4中所示）或者无序地存储扇区402、404、406和410，只要它们可以被调度器370识别和追踪。当扇区的处理完成并且将其从数据处理系统中输出时，将其从存储器400清除，以允许接收和存储另一个输入扇区以进行处理。当每个扇区的处理完成时可以从存储器400输出和清除扇区，或者可以使用输入控制信号372指定顺序。图5中例示了输出顺序500的一个示例，例示了当在图3的数据处理系统300的硬判决输出360处生成它们时扇区502、504、506和510的顺序。在该示例中，或者因为按顺序完成处理，或者因为控制器362使用输入控制信号372来请求该顺序，或者因为禁止了无序传输，所以按顺序输出四个扇区中的第一、第二、第三和第四扇区502、504、506和510。图6中例示了另一个示例性输出顺序600，其中直到第二、第三和第四扇区602、604和606之后才输出第一扇区610。再次，可以因为在扇区602、604和606之后完成扇区610的处理，或者因为控制器362使用输入控制信号372请求该顺序而产生该顺序600。
转向图7，描述了根据本发明一些实施例的包括读通道702和硬盘控制器704的示例性数据处理系统700。外部主机（未示出）可以与硬盘控制器704通信，请求存储在磁存储设备上的数据。硬盘控制器704指示读通道702检测和解码包含数据的扇区。硬盘控制器704还可以指定读通道702应处理单个扇区的顺序和优先级。在一些实施例中，这些指令还触发以上关于图1所公开的读/写头组件对磁盘上磁信号的读取。
当已经通过读通道702检测和解码扇区时，将它们与传输扇区时用来标识扇区的对扇区进行标记的信号一同传输到硬盘控制器704。图7中显示了根据本发明一些实施例的可以在读通道702和硬盘控制器704之间使用的一些控制信号706。硬盘控制器704指示读通道702使用rdgate信号710执行读操作。硬盘控制器704可以使用sector_tag信号712标识将要读取的一个扇区或者多个扇区，并且还可以使用sector_priority信号714指定将要赋予给每个所请求的扇区的处理优先级。在一些实施例中，使用sector_tag信号712来请求读通道702传输特定扇区，并且当不使用sector_tag信号712时，单独使用rdgate信号710来请求读通道702读取下一个扇区（当其准备就绪时将从读通道702进行传输），而不管输出顺序。读通道702可以执行诸如以上所公开的那些功能的处理功能来检测和解码数据扇区。当已经通过读通道702处理了数据扇区时，例如当扇区的数据值已经在解码器中收敛并且满足奇偶校验时，读通道702传输数据到硬盘控制器704。从读通道702到硬盘控制器704的data_valid_r信号716指示正在传输有效数据。在数据扇区传输即将结束之前断言last_data_r信号720，以指示针对传输结束而准备硬盘控制器704。通过nrz_clk信号722和nrz_data信号724传输时钟和数据，其在一些实施例中以非归零格式来传输。使用nrz_tag信号726来标识正在从读通道702传输到硬盘控制器704的扇区。可以以诸如扇区号的任何适当方式来标识扇区。控制信号706还可以包括指示已处理扇区在处理之后是否通过奇偶校验或者其他错误校验的状态信号。当硬盘控制器704已经接收到扇区时，其可以在将所请求的数据返回到外部主机之前记录扇区，或者可以按照从读通道702接收它们的顺序返回扇区。硬盘控制器704还可以在将数据返回到外部主机之前对数据执行其它功能。
转向图8A和8B，例示了根据本发明各个实施例的图7中读通道702和硬盘控制器704之间的一些输入和输出I/O端口的信号波形。图8A中例示了从硬盘控制器704到读通道702的信号，而图8B例示了从读通道702到硬盘控制器704的信号。特别地，可以使用诸如总线的其它机制来组合或者传输信号。信号可以是单向或者双向的。例如，可以在或者读通道702或者硬盘控制器704中生成nrz_clk信号722并且将其用来在读通道702和硬盘控制器704之间的方向上同步其它信号，或者可以在读通道702和硬盘控制器704之间使用分离的时钟信号。通过硬盘控制器704断言rdgate信号710来请求扇区的读操作，并且sector_tag714信号标识将要读取的扇区。sector_tag714可以在断言rdgate信号710的整个期间，或者在nrz_clk722周期期间或者其它期间保持有效。rdgate信号710可以在任何适当期间保持断言，例如直到读通道702使用另一个信号（未示出）进行通知，或者在预定的时间期间内。
读通道702在传输扇区到硬盘控制器704时断言data_valid_r信号716，此外，可以使用例如在扇区的nrz_clk722的最后周期断言的last_data_r信号720来通知扇区的结束。nrz_tag信号726标识从读通道702传输到硬盘控制器704的扇区，并且可以例如从扇区的开始810到结束812保持处于该状态，或者可以仅仅在扇区开始时使用。
在没有在此所公开的无序传输的情况下，读通道702可以按顺序将扇区转发到硬盘控制器704，即，依据rdgate命令710的顺序依序地传输扇区数据和相关联的标志到硬盘控制器704，而不管解码器中扇区收敛的顺序。在此情况下，将慢收敛扇区在其完成之前从读通道702中踢出以防止备份已经完成的快收敛扇区，或者允许保持快收敛扇区的备份以允许继续慢收敛扇区的处理。
转向图9，流程图900描述了根据本发明各个实施例的以无序方式传输的数据处理系统中处理数据的方法。流程图900显示了可以由诸如图3和7中公开的那些电路的电路来执行的处理数据扇区的方法。沿着流程图900，接收读取数据扇区的请求（块902）。该请求可以例如通过硬盘控制器（例如，362）通知读通道中的调度器（例如，370）来做出。该请求可以例如使用sector_tag信号712来指定将会影响输出顺序的特定扇区，或者可以请求读取下一个扇区。在本发明的一些实施例中，在处理完成时从读通道中输出扇区，而不管从硬盘控制器接收读请求的顺序。如果接收到优先级请求，则指定数据扇区的处理优先级（块904）。例如，如果优先级请求由硬盘控制器做出，则读通道中的调度器可以指定诸如处理顺序、要执行的局部解码迭代次数和全局处理迭代次数的资源。
当通过读/写头或者数据传输通道从诸如磁盘的磁介质中读取时，通过数据处理系统接收与所请求的数据扇区对应的模拟信号（块906）。基于在此所提供的公开内容，本领域技术人员将认识到模拟输入的各种源。将模拟输入转换为一系列数字采样（块908）。该转换可以使用本领域中已知的模数转换器电路或者系统。注意，可以使用本领域中已知的能够将模拟信号转换为表示所接收的模拟信号的一系列数字值的任何电路。对所生成的数字采样进行均衡以产生均衡输出（块910）。在本发明的一些实施例中，使用本领域中已知的数字有限冲激响应电路来完成均衡。基于在此所提供的公开内容，本领域技术人员将认识到根据本发明不同实施例的可以替代这类数字有限冲激响应电路用来执行均衡的各种均衡器电路。
确定数据检测器电路是否可用（块912）。当数据检测器电路可用时（块912），将数据检测算法应用到均衡输出以产生检测输出，所述均衡输出受到当可以从中央存储器电路获得解码输出（例如，通过数据检测器电路和数据解码器电路的第二次和后续迭代）时从该解码输出得到的数据集的指导（块914）。在本发明的一些实施例中，数据检测算法是本领域中已知的Viterbi算法。在本发明的其它实施例中，数据检测算法是本领域中已知的最大后验数据检测器电路。将从检测输出导出的信号（例如，检测输出的局部交织版本）存储到中央存储器（例如，230）以等待由数据解码器电路进行处理。（块916）
与此前所述的数据检测处理并行地，确定数据解码器电路是否可用（块918）。当数据解码器电路可用时（块918），从中央存储器访问此前所存储的检测输出的导出值并且将其用作所接收的代码字（块920）。在数据解码器电路中迭代地处理所接收的代码字以产生解码输出（块922）。在本发明的一些实施例中，数据解码算法是LDPC解码算法。基于在此所提供的公开内容，本领域技术人员将认识到可以与本发明的不同实施例相关地使用的其它解码算法。将解码输出的导出值存储到中央存储器电路（块924）。确定是否已经在数据解码电路中转换了数据值（块926）。在一些实施例中，这包括确定表示数据的解码值的似然性的对数似然比率值是否达到特定阈值，和/或是否满足数据的奇偶校验公式。当数据解码收敛时（块926），从数据处理系统输出数据扇区的解码输出（块928）。可以将解码输出作为硬判决数据从中央存储器电路中传输出去并且将其从中央存储器电路中清除，为将要被读取、检测和解码的另一个数据扇区释放空间。按照完成顺序（或者在一些情况下，按照请求顺序）将数据扇区从数据处理系统中传输出去。替代地，当数据解码收敛失败时（块926），数据处理继续进行另一个局部迭代（块918），直到已经执行了最大次数的局部迭代，此时执行另一个全局迭代（块912）。
注意，图9中步骤的执行顺序不限于所示的顺序，并且可以并行地执行步骤。例如，当空间变得可用时可以同时处理中央存储器电路（例如，230）中存储的多个扇区，根据请求的读取顺序（如果存在的话）和/或指定给每个扇区的处理优先级交织进行中央存储器电路中扇区的全局迭代。
应当注意到，上面应用中所述的各种块可以与其它功能一同以集成电路来实现。这样的集成电路可以包括给定块、系统或者电路的全部功能，或者该块、系统或电路的一部分功能。而且，可以跨越多个集成电路来实现块、系统或者电路的元件。这样的集成电路可以是本领域中已知的任何类型的集成电路，包括（但不限于）单片集成电路、倒装芯片集成电路、多芯片模块集成电路和/或混合信号集成电路。还应当注意到，可以以软件或者固件来实现在此所述的块、系统或者电路的各种功能。在一些这样的情况下，可以使用其软件或者固件以等同方式来实现整个系统、块或者电路。在其它情况下，可以以软件或者固件来实现给定系统、块或者电路的一部分，而以硬件来实现其它部分。
总之，本发明提供了新的用于以无序方式传输的数据处理系统的装置、系统和方法。尽管以上给出了本发明一个或多个实施例的详细描述，但对于本领域技术人员而言，在不脱离本发明实质的前提下，各种替代、修改和等同形式将是明了的。因此，以上描述不应当被用来限制本发明的范围，本发明的范围由所附权利要求来限定。

Claims (20)

1.一种数据处理系统，包含：
数据处理器，可操作地用来处理输入数据块并且产生相应的已处理输出数据块，其中所述已处理输出数据块按照它们处理的完成顺序从所述数据处理器中输出；
调度器，可操作地用来接收所述输入数据块的处理优先级请求并且根据所述优先级请求指定所述数据处理器中的处理资源。
2.如权利要求1所述的数据处理系统，其中所述调度器进一步可操作地用来接收所述输入数据块的顺序请求并且根据所述顺序请求处理输入数据块。
3.如权利要求1所述的数据处理系统，其中所述数据处理器包含数据解码器，可操作地用来实现低密度奇偶校验算法。
4.如权利要求3所述的数据处理系统，其中所述调度器可操作地用来设置对解码失败的输入数据块进行重试操作的次数。
5.如权利要求3所述的数据处理系统，进一步包含：数据检测器，可操作地用来检测所述输入数据块中的数据值。
6.如权利要求5所述的数据处理系统，其中所述调度器可操作地用来基于所述优先级请求设置所述数据解码器中局部迭代的次数以及所述数据检测器和数据解码器中全局迭代的次数。
7.如权利要求1所述的数据处理系统，进一步包含：存储器，可操作地用来存储所述输入数据块，其中所述数据处理系统可操作地用来在从所述数据处理器中输出所述相应的已处理输出数据块时从所述存储器清除所述输入数据块。
8.如权利要求7所述的数据处理系统，其中所述数据处理系统可操作地用来在当从所述数据处理器中输出所述输入数据块中的在前一个的相应输出数据块而从所述存储器中清除所述输入数据块中的在前一个时，接受所述输入数据块中的一个。
9.如权利要求1所述的数据处理系统，进一步包含：数据块标识输出，可操作地用来在从所述数据处理器中输出所述已处理输出数据块时标识所述已处理输出数据块。
10.如权利要求1所述的数据处理系统，其中所述数据处理系统作为集成电路来实现。
11.如权利要求1所述的数据处理系统，其中所述数据处理系统被结合在存储设备中。
12.如权利要求1所述的数据处理系统，其中所述数据处理系统被结合在包含独立磁盘冗余阵列的存储系统中。
13.如权利要求1所述的数据处理系统，其中所述数据处理系统被结合在传输系统中。
14.一种处理数据的方法，包含：
接收对来自数据输入的数据块进行处理的多个请求，其中所述请求指定所述数据块中至少一部分的处理顺序；
处理所述数据块；以及
当处理完成时将所述数据块中的每一个作为已处理数据块来输出，其中所述已处理数据块的输出顺序可以不同于所述数据块的输入顺序。
15.如权利要求14所述的方法，进一步包含：接收指定所述数据块中至少一部分的处理优先级的请求，以及至少部分地基于指定处理优先级的该请求分配所述数据块的处理中使用的处理资源。
16.如权利要求14所述的方法，其中所述处理包含：在数据检测器中检测所述数据块的数据值以及在数据解码器中执行所述数据块的错误校正。
17.如权利要求16所述的方法，进一步包含：基于所述多个请求中请求的所述处理顺序设置所述数据解码器中局部解码迭代的次数以及所述数据检测器和数据解码器中全局迭代的次数。
18.如权利要求16所述的方法，进一步包含：当数据值在所述数据解码器中收敛时确定完成了所述数据块中一个数据块的处理。
19.如权利要求16所述的方法，进一步包含：当在执行限定次数的解码迭代之后数据值在所述数据解码器中收敛失败时确定完成了所述数据块中一个数据块的处理。
20.一种存储系统，包含：
保持数据集的存储介质；
读/写头组件，可操作地用来读取所述存储介质上的所述数据集并且提供与所述数据集对应的模拟输出；
模数转换器，可操作地用来对连续信号进行采样以产生数字输出；以及
数据处理系统，包含：
数据处理器，可操作地用来处理所述数字输出中的输入数据块并且产生相应的已处理输出数据块，其中所述已处理输出数据块按照它们处理的完成顺序从所述数据处理器中输出；
调度器，可操作地用来接收所述输入数据块的处理优先级请求并且根据所述优先级请求指定所述数据处理器中的处理资源。
CN2013100770990A 2012-04-12 2013-03-12 以无序方式传输的数据处理系统 Pending CN103377007A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/445,858 2012-04-12
US13/445,858 US8826105B2 (en) 2012-04-12 2012-04-12 Data processing system with out of order transfer

Publications (1)

Publication Number Publication Date
CN103377007A true CN103377007A (zh) 2013-10-30

Family

ID=47832899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100770990A Pending CN103377007A (zh) 2012-04-12 2013-03-12 以无序方式传输的数据处理系统

Country Status (6)

Country Link
US (1) US8826105B2 (zh)
EP (1) EP2650773A3 (zh)
JP (1) JP2013223240A (zh)
KR (1) KR20130116014A (zh)
CN (1) CN103377007A (zh)
TW (1) TW201407464A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760780B1 (en) * 2012-03-22 2014-06-24 Amazon Technologies, Inc. System and method for disk sector failure prediction
US9385756B2 (en) * 2012-06-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with retained sector reprocessing
US9135112B2 (en) * 2012-12-11 2015-09-15 Seagate Technology Llc Policy for read operations addressing on-the-fly decoding failure in non-volatile memory
US9384778B2 (en) * 2014-03-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte Ltd. Online iteration resource allocation for large sector format drive
TWI554945B (zh) * 2015-08-31 2016-10-21 晨星半導體股份有限公司 例行工作的分配方法及應用其之多核心電腦
US11403134B2 (en) * 2020-01-31 2022-08-02 Hewlett Packard Enterprise Development Lp Prioritizing migration of data associated with a stateful application based on data access patterns

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536767A (zh) * 1998-12-31 2004-10-13 三星电子株式会社 通信系统中的迭代解码装置和迭代解码方法
CN101572553A (zh) * 2008-05-02 2009-11-04 Lsi公司 用于基于队列的数据检测和解码的系统和方法
US20100083075A1 (en) * 2008-09-30 2010-04-01 Liu Jingfeng Methods and Apparatus for Selective Data Retention Decoding in a Hard Disk Drive
CN101820542A (zh) * 2010-03-04 2010-09-01 上海大学 一种不均等功耗有效控制的视频传输方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09282108A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd ディスク装置
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
CN1241198C (zh) 1999-11-22 2006-02-08 西加特技术有限责任公司 利用故障门限检测器和维特比增益进行数据差错复原的方法和设备
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
GB2418817B (en) * 2004-09-29 2006-12-13 Toshiba Res Europ Ltd Signal decoding methods and apparatus
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
JP2007006382A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Ind Co Ltd 受信装置および反復復号方法
KR100728221B1 (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 터보부호 ｏｆｄｍ 시스템용 반복적 잔류 주파수 위상 보정장치 및 그 방법
JP4443518B2 (ja) * 2006-01-25 2010-03-31 ローム株式会社 復号装置および復号方法
JP4253332B2 (ja) * 2006-07-03 2009-04-08 株式会社東芝 復号装置、方法およびプログラム
US8028214B2 (en) * 2006-08-17 2011-09-27 Mobile Techno Corp. Low density parity check codes decoder and method thereof
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8085786B2 (en) * 2007-03-16 2011-12-27 Qualcomm Incorporated H-ARQ throughput optimization by prioritized decoding
US8418023B2 (en) * 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
JP4353295B2 (ja) * 2007-10-03 2009-10-28 ソニー株式会社 再生装置および再生方法
KR101434267B1 (ko) * 2007-12-14 2014-08-27 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
US8161357B2 (en) * 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
CN102037513A (zh) 2008-11-20 2011-04-27 Lsi公司 用于噪声降低的数据检测的系统和方法
JP4799637B2 (ja) * 2009-04-15 2011-10-26 株式会社モバイルテクノ 低密度パリティチェック符号復号装置及び方法
US7990642B2 (en) 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8176404B2 (en) 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8504887B1 (en) * 2009-12-24 2013-08-06 Marvell International Ltd. Low power LDPC decoding under defects/erasures/puncturing
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) * 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8677218B2 (en) * 2010-01-27 2014-03-18 Sk Hynix Memory Solutions Inc. LDPC decoding with on the fly error recovery
US20110280133A1 (en) * 2010-05-11 2011-11-17 Qualcomm Incorporated Scalable scheduler architecture for channel decoding
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536767A (zh) * 1998-12-31 2004-10-13 三星电子株式会社 通信系统中的迭代解码装置和迭代解码方法
CN101572553A (zh) * 2008-05-02 2009-11-04 Lsi公司 用于基于队列的数据检测和解码的系统和方法
US20100083075A1 (en) * 2008-09-30 2010-04-01 Liu Jingfeng Methods and Apparatus for Selective Data Retention Decoding in a Hard Disk Drive
CN101820542A (zh) * 2010-03-04 2010-09-01 上海大学 一种不均等功耗有效控制的视频传输方法

Also Published As

Publication number Publication date
TW201407464A (zh) 2014-02-16
EP2650773A3 (en) 2016-10-19
JP2013223240A (ja) 2013-10-28
US8826105B2 (en) 2014-09-02
KR20130116014A (ko) 2013-10-22
EP2650773A2 (en) 2013-10-16
US20130275986A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN103488545B (zh) 具有保留扇区重新处理的数据处理系统
US9785504B2 (en) Systems and methods for overlapping parity sectors
CN103377007A (zh) 以无序方式传输的数据处理系统
US8775897B2 (en) Data processing system with failure recovery
US8782487B2 (en) Systems and methods for locating and correcting decoder mis-corrections
CN103427843B (zh) 用于二进制和非二进制双解码处理的系统和方法
US8848776B1 (en) Systems and methods for multi-dimensional signal equalization
KR101547858B1 (ko) 심볼 재그룹화 디코딩 프로세싱을 위한 시스템 및 방법
US20130275717A1 (en) Multi-Tier Data Processing
JP2013125542A (ja) 記憶デバイスにおける非順序型の報告を扱うシステム及び方法
US8699164B1 (en) Data recovery using no sync mark retry
US9058842B2 (en) Systems and methods for gate aware iterative data processing
US20130111297A1 (en) Systems and Methods for Symbol Selective Scaling in a Data Processing Circuit
CN103294620A (zh) 用于无序数据报告的系统和方法
US9324371B2 (en) Systems and methods for multi-stage decoding processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160715

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Applicant before: LSI Corp.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030

WD01 Invention patent application deemed withdrawn after publication