[go: up one dir, main page]

CN103311254A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN103311254A
CN103311254A CN2013101678987A CN201310167898A CN103311254A CN 103311254 A CN103311254 A CN 103311254A CN 2013101678987 A CN2013101678987 A CN 2013101678987A CN 201310167898 A CN201310167898 A CN 201310167898A CN 103311254 A CN103311254 A CN 103311254A
Authority
CN
China
Prior art keywords
layer
transparent electrode
positive direction
material layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101678987A
Other languages
English (en)
Other versions
CN103311254B (zh
Inventor
董成才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201310167898.7A priority Critical patent/CN103311254B/zh
Priority to US14/124,143 priority patent/US9490269B2/en
Priority to PCT/CN2013/078079 priority patent/WO2014180041A1/zh
Priority to KR1020157033600A priority patent/KR20160003105A/ko
Priority to GB1519256.0A priority patent/GB2528007B/en
Publication of CN103311254A publication Critical patent/CN103311254A/zh
Application granted granted Critical
Publication of CN103311254B publication Critical patent/CN103311254B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示装置及其制造方法。所述显示装置包括：一显示基板，包括多个像素单元；其中，所述像素单元包括薄膜晶体管，所述像素单元还包括：一栅极线材料层；一透明电极层，设置于所述栅极线材料层的法线正方向的上方，并且所述透明电极层与所述栅极线材料层在所述法线正方向上具有重叠部分；一半导体层；以及一金属层；所述半导体层与所述金属层均设置于所述栅极线材料层与所述透明电极层之间；在所述法线正方向上，所述半导体层与所述金属层部分或全部位于所述重叠部分中；所述金属层在所述法线正方向上位于所述半导体层的上方。本发明能使得显示装置上的储存电容较小，进而减小栅极线上的扫描信号的阻容延迟。

Description

显示装置及其制造方法
【技术领域】
本发明涉及显示技术领域，特别涉及一种显示装置及其制造方法。
【背景技术】
传统的显示装置的像素单元中，栅极线（Gate Line）与位于其上的透明电极（ITO）形成有储存电容（Cst），该储存电容可以用于提高显示装置的开口率。
但是，该储存电容会成为栅极线的电容负载，这会增加栅极线上的扫描信号的阻容延迟（RC Delay）。
要减小阻容延迟，需要减小储存电容。而减小该储存电容的一种解决方案是减少上述栅极线与透明电极的有效面积（栅极线与透明电极重叠的部分）。
在实践中，发明人发现现有技术至少存在以下问题：
该储存电容的有效面积的改变在制程中有较高的要求。曝光对位不准（曝光位置发生变动）、蚀刻不均匀等都会造成无法实现准确地改变该储存电容的有效面积的效果。
因此，减少储存电容的有效面积这一技术方案不能有效地实现减小储存电容这一技术效果。
故，有必要提出一种新的技术方案，以解决上述技术问题。
【发明内容】
本发明的一个目的在于提供一种显示装置，其能使得显示装置的栅极线材料层与透明电极层所形成的储存电容较小，进而减小栅极线上的扫描信号的阻容延迟。
为解决上述问题，本发明的技术方案如下：
一种显示装置，所述显示装置包括：一显示基板，包括多个像素单元；其中，所述像素单元包括薄膜晶体管，所述像素单元还包括：一栅极线材料层；一透明电极层，设置于所述栅极线材料层的法线正方向的上方，并且所述透明电极层与所述栅极线材料层在所述法线正方向上具有重叠部分；一半导体层；以及一金属层；所述半导体层与所述金属层均设置于所述栅极线材料层与所述透明电极层之间；在所述法线正方向上，所述半导体层与所述金属层部分或全部位于所述重叠部分中；所述金属层在所述法线正方向上位于所述半导体层的上方。
在上述显示装置中，所述半导体层与所述薄膜晶体管中的通道层属于同一层；所述金属层与所述薄膜晶体管中的源极/漏极金属层属于同一层。
在上述显示装置中，所述栅极线材料层与所述半导体层之间夹有第一绝缘层，所述金属层与所述透明电极层之间夹有第二绝缘层。
在上述显示装置中，所述栅极线材料层与所述透明电极层之间的距离为所述金属层的厚度1.01倍至10倍。
在上述显示装置中，所述半导体层为非晶硅层。
本发明的另一个目的在于提供一种显示装置的制造方法，其能使得显示装置的栅极线材料层与透明电极层所形成的储存电容较小，进而减小栅极线上的扫描信号的阻容延迟。
一种显示装置的制造方法，所述方法包括以下步骤：在所述显示装置的显示基板上形成栅极线材料层；按先后顺序在所述栅极线材料层的法线正方向的表面上形成半导体层和金属层；沿所述法线正方向，在所述金属层的上表面上形成透明电极层，所述透明电极层与所述栅极线材料层在所述法线正方向上具有重叠部分；所述半导体层与所述金属层均设置于所述栅极线材料层与所述透明电极层之间，并且在所述法线正方向上，所述半导体层与所述金属层部分或全部位于所述重叠部分中，所述金属层在所述法线正方向上位于所述半导体层的上方。
在上述显示装置的制造方法中，所述半导体层与所述显示基板的薄膜晶体管中的通道层属于同一层；所述金属层与所述薄膜晶体管中的源极/漏极金属层属于同一层。
在上述显示装置的制造方法中，所述栅极线材料层和所述半导体层之间还包括第一绝缘层，所述金属层和所述透明电极层之间还包括第二绝缘层，所述方法还包括以下步骤：在形成所述栅极线材料层后，在所述栅极线材料层的法线正方向的表面上形成第一绝缘层；沿所述法线正方向，在所述金属层的上表面上形成所述第二绝缘层；所述方法中，在所述金属层的上表面上形成透明电极层的步骤为：沿所述法线正方向，在所述第二绝缘层的上表面上形成所述透明电极层。
在上述显示装置的制造方法中，所述栅极线材料层与所述透明电极层之间的距离为所述金属层的厚度1.01倍至10倍。
在上述显示装置的制造方法中，所述半导体层为非晶硅层。
相对现有技术，本发明由于在栅极线材料层和透明电极层之间设置有半导体层和金属层，因此增加了栅极线材料层和透明电极层之间的距离，从而减小了栅极线材料层和透明电极层所形成的储存电容。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1A为本发明的显示装置的第一实施例的示意图；
图1B为图1中区域A的局部视图；
图2为图1B中B-B’截面的示意图；
图3为本发明的显示装置的制造方法的第一实施例的流程图；
图4为本发明的显示装置的制造方法的第二实施例的流程图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
本发明的显示装置可以是LCD（Liquid Crystal Display，液晶显示装置），也可以是OLED（Organic Light-Emitting Diode，有机发光二极管显示装置）。以LCD为例，本发明的显示装置可包括显示面板及背光模块、扫描驱动电路、数据驱动电路、时钟信号生成电路、电源等等。其中，显示面板包括薄膜晶体管阵列基板、彩色滤光片基板、液晶层、第一偏光片、第二偏光片等等，彩色滤光片基板设置于薄膜晶体管阵列基板之上，液晶层设置于彩色滤光片基板和薄膜晶体管阵列基板之间，第一偏光片和第二偏光片分别设置在显示面板的入光侧和出光侧。薄膜晶体管阵列基板包括有多个像素单元、多条栅极线（扫描线）、多条数据线、多个薄膜晶体管、多个像素电极（透明电极），栅极线、数据线、像素电极与薄膜晶体管（三极管）的三极连接。像素电极用于通过改变电场控制液晶层中的液晶分子的转向。在其它类型的显示装置中，彩色滤光片基板和薄膜晶体管阵列基板亦可配置在同一显示基板上。
参考图1A、图1B以及图2，图1A为本发明的显示装置的第一实施例的示意图，图1B为图1中区域A的局部视图，图2为图1B中B-B’截面的示意图。
图1A所示的显示装置100中仅示意了一个像素单元中的第一子像素，所述第一子像素设置于基板（玻璃基板、塑料基板）101上，所述第一子像素包括第一栅极线（扫描线）102、第一薄膜晶体管103、第一数据线104、第一通孔106、第一像素电极105。与所述第一子像素相邻的第二子像素包括有第二栅极线（扫描线）107、第二薄膜晶体管108、第二数据线109、第二像素电极（图中未示出）、第二通孔（图中未示出）。栅极线与透明电极所形成的储存电容有以下两种情况：第一种情况是所述第一栅极线102与所述第一透明电极105形成所述储存电容；第二种情况是所述第二栅极线107与所述第一透明电极105形成所述储存电容。图1A和图1B以上述第二种情况来说明，关于第一种情况的说明可以据此类推得出。
本实施例的显示装置100包括显示基板，其中所述显示基板包括多个像素单元，每一所述像素单元包括薄膜晶体管（第二薄膜晶体管108）、数据线（第二数据线109）、栅极线（第二栅极线/扫描线107，与栅极线材料层对应）、像素电极（第一像素电极105，与透明电极层对应），所述透明电极层105设置于所述栅极线材料层107的法线正方向的上方，并且所述透明电极层105与所述栅极线材料层107在所述法线正方向上具有重叠部分，从而，所述栅极线材料层107和所述透明电极层105形成储存电容。
在所述重叠部分处，所述显示装置100的像素单元还包括半导体层111以及金属层110，所述半导体层111与所述金属层110均设置于所述栅极线材料层107与所述透明电极层105之间。
在所述法线正方向上，所述半导体层111与所述金属层110部分或全部位于所述重叠部分中。
所述金属层110在所述法线正方向上位于所述半导体层111的上方，如图2所示。
在本实施例中，所述栅极线材料层107与所述半导体层111之间夹有第一绝缘层201，所述金属层110与所述透明电极层105之间夹有第二绝缘层202。所述第一绝缘层201和第二绝缘层202的形成可以集成于同一层别上其它部件的绝缘层制程中，即，在制作同一层别上其它部件的绝缘层的过程中形成位于储存电容部位的所述第一绝缘层201和所述第二绝缘层202。
在本实施例中，所述栅极线材料层107、所述半导体层111、所述金属层110和所述透明电极层105在所述法线正方向上依先后次序设置在一起，所述栅极线材料层107与所述半导体层111构成一个电容，所述半导体层111与所述金属层110构成另一个电容，所述金属层110和所述透明电极层105构成第三个电容，这三个电容是串联关系。电容串联会降低总电容，因此储存电容的值得到降低。从另外一个角度来讲，由于在栅极线材料层107和透明电极层105之间设置有半导体层111和金属层110，因此增加了栅极线材料层107和透明电极层105之间的距离，从而减小了栅极线材料层107和透明电极层105所形成的储存电容。
在本实施例中，所述栅极线材料层107与所述透明电极层105之间的距离为所述金属层110的厚度1.01倍至10倍，即，在所述法线正方向上，所述栅极线材料层107与所述透明电极层105之间的距离D为所述金属层110的厚度H的1.01倍至10倍，即，所述距离D与所述厚度H的比值的范围是：1.01至10，例如，所述比值的取值可以是10、5.287、3.01、1.15、1.01等等。所述比值的取值越小，则所述栅极线材料层107与所述透明电极层105所形成的储存电容的电容值越小，原因是：一方面，所增加的金属层110的厚度使得所述栅极线材料层107与所述透明电极层105之间的距离D增大了，即，使得所述储存电容减小了；另一方面，不同于绝缘材料（氮化硅（绝缘层）的介电常数约为7），所述金属层110的金属性质使得所述储存电容减小了。
在本实施例中，所述半导体层111与所述薄膜晶体管（第二薄膜晶体管108）中的通道层112属于同一层，所述金属层110与所述薄膜晶体管（第二薄膜晶体管108）中的源极1131/漏极1132金属层属于同一层。所述半导体层111的材料可以与所述通道层112使用同一种材料，所述半导体层111与所述通道层112在制程上可以在同一道工序中形成，同理，所述金属层110可以与所述源漏极金属层1131、1132使用同一种材料，所述金属层110可以与所述源漏极金属层1131、1132在同一道工序中形成。这样，有利于简化制程。
此外，在本实施例中，由于所述栅极线材料层107和所述透明电极层105均是导体，使用第一绝缘层201和第二绝缘层202将半导体层111和金属层110隔开，防止了因金属层110、半导体层111分别和透明电极层105、栅极线材料层107接触而使得透明电极层105和金属层110结合成储存电容的一个极板，栅极线材料层107与半导体层111结合成储存电容的另一个极板，从而防止了该储存电容的两极板间的距离减小（储存电容增大）。
本发明的显示装置100的第二实施例与上述第一实施例相似，不同之处在于：所述距离D与所述厚度H的比值的范围是：1.01至2，例如，所述比值的取值可以是2、1.7、1.55、1.32、1.226、1.1、1.05、1.01等等。
本发明的显示装置100的第三实施例与上述第一或第二实施例相似，不同之处在于：所述距离D与所述厚度H的比值的范围是：1.01至1.5，例如，所述比值的取值可以是1.5、1.4、1.37、1. 18、1.01等等。
在上述第一至第三实施例的任意一个实施例中，所述半导体层111为非晶硅层。所述非晶硅层的形成可以集成于同一层别上其它部件的非晶硅层制程中，即在制作同一层别上其它部件的非晶硅层的过程中形成位于储存电容部位的所述非晶硅层。
作为一种可选方案，在所述法线正方向上，所述金属层110置于所述半导体层111的下方。所述金属层110与所述栅极线材料层107之间夹有第一绝缘层201，所述透明电极层105与所述半导体层111之间夹有第二绝缘层202。也就是说，在所述半导体层111所在的层别中，位于所述储存电容部位的是半导体材料，而位于其它部位的可以是其它材料；同样，在所述金属层110所在的层别中，位于所述储存电容部位的是金属材料，而位于其它部位的可以是其它材料。
参考图3，图3为本发明的显示装置100的制造方法的第一实施例的流程图。
本实施例的显示装置100的制造方法包括以下步骤：
步骤301，在所述显示装置100的显示基板上形成栅极线材料层107。
步骤302和步骤303，按先后顺序在所述栅极线材料层107的法线正方向的表面上形成半导体层111和金属层110，即，在步骤301中，沿所述法线正方向，在所述栅极线材料层107的上表面上形成所述半导体层111，在步骤302中，沿所述法线正方向，在所述半导体层111的上表面上形成金属层110。
步骤304，沿所述法线正方向，在所述金属层110的上表面上形成透明电极层105。
所述透明电极层105与所述栅极线材料层107在所述法线正方向上具有重叠部分。
所述半导体层111与所述金属层110均设置于所述栅极线材料层107与所述透明电极层105之间，并且在所述法线正方向上，所述半导体层111与所述金属层110部分或全部位于所述重叠部分中，所述金属层110在所述法线正方向上位于所述半导体层111的上方，如图2所示。
所述半导体层111与所述显示基板的薄膜晶体管（第二薄膜晶体管108）中的通道层112属于同一层。
所述金属层110与所述薄膜晶体管（第二薄膜晶体管108）中的源极1131/漏极1132金属层属于同一层。
图4为本发明的显示装置100的制造方法的第二实施例的流程图。本实施例与上述第一实施例相似，不同之处在于：
所述栅极线材料层107和所述半导体层111之间还包括第一绝缘层201，所述金属层110和所述透明电极层105之间还包括第二绝缘层202，所述方法还包括以下步骤：
步骤401，在形成所述栅极线材料层107（步骤301）后，在所述栅极线材料层107的法线正方向的表面上形成第一绝缘层201。
步骤402，沿所述法线正方向，在所述金属层110的上表面上形成所述第二绝缘层202。
所述方法中，在所述金属层110的上表面上形成透明电极层105的步骤（步骤304）为：
沿所述法线正方向，在所述第二绝缘层202的上表面上形成所述透明电极层105。
所述第一绝缘层201和第二绝缘层202的形成可以集成于同一层别上其它部件的绝缘层制程中，即在制作同一层别上其它部件的绝缘层的过程中形成位于储存电容部位的所述第一绝缘层201和所述第二绝缘层202。
在本实施例中，所述栅极线材料层107、所述半导体层111、所述金属层110和所述透明电极层105在所述法线正方向上依先后次序设置在一起，所述栅极线材料层107与所述半导体层111构成一个电容，所述半导体层111与所述金属层110构成另一个电容，所述金属层110和所述透明电极层105构成第三个电容，这三个电容是串联关系。电容串联会降低总电容，因此储存电容的值得到降低。从另外一个角度来讲，由于在栅极线材料层107和透明电极层105之间设置有半导体层111和金属层110，因此增加了栅极线材料层107和透明电极层105之间的距离，从而减小了栅极线材料层107和透明电极层105所形成的储存电容。
在本实施例中，所述栅极线材料层107与所述透明电极层105之间的距离为所述金属层110的厚度1.01倍至10倍，即，在所述法线正方向上，所述栅极线材料层107与所述透明电极层105之间的距离D为所述金属层110的厚度H的1.01倍至10倍，即，所述距离D与所述厚度H的比值的范围是：1.01至10，例如，所述比值的取值可以是10、5.287、3.01、1.15、1.01等等。所述比值的取值越小，则所述栅极线材料层107与所述透明电极层105所形成的储存电容的电容值越小，原因是：一方面，所增加的金属层110的厚度使得所述栅极线材料层107与所述透明电极层105之间的距离D增大了，即，使得所述储存电容减小了；另一方面，不同于绝缘材料（氮化硅（绝缘层）的介电常数约为7），所述金属层110的金属性质使得所述储存电容减小了。
在本实施例中，所述半导体层111与所述薄膜晶体管（第二薄膜晶体管108）中的通道层112属于同一层，所述金属层110与所述薄膜晶体管（第二薄膜晶体管108）中的源极1131/漏极1132金属层属于同一层。所述半导体层111的材料可以与所述通道层112使用同一种材料，所述半导体层111与所述通道层112在制程上可以在同一道工序中形成，同理，所述金属层110可以与所述源漏极金属层1131、1132使用同一种材料，所述金属层110可以与所述源漏极金属层1131、1132在同一道工序中形成。这样，有利于简化制程。
此外，在本实施例中，由于所述栅极线材料层107和所述透明电极层105均是导体，使用第一绝缘层201和第二绝缘层202将半导体层111和金属层110隔开，防止了因金属层110、半导体层111分别和透明电极层105、栅极线材料层107接触而使得透明电极层105和金属层110结合成储存电容的一个极板，栅极线材料层107与半导体层111结合成储存电容的另一个极板，从而防止了该储存电容的两极板间的距离减小（储存电容增大）。
本发明的显示装置100的制造方法的第三实施例与上述第一或第二实施例相似，不同之处在于：所述距离D与所述厚度H的比值的范围是：1.01至2，例如，所述比值的取值可以是2、1.7、1.55、1.32、1.226、1.1、1.05、1.01等等。
本发明的显示装置100的制造方法的第四实施例与上述第一、第二或第三实施例相似，不同之处在于：所述距离D与所述厚度H的比值的范围是：1.01至1.5，例如，所述比值的取值可以是1.5、1.4、1.37、1.18、1.01等等。
在上述第一至第四实施例的任意一个实施例中，所述半导体层111为非晶硅层。所述非晶硅层的形成可以集成于同一层别上其它部件的非晶硅层制程中，即在制作同一层别上其它部件的非晶硅层的过程中形成位于储存电容部位的所述非晶硅层。
作为一种可选方案，在所述法线正方向上，所述金属层110置于所述半导体层111的下方。所述金属层110与所述栅极线材料层107之间夹有第一绝缘层201，所述透明电极层105与所述半导体层111之间夹有第二绝缘层202。也就是说，在所述半导体层111所在的层别中，位于所述储存电容部位的是半导体材料，而位于其它部位的可以是其它材料；同样，在所述金属层110所在的层别中，位于所述储存电容部位的是金属材料，而位于其它部位的可以是其它材料。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
一显示基板，包括多个像素单元；
其中，所述像素单元包括薄膜晶体管，所述像素单元还包括：
一栅极线材料层；
一透明电极层，设置于所述栅极线材料层的法线正方向的上方，并且所述透明电极层与所述栅极线材料层在所述法线正方向上具有重叠部分；
一半导体层；以及
一金属层；
所述半导体层与所述金属层均设置于所述栅极线材料层与所述透明电极层之间；
在所述法线正方向上，所述半导体层与所述金属层部分或全部位于所述重叠部分中；
所述金属层在所述法线正方向上位于所述半导体层的上方。
2.根据权利要求1所述的显示装置，其特征在于，所述半导体层与所述薄膜晶体管中的通道层属于同一层；
所述金属层与所述薄膜晶体管中的源极/漏极金属层属于同一层。
3.根据权利要求2所述的显示装置，其特征在于，所述栅极线材料层与所述半导体层之间夹有第一绝缘层，所述金属层与所述透明电极层之间夹有第二绝缘层。
4.根据权利要求1所述的显示装置，其特征在于，所述栅极线材料层与所述透明电极层之间的距离为所述金属层的厚度1.01倍至10倍。
5.根据权利要求1所述的显示装置，其特征在于，所述半导体层为非晶硅层。
6.一种显示装置的制造方法，其特征在于，所述方法包括以下步骤：
在所述显示装置的显示基板上形成栅极线材料层；
按先后顺序在所述栅极线材料层的法线正方向的表面上形成半导体层和金属层；
沿所述法线正方向，在所述金属层的上表面上形成透明电极层，所述透明电极层与所述栅极线材料层在所述法线正方向上具有重叠部分；
所述半导体层与所述金属层均设置于所述栅极线材料层与所述透明电极层之间，并且在所述法线正方向上，所述半导体层与所述金属层部分或全部位于所述重叠部分中，所述金属层在所述法线正方向上位于所述半导体层的上方。
7.根据权利要求6所述的显示装置的制造方法，其特征在于，所述半导体层与所述显示基板的薄膜晶体管中的通道层属于同一层；
所述金属层与所述薄膜晶体管中的源极/漏极金属层属于同一层。
8.根据权利要求6或7所述的显示装置的制造方法，其特征在于，所述栅极线材料层和所述半导体层之间还包括第一绝缘层，所述金属层和所述透明电极层之间还包括第二绝缘层，所述方法还包括以下步骤：
在形成所述栅极线材料层后，在所述栅极线材料层的法线正方向的表面上形成第一绝缘层；
沿所述法线正方向，在所述金属层的上表面上形成所述第二绝缘层；
所述方法中，在所述金属层的上表面上形成透明电极层的步骤为：
沿所述法线正方向，在所述第二绝缘层的上表面上形成所述透明电极层。
9.根据权利要求6所述的显示装置的制造方法，其特征在于，所述栅极线材料层与所述透明电极层之间的距离为所述金属层的厚度1.01倍至10倍。
10.根据权利要求6所述的显示装置的制造方法，其特征在于，所述半导体层为非晶硅层。
CN201310167898.7A 2013-05-09 2013-05-09 显示装置及其制造方法 Expired - Fee Related CN103311254B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201310167898.7A CN103311254B (zh) 2013-05-09 2013-05-09 显示装置及其制造方法
US14/124,143 US9490269B2 (en) 2013-05-09 2013-06-26 Display device
PCT/CN2013/078079 WO2014180041A1 (zh) 2013-05-09 2013-06-26 显示装置及其制造方法
KR1020157033600A KR20160003105A (ko) 2013-05-09 2013-06-26 디스플레이 디바이스 및 그 제조 방법
GB1519256.0A GB2528007B (en) 2013-05-09 2013-06-26 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310167898.7A CN103311254B (zh) 2013-05-09 2013-05-09 显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN103311254A true CN103311254A (zh) 2013-09-18
CN103311254B CN103311254B (zh) 2015-08-19

Family

ID=49136285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310167898.7A Expired - Fee Related CN103311254B (zh) 2013-05-09 2013-05-09 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US9490269B2 (zh)
KR (1) KR20160003105A (zh)
CN (1) CN103311254B (zh)
GB (1) GB2528007B (zh)
WO (1) WO2014180041A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112051692A (zh) * 2020-05-30 2020-12-08 京东方科技集团股份有限公司 显示基板及其驱动方法、维修方法、显示面板、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204374567U (zh) * 2015-01-08 2015-06-03 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091466A (en) * 1997-09-05 2000-07-18 Lg Electronics Inc. Liquid crystal display with dummy drain electrode and method of manufacturing same
US20020135709A1 (en) * 2001-03-21 2002-09-26 Gee Sung Chae Liquid crystal display device and fabricating method thereof
CN102981334A (zh) * 2012-11-27 2013-03-20 深圳市华星光电技术有限公司 液晶显示装置及其阵列基板、阵列基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
CN101593731B (zh) * 2008-05-27 2013-03-13 奇美电子股份有限公司 有源元件阵列基板及其制作方法与液晶显示装置
CN102236222B (zh) 2010-04-23 2013-07-10 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
US20140146259A1 (en) 2012-11-27 2014-05-29 Shenzhen China Star Optoelectronics Technology Co., Ltd Lcd device, array substrate, and method for manufacturing the array substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091466A (en) * 1997-09-05 2000-07-18 Lg Electronics Inc. Liquid crystal display with dummy drain electrode and method of manufacturing same
US20020135709A1 (en) * 2001-03-21 2002-09-26 Gee Sung Chae Liquid crystal display device and fabricating method thereof
CN102981334A (zh) * 2012-11-27 2013-03-20 深圳市华星光电技术有限公司 液晶显示装置及其阵列基板、阵列基板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112051692A (zh) * 2020-05-30 2020-12-08 京东方科技集团股份有限公司 显示基板及其驱动方法、维修方法、显示面板、显示装置

Also Published As

Publication number Publication date
GB2528007B (en) 2020-06-17
GB2528007A (en) 2016-01-06
GB201519256D0 (en) 2015-12-16
US20160086976A1 (en) 2016-03-24
CN103311254B (zh) 2015-08-19
WO2014180041A1 (zh) 2014-11-13
KR20160003105A (ko) 2016-01-08
US9490269B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
CN102629606B (zh) 阵列基板及其制备方法和显示装置
CN203444218U (zh) 一种阵列基板及显示装置
CN104865762B (zh) 像素结构及显示面板
CN102929058B (zh) 阵列基板及其制造方法、显示装置
CN106483726B (zh) 薄膜晶体管阵列基板及制作方法和液晶显示面板
CN105159001A (zh) 阵列基板及其制造方法、显示面板以及显示装置
TW201704983A (zh) 內嵌式觸控顯示面板以及其製作方法
CN105527767A (zh) 一种阵列基板以及液晶显示器
WO2016206452A1 (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN101706637A (zh) 高显示质量的画素电极结构
CN104091785A (zh) Tft背板的制作方法及tft背板结构
CN101821791B (zh) 有源矩阵基板及液晶显示装置
CN103969865A (zh) Tft阵列基板及其制造方法、显示面板和显示装置
CN104752345B (zh) 薄膜晶体管阵列基板及其制作方法
CN103336396B (zh) 阵列基板及其制造方法和显示装置
US9778523B2 (en) Array substrate, liquid crystal display panel and liquid crystal display device
CN103676390B (zh) 一种阵列基板及其制作方法、显示装置
WO2019119714A1 (zh) 阵列基板、液晶面板以及液晶显示装置
CN104133332A (zh) 一种显示面板及显示装置
WO2018054098A1 (zh) 阵列基板及其制造方法、显示面板和显示设备
CN107591480A (zh) 像素结构垂直沟道有机薄膜晶体管及其制作方法
CN103943634A (zh) 阵列基板、显示装置及其电容结构
US20150303306A1 (en) Thin film transistor and method for manufacturing the same, array substrate, display device
TWI663718B (zh) 顯示裝置及其製造方法
CN104062814A (zh) 一种像素电极层、阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150819