[go: up one dir, main page]

CN103296077A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN103296077A
CN103296077A CN2012105253106A CN201210525310A CN103296077A CN 103296077 A CN103296077 A CN 103296077A CN 2012105253106 A CN2012105253106 A CN 2012105253106A CN 201210525310 A CN201210525310 A CN 201210525310A CN 103296077 A CN103296077 A CN 103296077A
Authority
CN
China
Prior art keywords
layer
iii
compounds
semiconductor structure
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105253106A
Other languages
English (en)
Other versions
CN103296077B (zh
Inventor
游承儒
姚福伟
许竣为
余俊磊
杨富智
熊志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103296077A publication Critical patent/CN103296077A/zh
Application granted granted Critical
Publication of CN103296077B publication Critical patent/CN103296077B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供了一种半导体结构及其形成方法。该半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上并且在组分上不同于第一III-V族化合物层。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。源极部件和漏极部件设置在第二III-V族化合物层上。栅电极设置在源极部件和漏极部件之间的第二III-V族化合物层的上方。两个斜场板设置在位于第二III-V族化合物层上的保护层中的开口和介电覆盖层中的开口的组合开口的两个侧壁上。

Description

半导体结构及其形成方法
技术领域
一般而言，本发明涉及半导体结构，更具体而言，涉及高电子迁移率晶体管(HEMT)及形成高电子迁移率晶体管的方法。
背景技术
在半导体技术中，由于它们的特性，III族-V族(或者III-V族)半导体化合物用于形成各种集成电路器件，诸如高功率场效应晶体管、高频晶体管、或者高电子迁移率晶体管(HEMT)。HEMT是结合具有不同带隙的两种材料之间的结(即，异质结)作为沟道而不是掺杂区的场效应晶体管，如通常用于金属氧化物半导体场效应晶体管(MOSFET)的情况。与MOSFET对比，HEMT具有若干吸引人的性质，包括高电子迁移率和在高频下传输信号的能力等。
从应用的角度来看，增强型(E-型)HEMT具有许多优点。E-型HEMT允许消除负极性电压电源，从而降低电路复杂性和成本。尽管具有如上所述的吸引人的性质，但是关于开发基于III-V族半导体化合物的器件仍存在许多挑战。已经实施了针对这些III-V族半导体化合物的结构和材料的各种技术以试图并进一步提高晶体管器件的性能。
发明内容
为了解决上述技术问题，一方面，本发明提供了一种半导体结构，包括：第一III-V族化合物层；第二III-V族化合物层，设置在所述第一III-V族化合物层上并且在组分上不同于所述第一III-V族化合物层，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；介电覆盖层，设置在所述第二III-V族化合物层上；保护层，设置在所述介电覆盖层上；组合开口，形成在所述介电覆盖层和所述保护层中从而暴露出所述第二III-V族化合物层；斜场板，形成在所述组合开口中；源极部件和漏极部件，都设置在所述第二III-V族化合物层上；栅电极，设置在所述源极部件和所述漏极部件之间的所述第二III-V族化合物层的上方并且填充所述组合开口。
在所述的半导体结构中，位于所述栅电极下方的所述载流子沟道包括耗尽区。
在所述的半导体结构中，所述斜场板包含Al2O3、Ta2O5、TiO2、ZnO2或者HfO2。
在所述的半导体结构中，每一个所述斜场板都设置在所述组合开口的侧壁上。
在所述的半导体结构中，所述源极部件和所述漏极部件中的每一个都不包含Au而包含Al、Ti或者Cu。
在所述的半导体结构中，所述保护层包含SiO2或者Si3N4。
在所述的半导体结构中，所述保护层通过实施化学汽相沉积(CVD)方法形成。
在所述的半导体结构中，所述第二III-V族化合物层包含AlGaN、AlGaAs或者AlInP。
在所述的半导体结构中，所述栅电极包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、氮化钨(WN)、金(Au)或者铜(Cu)。
另一方面，本发明还提供了一种半导体结构，包括：氮化镓(GaN)层，设置在衬底上；氮化镓铝(AlGaN)层，设置在所述GaN层上，其中，载流子沟道位于所述GaN层和所述AlGaN层之间；介电覆盖层，设置在所述AlGaN层上；保护层，设置在所述介电覆盖层上；组合开口，形成在所述介电覆盖层和所述保护层中从而暴露出所述AlGaN层；斜场板，形成在所述组合开口中；源极部件和漏极部件，间隔分开并且设置在所述AlGaN层上；栅电极，设置在所述源极部件和所述漏极部件之间的所述AlGaN层的上方。
在所述的半导体结构中，所述保护层包含SiO2或者Si3N4。
在所述的半导体结构中，所述保护层通过实施化学汽相沉积(CVD)方法形成。
在所述的半导体结构中，所述斜场板包含Al2O3、Ta2O5、TiO2、ZnO2或者HfO2。
在所述的半导体结构中，每一个所述斜场板都设置在所述组合开口的侧壁上。
在所述的半导体结构中，所述源极部件和所述漏极部件中的每一个都不包含Au而包含Al、Ti或者Cu。
在所述的半导体结构中，所述栅电极包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、氮化钨(WN)、金(Au)或者铜(Cu)。
又一方面，本发明还提供了一种形成半导体结构的方法，所述方法包括：提供第一III-V族化合物层；在所述第一III-V族化合物层上外延生长第二III-V族化合物层，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；在所述第二III-V族化合物层上形成介电覆盖层；在所述介电覆盖层上形成保护层；在所述介电覆盖层和所述保护层中形成组合开口从而暴露出所述第二III-V族化合物层；在所述第二III-V族化合物层上形成源极部件和漏极部件；在所述组合开口中形成斜场板；在所述源极部件和所述漏极部件之间的部分所述第二III-V族化合物层的上方形成栅电极。
在所述的方法中，在所述组合开口的侧壁上形成所述斜场板中的每一个。
在所述的方法中，进一步蚀刻所述第二III-V族化合物层以在所述斜场板之间形成沟槽。
在所述的方法中，所述栅电极填充整个所述组合开口。
附图说明
根据下面的详细描述和附图可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚论述起见，各种部件的尺寸可以被任意增大或减小。
图1A是根据本发明的一个或多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构的截面图。
图1B是根据本发明的另一个实施例的具有HEMT的半导体结构的截面图。
图2是根据本发明的一个或多个实施例形成具有HEMT的半导体结构的方法的流程图。
图3至图8是根据图2的方法的一个实施例的在各个制造阶段的具有HEMT的半导体结构的截面图。
具体实施方式
在下面详细论述示例性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是说明性的而不用于限制本发明的范围。
通过芯片区之间的划线在衬底上标记多个半导体芯片区。衬底将经过各种清洁、成层、图案化、蚀刻和掺杂步骤来形成集成电路。本文中术语“衬底”一般是指可以在其上形成各种层和器件结构的体衬底(bulksubstrate)。在一些实施例中，体衬底包括硅或化合物半导体，诸如GaAs、InP、Si/Ge或者SiC。这些层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，其可以通过互连层互连至另外的集成电路。
图1A和1B是根据本发明的一个或多个实施例的半导体结构100和101的截面图，每一个半导体结构都具有高电子迁移率晶体管(HEMT)。
参照图1A，示出具有HEMT的半导体结构100。半导体结构100包括衬底102。在一些实施例中，衬底102包括碳化硅(SiC)衬底、蓝宝石衬底或者硅衬底。
半导体结构100还包括在两个不同的半导体材料层(诸如具有不同带隙的材料层)之间形成的异质结。例如，半导体结构100包括非掺杂的窄带隙沟道层和宽带隙n型供给层。在至少一个实施例中，半导体结构100包括在衬底102上形成的第一III-V族化合物层(或者被称为沟道层)104和在沟道层104上形成的第二III-V族化合物层(或者被称为供给层)106。沟道层104和供给层106都是由元素周期表中的III-V族元素组成的化合物。但是，沟道层104和供给层106在组分上彼此不同。在至少一个实施例中，沟道层104是未掺杂的或者非故意掺杂的(UID)。在本实例的半导体衬底100中，沟道层104包括氮化镓(GaN)层(也被称为GaN层104)。供给层106包括氮化镓铝(AlGaN)层(也被称为AlGaN层106)。GaN层104和AlGaN层106相互直接接触。在另一实例中，沟道层104包括GaAs层或者InP层。供给层106包括AlGaAs层或者AlInP层。
在一些实施例中，GaN层104是未掺杂的。在一些可选的实施例中，GaN层104是非故意掺杂的，诸如，由于用于形成GaN层104的前体具有轻掺杂的n型掺杂物。在一个实例中，GaN层104的厚度在约0.5微米至约10微米的范围内。
在一些实施例中，AlGaN层106是故意掺杂的。在一个实例中，AlGaN层106的厚度在约5纳米(nm)至约50纳米的范围内。在至少一个实施例中，AlGaN层106包括AlxGa1-xN，其中x的范围为约0.15％至约100％。
在AlGaN层106和GaN层104之间存在带隙不连续性。AlGaN层106中的来自压电效应的电子进入GaN层104中，在GaN层104中产生极薄的高迁移导电电子层108。该薄层108被称为二维电子气(2-DEG)，形成载流子沟道(也被称为载流子沟道108)。2-DEG的薄层108位于AlGaN层106和GaN层104的界面处。因此，载流子沟道具有高电子迁移率，因为GaN层104是未掺杂的或者非故意掺杂的，因而电子可以自由运动而不与杂质碰撞或者基本上减少碰撞。
半导体结构100还包括设置在AlGaN层106上并且被配置用于电连接至载流子沟道108的源极部件和漏极部件。源极部件和漏极部件中的每一个都包括金属部件112。在一个实例中，金属部件112不包含Au而包含Al、Ti、Ni或者Cu。
半导体结构100还包括设置在未被金属部件112占据的AlGaN层106的顶面上的介电覆盖层110。介电覆盖层110还包括暴露出用于栅电极形成的一部分AlGaN层106的开口。介电覆盖层100保护下面的AlGaN层106在使用等离子体的后续工艺中不受到损伤。
在金属部件112和介电覆盖层110的顶面上设置保护层114。保护层114还包括与介电覆盖层110中的开口对准的开口。保护层114中的开口和介电覆盖层110中的开口的组合开口暴露出用于栅电极形成的部分AlGaN层106。
半导体结构100还包括设置在保护层114中的开口和介电覆盖层110中的开口的组合开口的两个侧壁上的两个斜场板109。在一些实施例中，这些斜场板109可以由诸如Al2O3、Ta2O5、TiO2、ZnO2、HfO2等HI-K材料制成。
半导体结构100还包括设置在源极和漏极部件之间的AlGaN层106上的组合开口上方的栅电极128。栅电极128包括被配置用于电压偏置并且与载流子沟道108电连接的导电材料层。在各个实例中，导电材料层可以包括难熔金属或者其化合物，例如钛(Ti)、氮化钛(TiN)、钛钨(TiW)、氮化钨(WN)、铜(Cu)和钨(W)。在该实施例中，栅电极128设置在部分保护层114、斜场板109和暴露出AlGaN层106的开口的上方。斜场板109的存在有助于降低一般发生在栅电极128底部边缘处的电场拥挤。
半导体结构100还包括位于保护层114和介电覆盖层110中的组合开口下方的载流子沟道108中的耗尽区124。因为耗尽区124，载流子沟道108变成常关型(normally-off)。应当施加正栅极电压以导通这种HEMT的载流子沟道108。这种HEMT也被称为增强型HEMT，其与耗尽型HEMT不同。耗尽型HEMT具有常开型(normally-on)载流子沟道并且应当施加负栅极电压来断开载流子沟道。
图1B是根据本发明的另一个实施例的具有HEMT的半导体结构101的截面图。半导体结构101的层堆叠件与图1A中示出的半导体结构100类似。但是，在该具体实施例中，不同于图1A中描述的实施例，进一步至少部分地去除位于两个斜场板109之间的部分AlGaN层106，以在AlGaN层106中形成沟槽，从而使一些栅电极材料128到达低于AlGaN层106的表面的水平面。在该结构101中，因为栅电极128的一部分进入AlGaN层106内，这增强了源极区和漏极区之间的电子转移。
在上述实施例中，栅电极128、源极/漏极部件以及GaN层104中的载流子沟道108被配置成晶体管。当对栅极堆叠件施加电压时，可以调制晶体管的器件电流。
图2是根据本发明的一个或多个实施例形成具有HEMT的半导体结构的方法200的流程图。现参照图2方法200的流程图，在操作201中，提供第一III-V族化合物层。在衬底上形成第一III-V族化合物层。接下来，方法200继续到操作202，其中，在第一III-V族化合物层上外延生成第二III-V族化合物层。方法200继续到操作203，其中，在第二III-V族化合物层上形成源极部件和漏极部件。方法200继续到操作204，其中，在暴露出第二III-V族化合物层的组合开口的两个侧壁上形成斜场板109。方法200继续到操作205，其中，在源极部件和漏极部件之间的部分第二III-V族化合物层的上方形成栅电极。应当注意到，可以在图2的方法200之前、期间或者之后提供其他工艺。
图3至图8是根据图2的方法200的各个实施例的在各个制造阶段的具有HEMT的半导体结构100的截面图。已将各个附图简化以便更好地理解本发明的发明构思。
参照图3，其是在实施操作201、202和203之后的半导体结构100的衬底102的一部分的放大截面图。在一些实施例中，衬底102包括碳化硅(SiC)衬底、蓝宝石衬底或者硅衬底。在衬底102上生长第一III-V族化合物层104，也被称为沟道层。在该实施例中，第一III-V族化合物层104是指氮化镓(GaN)层(也被称为GaN层104)。可以通过金属有机汽相外延(MOVPE)采用含镓前体和含氮前体外延生长GaN层104。含镓前体包括三甲基镓(TMG)、三乙基镓(TEG)或其他合适的化学物质。含氮前体包括氨(NH3)、叔丁胺(TBAm)、苯肼或其他合适的化学物质。GaN层104的厚度在约0.5微米至约10微米的范围内。在其他实施例中，第一III-V族化合物层104可以包括GaAs层或者InP层。
在第一III-V族化合物层104上生长第二III-V族化合物层106，其也被称为供给层。在第一III-V族化合物层104和第二III-V族化合物层106之间限定出界面。二维电子气(2-DEG)载流子沟道108位于界面处。在至少一个实施例中，第二III-V族化合物层106是指氮化镓铝(AlGaN)层(也被称为AlGaN层106)。可以通过MOVPE采用含铝前体、含镓前体和含氮前体在GaN层104上外延生长AlGaN层106。含铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或其他合适的化学物质。含镓前体包括TMG、TEG或其他合适的化学物质。含氮前体包括氨、TBAm、苯肼或其他合适的化学物质。AlGaN层106的厚度在约5纳米至约50纳米的范围内。在一些实施例中，第二III-V族化合物层106可以包括AlGaAs层或者AlInP层。
在第二III-V族化合物层106的顶面107上沉积介电覆盖层110。介电覆盖层110的厚度在约
Figure BDA00002546341900081
至约的范围内。介电覆盖层110可以包含SiO2或者Si3N4。在一个实例中，介电覆盖层110是Si3N4并且通过实施无等离子体的低压化学汽相沉积(LPCVD)方法采用SiH4和NH3气体来形成。工作温度在约650℃至约800℃的范围内。工作压力在约0.1托(Torr)至约1托的范围内。介电覆盖层110可以保护下面的第二III-V族化合物层106在使用等离子体的后续工艺中不受到损伤。通过光刻和蚀刻工艺在介电覆盖层110中限定出两个开口从而暴露出第二III-V族化合物层106的一部分。
金属层设置在介电覆盖层110的上方，过填充(overfill)开口并且接触第二III-V族化合物层106。在金属层上方形成光刻胶层(未示出)并且使其显影以在开口上方形成部件。通过反应离子蚀刻(RIE)工艺去除未被光刻胶层的部件覆盖的金属层，反应离子蚀刻(RIE)工艺向下蚀刻金属层的暴露部分至下面的介电覆盖层110。在蚀刻工艺之后形成金属部件112。金属部件112被配置作为用于HEMT的源极部件或者漏极部件。在形成金属部件112之后去除光刻胶层。介电覆盖层110保护下面的第二III-V族化合物层106在用于形成金属部件112的蚀刻工艺期间不受到损伤。位于第二III-V族化合物层106下面的2-DEG载流子沟道108中的载流子不会受到影响。半导体结构101的电气性能会受到正面影响。从而，整个组件的产率会增加。
金属部件112的金属层可以包括一种或多种导电材料。在至少一个实例中，金属层不包含金(Au)而包含钛(Ti)、氮化钛(TiN)或者铝铜(AlCu)合金。在另一实例中，金属层包括底部Ti/TiN层、位于底部Ti/TiN层上面的AlCu层、以及位于AlCu层上面的顶部Ti层。金属层的形成方法包括原子层沉积(ALD)或者物理汽相沉积(PVD)工艺。在金属部件112中不使用Au的情况下，也可以将方法200应用于在硅衬底上生产集成电路的生产线中。可以消除Au对硅制造工艺的污染问题。
接下来，在金属部件112以及介电覆盖层110的顶面上沉积保护层114。保护层114可以包括诸如SiO2或者Si3N4的介电材料。在一个实例中，保护层114是Si3N4并且通过实施等离子体增强化学汽相沉积(PECVD)方法形成。
图4示出在第一III-V族化合物层104和第二III-V族化合物层106中形成隔离区116之后的结构100。隔离区116将结构100中的HEMT与衬底102中的其他器件隔离开。在一个实例中，通过注入工艺采用氧或者氮种类形成隔离区116。保护层114保护源极部件和漏极部件在注入工艺之后的退火工艺期间不被暴露出来。
图5示出在保护层114和介电覆盖层110中形成开口118之后的结构100。在保护层114的顶面上形成经图案化的掩模层(未示出)并且实施蚀刻工艺以去除保护层114和介电覆盖层110的一部分。开口118暴露出第二III-V族化合物层106的顶面107的一部分。开口118被配置为随后形成栅电极的位置。
图6示出如何在开口118的两侧上沉积两个斜场板109。为了形成斜场板109，首先在开口118的上方设置预期用于形成斜场板109的材料层120。在至少一个实施例中，该层120的厚度等于保护层114和介电覆盖层110的厚度总和。在一些实施例中，在该沉积步骤之后，层120填充整个开口118。
接下来，如图7中所描述的，实施诸如干法蚀刻的去除工艺以去除部分层120。具体而言，蚀刻工艺开始于去除位于保护层114上方和开口118内部的整个层120。去除工艺(即蚀刻工艺)继续直到其到达保护层114。因此，保护层114基本上充当蚀刻终止层。作为在保护层114处终止去除工艺的结果，已经去除了位于保护层114顶上和开口118外面的层120的所有部分。因为开口118中的层120的一些部分低于保护层114，当蚀刻工艺终止时，层120的一些部分仍保留在开口118中。位于开口118中的层120的这些剩余部分将在开口118的侧壁上形成两个三角形状的板，这两个三角形状的板成为斜场板109。
根据如图1B所述的本发明的另一个实施例，半导体结构与上面论述的先前实施例中的结构100基本上相同，除了在该实施例中已在开口118中形成斜场板109之后，实施另外的蚀刻工艺去除一些暴露的AlGaN层106。该另外的蚀刻步骤在低于AlGaN层106原表面的AlGaN层106中形成沟槽121。
图8示出在实施操作205之后的结构100，其在耗尽区124上方的部分第二III-V族化合物层106的上方形成栅电极128。在一个实例中，在部分保护层114的上方形成栅电极128，并且栅电极128覆盖整个开口118，包括两个斜场板109。载流子沟道108的耗尽区124中的电子在操作204中的沉积工艺期间被耗尽。在该实例中，沉积栅电极层并且过填充图7中示出的开口118。对栅电极层实施光刻和蚀刻工艺以限定出源极和漏极部件之间的栅电极128。栅电极128包括导电材料层，其可以包括难熔金属或者其化合物，例如钛(Ti)、氮化钛(TiN)、钛钨(TiW)、氮化钨(WN)和钨(W)。在另一实例中，栅电极128可以包括镍(Ni)、金(Au)或者铜(Cu)。
注意到在上面所有的实施例中，可以通过图3至图8和相关文本示出的工艺形成具有HEMT的结构100。用于形成具有HEMT的结构101的工艺与形成结构100类似，除了在开口118的侧壁上形成斜场板109之后，进一步蚀刻暴露出的部分AlGaN层106以形成沟槽。在图8中，在开口内沉积栅电极材料128以填充整个开口118和沟槽。鉴于此，形成了具有增强型HEMT的结构101。
本发明的各个实施例可以用于改进具有高电子迁移率晶体管(HEMT)的半导体结构的性能。例如，在常规方法中，蚀刻第二III-V族化合物层的一部分以形成用于增强型HEMT的凹槽。在蚀刻凹槽期间，难以控制同一衬底上的半导体芯片区之间的蚀刻一致性。可能不能准确地控制在同一半导体芯片区或者同一衬底中的每个HEMT的电气性能。在一些实施例中，金属部件112不包含Au而包含Al、Ti或者Cu。在金属部件112中不使用Au的情况下，方法200也可以应用于在硅衬底上生产集成电路的生产线。可以消除Au对硅制造工艺中的污染问题。与在源极/漏极部件中具有Au的HEMT相比，制造根据本申请的HEMT的成本降低了。可以在同一生产线中应用III-V族半导体化合物工艺和硅制造工艺。其增加了对生产线分配不同产品的灵活性。
根据本发明的一个实施例，一种半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上并且在组分上不同于第一III-V族化合物层。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。源极部件和漏极部件设置在第二III-V族化合物层上。栅电极设置在源极部件和漏极部件之间的第二III-V族化合物层的上方。两个斜场板设置在位于第二III-V族化合物层上的保护层中的开口和介电覆盖层中的开口的组合开口的两个侧壁上。
根据本发明的另一个实施例，一种半导体结构包括设置在衬底上的GaN层。AlGaN层设置在GaN层上。载流子沟道位于GaN层和AlGaN层之间。间隔分开的源极部件和漏极部件设置在AlGaN层上。栅电极设置在源极部件和漏极部件之间的AlGaN层的上方。载流子沟道耗尽层的一部分设置在栅电极和AlGaN层之间。两个斜场板设置在位于第二III-V族化合物层上的保护层中的开口和介电覆盖层中的开口的组合开口的两个侧壁上。
本发明还描述形成半导体结构的方法的实施例。方法包括提供第一III-V族化合物层。在第一III-V族化合物层上外延生长第二III-V族化合物层。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。在第二III-V族化合物层上形成源极部件和漏极部件。在设置在第二III-V族化合物层上的保护层中的开口和介电覆盖层中的开口的组合开口的两个侧壁上设置两个斜场板。在源极部件和漏极部件之间的部分第二III-V族化合物层的上方形成栅电极。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，在其中进行各种改变、替换和更改。而且，本申请的范围并不限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的公开内容将很容易地理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种半导体结构，包括：
第一III-V族化合物层；
第二III-V族化合物层，设置在所述第一III-V族化合物层上并且在组分上不同于所述第一III-V族化合物层，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；
介电覆盖层，设置在所述第二III-V族化合物层上；
保护层，设置在所述介电覆盖层上；
组合开口，形成在所述介电覆盖层和所述保护层中从而暴露出所述第二III-V族化合物层；
斜场板，形成在所述组合开口中；
源极部件和漏极部件，都设置在所述第二III-V族化合物层上；
栅电极，设置在所述源极部件和所述漏极部件之间的所述第二III-V族化合物层的上方并且填充所述组合开口。
2.根据权利要求1所述的半导体结构，其中，位于所述栅电极下方的所述载流子沟道包括耗尽区。
3.根据权利要求1所述的半导体结构，其中，所述斜场板包含Al2O3、Ta2O5、TiO2、ZnO2或者HfO2。
4.根据权利要求1所述的半导体结构，其中，每一个所述斜场板都设置在所述组合开口的侧壁上。
5.根据权利要求1所述的半导体结构，其中，所述源极部件和所述漏极部件中的每一个都不包含Au而包含Al、Ti或者Cu。
6.根据权利要求1所述的半导体结构，其中，所述保护层包含SiO2或者Si3N4。
7.根据权利要求1所述的半导体结构，其中，所述保护层通过实施化学汽相沉积(CVD)方法形成。
8.根据权利要求1所述的半导体结构，其中，所述栅电极包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、氮化钨(WN)、金(Au)或者铜(Cu)。
9.一种半导体结构，包括：
氮化镓(GaN)层，设置在衬底上；
氮化镓铝(AlGaN)层，设置在所述GaN层上，其中，载流子沟道位于所述GaN层和所述AlGaN层之间；
介电覆盖层，设置在所述AlGaN层上；
保护层，设置在所述介电覆盖层上；
组合开口，形成在所述介电覆盖层和所述保护层中从而暴露出所述AlGaN层；
斜场板，形成在所述组合开口中；
源极部件和漏极部件，间隔分开并且设置在所述AlGaN层上；
栅电极，设置在所述源极部件和所述漏极部件之间的所述AlGaN层的上方。
10.一种形成半导体结构的方法，所述方法包括：
提供第一III-V族化合物层；
在所述第一III-V族化合物层上外延生长第二III-V族化合物层，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；
在所述第二III-V族化合物层上形成介电覆盖层；
在所述介电覆盖层上形成保护层；
在所述介电覆盖层和所述保护层中形成组合开口从而暴露出所述第二III-V族化合物层；
在所述第二III-V族化合物层上形成源极部件和漏极部件；
在所述组合开口中形成斜场板；
在所述源极部件和所述漏极部件之间的部分所述第二III-V族化合物层的上方形成栅电极。
CN201210525310.6A 2012-02-23 2012-12-07 半导体结构及其形成方法 Expired - Fee Related CN103296077B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/403,686 US8860088B2 (en) 2012-02-23 2012-02-23 Semiconductor structure and method of forming the same
US13/403,686 2012-02-23

Publications (2)

Publication Number Publication Date
CN103296077A true CN103296077A (zh) 2013-09-11
CN103296077B CN103296077B (zh) 2016-08-03

Family

ID=49001869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210525310.6A Expired - Fee Related CN103296077B (zh) 2012-02-23 2012-12-07 半导体结构及其形成方法

Country Status (2)

Country Link
US (3) US8860088B2 (zh)
CN (1) CN103296077B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019114837A1 (zh) * 2017-12-15 2019-06-20 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2930754A1 (en) * 2014-04-11 2015-10-14 Nxp B.V. Semiconductor device
CN106847895B (zh) * 2016-12-14 2019-10-11 西安电子科技大学 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN110120347B (zh) * 2018-02-05 2023-11-17 住友电气工业株式会社 形成场效应晶体管的方法
JP2019165056A (ja) * 2018-03-19 2019-09-26 住友電気工業株式会社 半導体装置の製造方法
US10692857B2 (en) * 2018-05-08 2020-06-23 Vanguard International Semiconductor Corporation Semiconductor device combining passive components with HEMT
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
CN112349773A (zh) * 2019-08-07 2021-02-09 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US11502178B2 (en) * 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US12408403B2 (en) 2020-10-27 2025-09-02 Macom Technology Solutions Holdings, Inc. Field effect transistor with stacked unit subcell structure
US12266721B2 (en) 2020-10-27 2025-04-01 Wolfspeed, Inc. Field effect transistor with multiple stepped field plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391899A (en) * 1991-10-29 1995-02-21 Mitsubishi Denki Kabushiki Kaisha Compound semiconductor device with a particular gate structure
US7906799B2 (en) * 2004-01-16 2011-03-15 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess
CN102171830A (zh) * 2008-07-31 2011-08-31 克里公司 常关型半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343374A (ja) * 1992-06-05 1993-12-24 Hitachi Ltd 化合物半導体の加工方法及び加工装置
WO2006001369A1 (ja) * 2004-06-24 2006-01-05 Nec Corporation 半導体装置
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
US8772842B2 (en) * 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) * 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US9018677B2 (en) * 2011-10-11 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391899A (en) * 1991-10-29 1995-02-21 Mitsubishi Denki Kabushiki Kaisha Compound semiconductor device with a particular gate structure
US7906799B2 (en) * 2004-01-16 2011-03-15 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess
CN102171830A (zh) * 2008-07-31 2011-08-31 克里公司 常关型半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019114837A1 (zh) * 2017-12-15 2019-06-20 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20130221364A1 (en) 2013-08-29
US20140361310A1 (en) 2014-12-11
US20160359035A1 (en) 2016-12-08
US9425300B2 (en) 2016-08-23
CN103296077B (zh) 2016-08-03
US10115813B2 (en) 2018-10-30
US8860088B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
US10325910B2 (en) Semiconductor device containing HEMT and MISFET and method of forming the same
US10157994B2 (en) High electron mobility transistor and method of forming the same
CN103296077B (zh) 半导体结构及其形成方法
CN104009074B (zh) 高电子迁移率晶体管及其制造方法
CN102881720B (zh) 半导体结构及其形成方法
US9748372B2 (en) Semiconductor structure and method of forming the same
CN103545360B (zh) 高电子迁移率晶体管及其形成方法
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
CN103050511B (zh) 半导体结构及形成半导体结构的方法
US20190109223A1 (en) Manufacturing method of semiconductor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

CF01 Termination of patent right due to non-payment of annual fee