CN103218003A - 一种多电源输入的低压差稳压器 - Google Patents

Abstract

本发明提供一种多电源输入的低压差稳压器，其包括第一电源输入端、第二电源输入端、输出端、误差放大电路、第一调整管和第二调整管，所述第一调整管连接于第一电源输入端和输出端之间，所述第二调整管连接于第二电源输入端和输出端之间；所述误差放大器用于根据反馈电压和基准电压产生控制信号。当第一电源输入端与第一电源相连时，所述第二调整管截止，所述误差放大器的输出端与所述第一调整管的控制端相连；当第二电源输入端与第二电源相连时，所述第一调整管截止，所述误差放大器的输出端与所述第二调整管的控制端相连。这样，其能够支持至少两个输入电源，并且具有较低的芯片面积和成本。

Description

一种多电源输入的低压差稳压器

【技术领域】

本发明涉及一种低压差稳压器，特别涉及一种多电源输入的低压差稳压器。

【背景技术】

如今，便携电子设备（比如，平板电脑、智能手机、笔记本电脑等）基本采用多个供电电源对其进行供电，所述供电电源可以为设备内部的锂电池，也可以为通过外部可接充电器、适配器或者USB接口等连接器件与便携电子设备相连的外部电源。通常，当外部电源未与所述便携电子设备相连时，由锂电池对便携电子设备进行供电；当外部电源与所述便携电子设备相连时，锂电池供电电路被切断，外部电源一方面给内部锂电池进行充电，另一方面给便携电子设备供电，以保证该设备能正常工作。在便携电子设备中，常通过稳压器将锂电池提供的供电电压或者外部电源提供的供电电压进行稳压处理后，再提供给其内部系统，以保证系统高效率、高性能工作,其中，低压差稳压器（LDO）以其低成本、高电源波纹抑制、低噪声输出等优点被大量应用于上述便携电子设备中。

请参考图1所示，其为现有技术中单电源输入的低压差稳压器的电路示意图。该低压差稳压器包括基准电压产生电路110、误差放电器120、调整管（或者称作输出管）MPASS、反馈电路130、过流保护电路140、补偿电路150和使能电路ENA。

所述基准电压产生电路110连接于电源输入端Vin和接地端G之间，其用于输出基准电压VREF。所述调整管MPASS（其为PMOS晶体管）的源极和衬体与电源输入端Vin相连，其漏极与输出端Vout相连。所述反馈电路130根据输出端Vout的电压输出反馈电压VFB。具体为，所述反馈电路包括串联于输出端Vout和接地端G之间的电阻RF1和电阻RF2，其中，电阻RF1和电阻RF2之间的连接节点的电压即为其输出的反馈电压VFB。

所述误差放大器120用于对反馈电压VFB和基准电压VREF的差值进行放大，以产生控制信号MPG。图1中的误差放大器120的正相输入端与反馈电压VFB相连，其负相输入端与基准电压VREF相连，其输出端与所述调整管MPASS（其为PMOS晶体管）的栅极相连。所述误差放大器120输出的控制信号MPG通过控制所述调整管MPASS的栅极以调整所述调整管MPASS的压降，从而使所述输出端Vout输出稳定的电压。具体调整过程为：当所述输出端的电压Vout低于其目标电压时，其反映为反馈电压VFB小于基准电压VREF，所述误差放大器120输出的控制信号MPG使得所述调整管MPASS上的压降减小，从而使输出电压Vout增加，进而使输出电压Vout接近所述目标电压；当所述输出电压Vout的电压高于其目标电压时，其反映为反馈电压VFB大于基准电压VREF，所述误差放大器120输出的控制信号MPG使得所述调整管MPASS上的压降增加，从而使输出电压Vout减小，进而使输出电压Vout接近所述目标电压。

综上所述，所述反馈电路130根据输出电压Vout产生反馈电压VFB，所述误差放大器120对反馈电压VFB和基准电压VREF的差值进行放大，以产生控制信号MPG，该控制信号MPG控制调整管MPASS的栅极，以调整所述调整管MPASS的压降，从而使所述输出端Vout输出稳定的电压。这样，就形成一个闭环负反馈回路，当所述输出端Vout输出的电压稳定时，反馈电压VFB等于基准电压VREF，此时，所述输出端Vout输出的电压等于目标电压，该目标电压等于VREF(1+RF1/RF2)。

所述过流保护电路140用于对调整管MPASS进行过流保护，其连接于调整管MPASS的源极和栅极之间。所述补偿电路150用于对由所述反馈电路130和误差放大器120组成的负反馈回路进行补偿，以提高系统的稳定性。

所述使能电路ENA根据其输入端EN输入的信号使能所述误差放电器120。图1中的所述使能电路ENA的输出端与所述误差放大器120的使能端相连。在一个实施例中，当EN信号为低电平时，所述使能电路ENA使所述误差放大器120处于不工作状态（即该单电源输入的低压差稳压器不工作）；当EN信号为高电平时，所述使能电路ENA使所述误差放大器120处于工作状态（即该单电源输入的低压差稳压器工作）。

在多电源输入的低压差稳压器中，其中一个输入电源为锂电池（比如其电压范围为3.6V～4.2V），另一个输入电源为外部电源（比如其电压范围为5V～8V），现有技术中的多电源输入的低压差稳压器，需要两个低压差稳压器单元，每个低压差稳压器单元的电路结构如图1所示的稳压器，其中一个低压差稳压器单元的输入电源为锂电池，另一个低压差稳压器单元的输入电源为外部电源，两个低压差稳压器单元的输出端相连，以输出相同的稳压电压Vout。但是，这样就需要两套基准电压产生电路、两套误差放电器、两套调整管、两套反馈电路、两套相应的失调电压校准电路等功能器件，导致芯片面积增大，增加了芯片的成本；同时，当供电电源由Vin1转换为Vin2供电，或供电电源由Vin2转换为Vin1供电时，不可避免存在相应电路的上电建立延迟时间，导致输出在重载时，输出有较大下跳的现象，这个下跳电压会导致负载电路工作出现异常，比如导致负载电路掉电关机，音频设备出现短时间杂音。

因此，有必要提供一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种多电源输入的低压差稳压器，其能够支持至少两个输入电源，并且具有较低的芯片面积和成本。

为了解决上述问题，本发明提供一种多电源输入的低压差稳压器，其包括第一电源输入端Vin1、第二电源输入端Vin2、输出端Vout、基准电压产生电路、误差放大电路、反馈电路、第一调整管和第二调整管，所述第一调整管连接于第一电源输入端Vin1和输出端Vout之间，所述第二调整管连接于第二电源输入端Vin2和输出端Vout之间；所述基准电压产生电路用于输出基准电压VREF；所述反馈电路根据输出端Vout的电压输出反馈电压VFB；所述误差放大器用于对反馈电压VFB和基准电压VREF的差值进行放大以产生控制信号MPG；当第一电源输入端Vin1与第一电源相连时，所述第二调整管截止，所述误差放大器的输出端MPG与所述第一调整管的控制端相连；当第二电源输入端Vin2与第二电源相连时，所述第一调整管截止，所述误差放大器的输出端MPG与所述第二调整管的控制端相连。

作为本发明的一个优选的实施例，所述第一调整管包括PMOS晶体管MPASS1，所述PMOS晶体管MPASS1包括衬体端、与第一电源输入端Vin1相连的第一连接端、与输出端Vout相连的第二连接端和作为所述第一调整管的控制端的栅极；所述第二调整管包括PMOS晶体管MPASS2，所述PMOS晶体管MPASS2包括衬体端、与第二电源输入端Vin2相连的第一连接端、与输出端Vout相连的第二连接端和作为所述第二调整管的控制端的栅极。

作为本发明的一个优选的实施例，低压差稳压器还包括逻辑控制电路，当第一电源输入端Vin1与第一电源相连时，所述逻辑控制电路使所述PMOS晶体管MPASS2截止，使PMOS晶体管MPASS2和MPASS1的衬体端都与第一电源输入端Vin1相连，使所述误差放大器的输出端MPG与PMOS晶体管MPASS1的栅极MPG1相连；当第二电源输入端Vin2与第二电源相连时，所述逻辑控制电路使所述PMOS晶体管MPASS1截止，使PMOS晶体管MPASS1和MPASS2的衬体端与第二电源输入端Vin2相连，使所述误差放大器220的输出端MPG与PMOS晶体管MPASS2的栅极MPG2相连。

作为本发明的一个优选的实施例，所述逻辑控制电路包括偏置选择电路、第一开关S1和第二开关S2，所述偏置选择电路用于比较第一电源输入端Vin1和第二电源输入端Vin2的电压高低，其第一输出端VMAX输出电压为较高的电源输入端的电压，其第二输出端Body_s根据第一电源输入端Vin1和第二电源输入端Vin2的电压高低输出控制信号Body_s；所述第一开关S1包括三个连接端，其第一连接端与误差放大器的输出端MPG相连，第二连接端与PMOS晶体管MPASS2的栅极MPG2相连，第三连接端与PMOS晶体管MPASS1的栅极MPG1相连，所述控制信号Body_s控制所述第一开关S1的第一连接端选择性的与其第二连接端或者第三连接端相连；所述第二开关S2包括三个连接端，其第一连接端与偏置选择电路的第一输出端VMAX相连，其第二连接端与PMOS晶体管MPASS1的栅极MPG1相连，其第三连接端与PMOS晶体管MPASS2的栅极MPG2相连，所述控制信号Body_s控制所述第一开关S2的第一连接端选择性的其第二连接端或者第三连接端相连。

作为本发明的一个优选的实施例，当第一电源输入端Vin1与第一电源相连时，所述偏置选择电路260通过其第一输出端VMAX使PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第一电源输入端Vin1相连；所述偏置选择电路260的第二输出端Body_s输出的控制信号控制第一开关S1连通误差放大器220的输出端MPG与PMOS晶体管MPASS1的栅极MPG1，控制第二开关S2连通所述偏置选择电路260的第一输出端VMAX与PMOS晶体管MPASS2的栅极MPG2，从而使PMOS晶体管MPASS2截止，当第二电源输入端Vin2与外部电源相连时，所述偏置选择电路260通过其第一输出端使PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第二电源输入端Vin2相连；所述偏置选择电路260的第二输出端Body_s输出的控制信号控制第一开关S1连通误差放大器220的输出端MPG与PMOS晶体管MPASS2的栅极MPG2，控制第二开关S2连通所述偏置选择电路的第一输出端VMAX与PMOS晶体管MPASS1的栅极MPG1，从而使PMOS晶体管MPASS1截止。

作为本发明的一个优选的实施例，所述低压差稳压器还包括过流保护电路，所述过流保护电路用于对第一调整管和第二调整管进行过流保护。

作为本发明的一个优选的实施例，所述低压差稳压器还包括补偿电路，所述补偿电路用于对由所述误差放大器和反馈电路组成的负反馈回路进行补偿，以提高系统的稳定性。

作为本发明的一个优选的实施例，所述低压差稳压器还包括使能电路，所述使能电路根据其输入端EN输入的信号使能所述多电源输入的低压差稳压器。

作为本发明的一个优选的实施例，所述使能电路的输出端与误差放电器和基准电压产生电路的使能端相连，当EN信号为第一逻辑电平时，所述使能电路使能所述误差放大器和基准电压产生电路工作；当EN信号为第二逻辑电平时，所述使能电路使所述误差放大器和基准电压产生电路不工作。

作为本发明的一个优选的实施例，所述基准电压产生电路、误差放大电路、反馈电路、过流保护电路、补偿电路和使能电路ENA的电源端都与所述偏置选择电路的第一输出端VMAX相连，从而实现当第一电源输入端Vin1与第一电源相连时，由第一电源为各个内部模块供电；当第二电源输入端Vin2与第二电源相连时，由第二电源为各个内部模块供电。

与现有技术相比，本发明中的多电源输入的低压差稳压器，其包括以第一电源(比如锂电池)为输入电源，输出稳压电压Vout的第一低压差稳压器单元和以第二电源(比如外部电源)为输入电源，输出稳压电压Vout的第二低压差稳压器单元，且第一低压差稳压器单元和第二低压差稳压器单元共用部分器件，不仅节省了芯片面积，同时也降低的芯片的成本。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中单电源输入的低压差稳压器的电路示意图；

图2为本发明中的多电源输入的低压差稳压器的在一个实施例中的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

本发明中的多电源输入的低压差稳压器，包括以第一电源(比如锂电池)为输入电源，输出稳压电压Vout的第一低压差稳压器单元和以第二电源(比如外部电源)为输入电源，输出稳压电压Vout的第二低压差稳压器单元，且第一低压差稳压器单元和第二低压差稳压器单元共用部分器件，不仅节省了芯片面积，同时也降低了芯片的成本。

请参考图2所示，其为本发明中的多电源输入的低压差稳压器在一个实施例中的示意图。所述多电源输入的低压差稳压器包括第一电源输入端Vin1、第二电源输入端Vin2、输出端Vout、基准电压产生电路210、误差放大电路220、反馈电路230、第一调整管240和第二调整管250。

所述第一调整管240连接于第一电源输入端Vin1和输出端Vout之间，所述第二调整管250连接于第二电源输入端Vin2和输出端Vout之间。所述基准电压产生电路210用于输出基准电压VREF。所述反馈电路230根据输出端Vout的电压输出反馈电压VFB。在图2中，所述反馈电路230包括串联于输出端Vout和接地端G之间的电阻RF1和电阻RF2，其中，电阻RF1和电阻RF2之间的连接节点的电压即为所述反馈电压VFB。所述误差放大器220用于对反馈电压VFB和基准电压VREF的差值进行放大，以产生控制信号MPG。

当第一电源输入端Vin1与第一电源(比如锂电池)相连（即锂电池为输入电源）时，所述第二调整管250截止，所述误差放大器220的输出端MPG与所述第一调整管240的控制端相连；当第二电源输入端Vin2与第二电源(比如外部电源)相连（即外部电源为输入电源）时，所述第一调整管240截止，所述误差放大器220的输出端MPG与所述第二调整管250的控制端相连。

以下，简要介绍图2所示的多电源输入的低压差稳压器的工作原理。

当第一电源输入端Vin1与锂电池相连（即锂电池为输入电源）时，所述第二调整管250截止，所述误差放大器220的输出端MPG与所述第一调整管240的控制端相连。此时，由基准电压产生电路210、误差放大器220、反馈电路230和第一调整管240组成第一低压差电压稳压器单元。所述反馈电路230根据输出电压Vout产生反馈电压VFB，所述误差放大器220对反馈电压VFB和基准电压VREF的差值进行放大，以产生控制信号MPG，该控制信号MPG控制第一调整管240的控制端，以调整第一调整管240的压降，从而使所述输出端Vout输出稳定的电压，这样，就形成一个闭环负反馈回路。

具体调整过程为：当所述输出端的电压Vout低于其目标电压VOUT时，其反映为反馈电压VFB小于基准电压VREF，所述误差放大器220输出的控制信号MPG使所述第一调整管240上的压降减小，从而使输出电压Vout的电压增加，进而使输出电压Vout接近所述目标电压VOUT；当所述输出电压Vout的电压高于其目标电压VOUT时，其反映为反馈电压VFB大于基准电压VREF，所述第一调整管240输出的控制信号MPG使所述第一调整管240上的压降增加，从而使输出电压Vout减小，进而使输出电压Vout接近所述目标电压VOUT。当所述输出端Vout输出的电压稳定时，反馈电压VFB等于基准电压VREF，此时，所述输出端Vout输出的电压等于目标电压VOUT，该目标电压VOUT=VREF(1+RF1/RF2)。

当第二电源输入端Vin2与外部电源相连（即外部电源为输入电源）时，所述第一调整管240截止，所述误差放大器220的输出端与所述第二调整管250的控制端相连。此时，由基准电压产生电路210、误差放大器220、反馈电路230和第二调整管250组成第二低压差电压稳压器单元。所述反馈电路230根据输出电压Vout产生反馈电压VFB，所述误差放大器220对反馈电压VFB和基准电压VREF的差值进行放大，以产生控制信号MPG，该控制信号MPG控制第二调整管250的控制端，以调整第二调整管250的压降，从而使所述输出端Vout输出稳定的电压，这样，就形成一个闭环负反馈回路。其对所述输出端Vout的电压的具体调整过程与上述第一低压差电压稳压器单元的调整过程相同，在此，不再赘述。当所述输出端Vout输出的电压稳定时，反馈电压VFB等于基准电压VREF，此时，所述输出端Vout输出的电压等于目标电压VOUT，该目标电压VOUT=VREF(1+RF1/RF2)。

综上所述，当第一电源输入端Vin1与锂电池相连时，所述第二调整管250截止，所述误差放大器220的输出端与所述第一调整管240的控制端相连。此时，由基准电压产生电路210、误差放大器220、反馈电路230和第一调整管240组成第一低压差电压稳压器单元，其使所述输出端输出稳定的电压VOUT。当第二电源输入端Vin1与外部电源相连时，所述第一调整管240截止，所述误差放大器220的输出端与所述第二调整管250的控制端相连。此时，由基准电压产生电路210、误差放大器220、反馈电路230和第二调整管250组成第二低压差电压稳压器单元，其使所述输出端输出稳定的电压VOUT。所述第一低压差稳压器单元和第二低压差稳压器单元共用基准电压产生电路210、误差放大器220、反馈电路230等功能器件，不仅节省了芯片面积，同时也降低的芯片的成本。

请继续参考图2所示，所述第一调整管240为PMOS晶体管MPASS1，其包括衬体端、与第一电源输入端Vin1相连的第一连接端、与输出端Vout相连的第二连接端和作为所述第一调整管240的控制端的栅极。所述第二调整管250为PMOS晶体管MPASS2，其包括衬体端、与第二电源输入端Vin2相连的第一连接端、与输出端Vout相连的第二连接端和作为所述第二调整管250的控制端的栅极。

所述多电源输入的低压差稳压器还包括逻辑控制电路（未标记）。当第一电源输入端Vin1与锂电池相连时，所述逻辑控制电路使所述PMOS晶体管MPASS2截止、PMOS晶体管MPASS2的衬体端与第一电源输入端Vin1相连，即所述第二调整管250截止，且使所述误差放大器220的输出端MPG与PMOS晶体管MPASS1的栅极MPG1（即所述第一调整管240的控制端）相连，所述PMOS晶体管MPASS1的衬体端与第一电源输入端Vin1相连；当第二电源输入端Vin2与外部电源相连时，所述逻辑控制电路使所述PMOS晶体管MPASS1截止、PMOS晶体管MPASS1的衬体端与第二电源输入端Vin2相连，即所述误差放大器220的输出端MPG与PMOS晶体管MPASS2的栅极MPG2相连，且使所述PMOS晶体管MPASS2的衬体端与第二电源输入端Vin2相连。

在PMOS晶体管MPASS1和MPASS2中分别设置衬体端，并且当第一电源输入端Vin1与锂电池相连时，PMOS晶体管MPASS1和MPASS2的衬体端都与第一电源输入端Vin1相连；当第二电源输入端Vin2与外部电源相连时，PMOS晶体管MPASS1和MPASS2的衬体端都与第二电源输入端Vin2相连。PMOS晶体管MPASS1或MPASS2的衬体端连接电压VMAX(即第一电源输入端Vin1连接电源则接第一电源输入端Vin1，第二电源输入端Vin2连接电源则接第二电源输入端Vin2，)的原因在于，防止当该相应的PMOS晶体管MPASS1或MPASS2关断时，其漏极和衬体端产生的正向二极管导通而漏电；当二极管的阴极接的电压高于阳极电压时，二极管不导通，不存在反向漏电现象。

在一个实施例中，所述逻辑控制电路包括偏置选择电路260、第一开关S1和第二开关S2。

所述偏置选择电路260用于比较第一电源输入端Vin1和第二电源输入端Vin2的电压高低，其第一输出端VMAX输出电压较高的电源输入端的电压，其第二输出端Body_s根据第一电源输入端Vin1和第二电源输入端Vin2的电压高低输出控制信号Body_s。

所述第一开关S1包括三个连接端，其中，第一连接端1与误差放大器220的输出端MPG相连，第二连接端2与PMOS晶体管MPASS2的栅极MPG2相连，第三连接端3与PMOS晶体管MPASS1的栅极MPG1相连，所述控制信号Body_s控制所述第一开关S1的第一连接端1选择性的与其第二连接端2或者第三连接端3相连。所述第二开关S2包括三个连接端，其中，第一连接端1与偏置选择电路260的第一输出端VMAX相连，其第二连接端2与PMOS晶体管MPASS1的栅极MPG1相连，其第三连接端3与PMOS晶体管MPASS2的栅极MPG2相连，所述控制信号Body_s所述第二开关S2的第一连接端1选择性的与其第二连接端2或者第三连接端3相连。

以下具体介绍所述偏置选择电路260、第一开关S1和第二开关S2的工作过程。当第一电源输入端Vin1与锂电池相连时，所述偏置选择电路260的第一输出端VMAX输出锂电池电压，即PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第一电源输入端Vin1相连；所述偏置选择电路260的第二输出端Body_s输出的控制信号为第一逻辑电平（高电平或者低电平），以使第一开关S1连通其第一连接端1和第三连接端3，从而使误差放大器220的输出端MPG与PMOS晶体管MPASS1的栅极MPG1相连，使第二开关S2连通其第一连接端1和第三连接端3，从而使所述偏置选择电路260的第一输出端VMAX与PMOS晶体管MPASS2的栅极MPG2相连，由于此时所述偏置选择电路260的第一输出端VMAX输出锂电池电压，因此，使PMOS晶体管MPASS2截止。当第二电源输入端Vin2与外部电源相连时，所述偏置选择电路260的第一输出端VMAX输出外部电源电压，即PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第二电源输入端Vin2相连；所述偏置选择电路260的第二输出端输出的控制信号Body_s为第二逻辑电平（低电平或者高电平），以使第一开关S1连通其第一连接端1和第二连接端2，从而使误差放大器220的输出端MPG与PMOS晶体管MPASS2的栅极MPG2相连，使第二开关S2连通其第一连接端1和第二连接端2，从而使所述偏置选择电路260的第一输出端VMAX与PMOS晶体管MPASS1的栅极MPG1相连，由于此时所述偏置选择电路260的第一输出端VMAX输出外部电源电压，因此，使PMOS晶体管MPASS1截止。

在其他实施例中，所述第二开关S2的第一连接端1也可以与其它高电平信号相连，只要实现当该高电平信号与PMOS晶体管MPASS1的栅极或者PMOS晶体管MPASS2的栅极相连时，使PMOS晶体管MPASS1或者PMOS晶体管MPASS2截止即可。

请继续参考图2所示，所述多电源输入的低压差稳压器还包括过流保护电路270、补偿电路280和使能电路ENA。

所述过流保护电路270用于对第一调整管240和第二调整管250进行过流保护。在本实施例中，所述过流保护电路270连接于误差放大器220和第一调整管240、第二调整管250之间。

所述补偿电路280用于对由所述误差放大器220和反馈电路230组成的负反馈回路进行补偿，以提高系统的稳定性。在本实施例中，所述补偿电路280连接于误差放大器220和反馈电路230之间。

所述使能电路ENA根据其输入端EN输入的信号使能所述多电源输入的低压差稳压器。在本实施例中，所述使能电路ENA的输出端与误差放电器220和基准电压产生电路210的使能端相连。当EN信号为第一逻辑电平时，所述使能电路ENA使能所述误差放大器220和基准电压产生电路210工作，从而使能所述多电源输入的低压差稳压器工作；当EN信号为第二逻辑电平时，所述使能电路ENA使所述误差放大器220和基准电压产生电路210不工作，从而使所述多电源输入的低压差稳压器不工作。

在图2所示的实施例中，所述基准电压产生电路210、误差放大电路220、反馈电路230、过流保护电路270、补偿电路280和使能电路ENA的电源端都与所述偏置选择电路260的第一输出端VMAX相连，从而实现当第一电源输入端Vin1与锂电池相连时，由锂电池为各个内部模块供电；当第二电源输入端Vin2与外部电源相连时，由外部电源为各个内部模块供电。

为了便于理解本发明，以下再次详细介绍图2所示的多电源输入的低压差稳压器的工作原理。

当第一电源输入端Vin1与锂电池相连时，所述偏置选择电路260使PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第一电源输入端Vin1相连；使第一开关S1连通误差放大器220的输出端MPG与PMOS晶体管MPASS1的栅极MPG1；使第二开关S2连通第一电源输入端Vin1与PMOS晶体管MPASS2的栅极MPG2，从而使PMOS晶体管MPASS2截止。此时，由所述基准电压产生电路210、误差放大电路220、反馈电路230、PMOS晶体管MPASS1、偏置选择电路260、过流保护电路270、补偿电路280组成第一低压差稳压器单元，使输出端输出稳定电压Vout。

当第二电源输入端Vin2与外部电源相连时，所述偏置选择电路260使PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第二电源输入端Vin2相连；使第一开关S1连通误差放大器220的输出端MPG和PMOS晶体管MPASS2的栅极MPG2，使第二开关S2连通第二电源输入端Vin2和PMOS晶体管MPASS1的栅极MPG1，从而使PMOS晶体管MPASS1截止。此时，由所述基准电压产生电路210、误差放大电路220、反馈电路230、PMOS晶体管MPASS2、偏置选择电路260、过流保护电路270、补偿电路280组成第二低压差稳压器单元，使输出端输出稳定电压Vout。

与现有技术中的多电源输入的低压差稳压器相比，图2中的多电源输入的低压差稳压器在图1所示的单电源输入的低压差稳压器的基础上仅增加了一个调节管以及逻辑控制电路，从而大大节省了芯片的面积，降低了芯片的成本。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种多电源输入的低压差稳压器，其特征在于，其包括第一电源输入端Vin1、第二电源输入端Vin2、输出端Vout、基准电压产生电路、误差放大电路、反馈电路、第一调整管和第二调整管，

所述第一调整管连接于第一电源输入端Vin1和输出端Vout之间，所述第二调整管连接于第二电源输入端Vin2和输出端Vout之间；

所述基准电压产生电路用于输出基准电压VREF；

所述反馈电路根据输出端Vout的电压输出反馈电压VFB；

所述误差放大器用于对反馈电压VFB和基准电压VREF的差值进行放大以产生控制信号MPG；

当第一电源输入端Vin1与第一电源相连时，所述第二调整管截止，所述误差放大器的输出端MPG与所述第一调整管的控制端相连；当第二电源输入端Vin2与第二电源相连时，所述第一调整管截止，所述误差放大器的输出端MPG与所述第二调整管的控制端相连。

2.根据权利要求1所述的多电源输入的低压差稳压器，其特征在于，

所述第一调整管包括PMOS晶体管MPASS1，所述PMOS晶体管MPASS1包括衬体端、与第一电源输入端Vin1相连的第一连接端、与输出端Vout相连的第二连接端和作为所述第一调整管的控制端的栅极；

所述第二调整管包括PMOS晶体管MPASS2，所述PMOS晶体管MPASS2包括衬体端、与第二电源输入端Vin2相连的第一连接端、与输出端Vout相连的第二连接端和作为所述第二调整管的控制端的栅极。

3.根据权利要求2所述的多电源输入的低压差稳压器，其特征在于，其还包括逻辑控制电路，

当第一电源输入端Vin1与第一电源相连时，所述逻辑控制电路使所述PMOS晶体管MPASS2截止，使PMOS晶体管MPASS2和MPASS1的衬体端都与第一电源输入端Vin1相连，使所述误差放大器的输出端MPG与PMOS晶体管MPASS1的栅极MPG1相连；

当第二电源输入端Vin2与第二电源相连时，所述逻辑控制电路使所述PMOS晶体管MPASS1截止，使PMOS晶体管MPASS1和MPASS2的衬体端与第二电源输入端Vin2相连，使所述误差放大器220的输出端MPG与PMOS晶体管MPASS2的栅极MPG2相连。

4.根据权利要求3所述的多电源输入的低压差稳压器，其特征在于，所述逻辑控制电路包括偏置选择电路、第一开关S1和第二开关S2，

所述偏置选择电路用于比较第一电源输入端Vin1和第二电源输入端Vin2的电压高低，其第一输出端VMAX输出电压为较高的电源输入端的电压，其第二输出端Body_s根据第一电源输入端Vin1和第二电源输入端Vin2的电压高低输出控制信号Body_s；

所述第一开关S1包括三个连接端，其第一连接端与误差放大器的输出端MPG相连，第二连接端与PMOS晶体管MPASS2的栅极MPG2相连，第三连接端与PMOS晶体管MPASS1的栅极MPG1相连，所述控制信号Body_s控制所述第一开关S1的第一连接端选择性的与其第二连接端或者第三连接端相连；

所述第二开关S2包括三个连接端，其第一连接端与偏置选择电路的第一输出端VMAX相连，其第二连接端与PMOS晶体管MPASS1的栅极MPG1相连，其第三连接端与PMOS晶体管MPASS2的栅极MPG2相连，所述控制信号Body_s控制所述第一开关S2的第一连接端选择性的其第二连接端或者第三连接端相连。

5.根据权利要求4所述的多电源输入的低压差稳压器，其特征在于，

当第一电源输入端Vin1与第一电源相连时，所述偏置选择电路260通过其第一输出端VMAX使PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第一电源输入端Vin1相连；所述偏置选择电路260的第二输出端Body_s输出的控制信号控制第一开关S1连通误差放大器220的输出端MPG与PMOS晶体管MPASS1的栅极MPG1，控制第二开关S2连通所述偏置选择电路260的第一输出端VMAX与PMOS晶体管MPASS2的栅极MPG2，从而使PMOS晶体管MPASS2截止，

当第二电源输入端Vin2与外部电源相连时，所述偏置选择电路260通过其第一输出端使PMOS晶体管MPASS1的衬体端和PMOS晶体管MPASS2的衬体端都与第二电源输入端Vin2相连；所述偏置选择电路260的第二输出端Body_s输出的控制信号控制第一开关S1连通误差放大器220的输出端MPG与PMOS晶体管MPASS2的栅极MPG2，控制第二开关S2连通所述偏置选择电路的第一输出端VMAX与PMOS晶体管MPASS1的栅极MPG1，从而使PMOS晶体管MPASS1截止。

6.根据权利要求5所述的多电源输入的低压差稳压器，其特征在于，其还包括过流保护电路，所述过流保护电路用于对第一调整管和第二调整管进行过流保护。

7.根据权利要求6所述的多电源输入的低压差稳压器，其特征在于，其还包括补偿电路，所述补偿电路用于对由所述误差放大器和反馈电路组成的负反馈回路进行补偿，以提高系统的稳定性。

8.根据权利要求7所述的多电源输入的低压差稳压器，其特征在于，其还包括使能电路，所述使能电路根据其输入端EN输入的信号使能所述多电源输入的低压差稳压器。

9.根据权利要求8所述的多电源输入的低压差稳压器，其特征在于，所述使能电路的输出端与误差放电器和基准电压产生电路的使能端相连，

当EN信号为第一逻辑电平时，所述使能电路使能所述误差放大器和基准电压产生电路工作；

当EN信号为第二逻辑电平时，所述使能电路使所述误差放大器和基准电压产生电路不工作。

10.根据权利要求8或者9所述的多电源输入的低压差稳压器，其特征在于，所述基准电压产生电路、误差放大电路、反馈电路、过流保护电路、补偿电路和使能电路ENA的电源端都与所述偏置选择电路的第一输出端VMAX相连，从而实现当第一电源输入端Vin1与第一电源相连时，由第一电源为各个内部模块供电；当第二电源输入端Vin2与第二电源相连时，由第二电源为各个内部模块供电。

Images