[go: up one dir, main page]

CN103179811A - 多层配线基板的制造方法 - Google Patents

多层配线基板的制造方法 Download PDF

Info

Publication number
CN103179811A
CN103179811A CN2012105760736A CN201210576073A CN103179811A CN 103179811 A CN103179811 A CN 103179811A CN 2012105760736 A CN2012105760736 A CN 2012105760736A CN 201210576073 A CN201210576073 A CN 201210576073A CN 103179811 A CN103179811 A CN 103179811A
Authority
CN
China
Prior art keywords
resin insulating
conductor layer
core substrate
wiring board
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105760736A
Other languages
English (en)
Inventor
前田真之介
铃木哲夫
半户琢也
杉本笃彦
平野训
齐木一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN103179811A publication Critical patent/CN103179811A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H10W70/60
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供针对具有在芯基板的两个表面交替层叠有至少一层的导体层和至少一层的树脂绝缘层的层叠构造体而得到的多层配线基板,能够在不降低制造产量的前提下能够通过使芯基板减薄来实现小型化的制造方法。在支承基板上层叠有第1层叠构造体,该第1层叠构造体包含至少1层的导体层和至少一层的树脂绝缘层,在该该第1层叠构造体中,导体层和树脂绝缘层交替层叠,而且,以与位于第1层叠构造体的最上层的导体层相接触的方式形成芯基板。接着,通过对该芯基板进行激光照射而形成通孔,并在上述通孔内形成金属层。之后,在上述芯基板上形成包含至少一层的导体层和至少一层的树脂绝缘层的第2层叠构造体。此时,能够将上述第1层叠构造体的上述最上层的导体层的厚度设为比其他导体层的厚度大。

Description

多层配线基板的制造方法
技术领域
本发明涉及一种多层配线基板的制造方法。
背景技术
通常,作为搭载电子零件的封装,使用在芯基板的两侧交替层叠树脂绝缘层和导体层而形成有积累层的多层配线基板(专利文献1)。在多层配线基板中,芯基板由例如含有玻璃纤维的树脂构成,具有利用较高的刚性加强积累层的作用。但是,由于芯基板形成地较厚,因此妨碍了多层配线基板的小型化。因而,近年来,通过减薄芯基板来使多层配线基板小型化。
另一方面,若减薄芯基板,则存在如下问题:制造过程中的包含芯基板在内的组件的强度降低,无法水平地进行芯基板或组件的输送,从而在输送时芯基板或组件(为了形成多层配线基板而处于制造过程中的基板)与输送机器相接触,导致芯基板或组件损伤。另外,在各制造工序中存在如下问题:在固定并向预定的制造工序供给芯基板或组件时,芯基板或组件挠曲,导致例如难以准确地进行镀层处理等处理。结果,存在如下问题:在包含芯基板在内的多层配线基板中,若减小芯基板的厚度,则该多层配线基板的制造产量降低。
基于这样的观点,提出了具有适于在不设置芯基板的前提下小型化并且能够提高高频信号的传递性能的构造的、所谓的无芯多层配线基板(专利文献2、专利文献3)。对于这样的无芯多层配线基板,将积累层形成于在表面设置有通过将可剥离的两层金属膜层叠而成的剥离薄片的支承基板上,之后,在上述剥离薄片的剥离界面处进行分离,从支承体分离出积累层,获得作为目标的多层配线基板。
但是,由于上述这种无芯多层配线基板在内部不具有芯层,因此存在强度较弱而在使用中需加以注意、并且用途受限这样的问题。
专利文献1:日本特开平11-233937号
专利文献2:日本特开2009-289848号
专利文献3:日本特开2007-214427号
发明内容
本发明的目的在于,针对具有在芯基板的两个表面上交替层叠有至少一层的导体层和至少一层的树脂绝缘层的层叠构造体的多层配线基板,提供一种能够在不降低制造产量的前提下使芯基板减薄并使该多层配线基板小型化的制造方法。
为了达成上述目的,本发明涉及一种多层配线基板的制造方法,其特征在于,该多层配线基板的制造方法包括:第1层叠构造体形成工序,在该工序中,在支承基板上形成第1层叠构造体,该第1层叠构造体包含至少一层的导体层和至少一层的树脂绝缘层,在第1层叠构造体中,导体层和树脂绝缘层交替层叠;芯基板形成工序,在该工序中,以与位于上述第1层叠构造体的最上层的导体层相接触的方式将芯基板层叠在上述第1层叠构造体上;通孔形成工序,在该工序中,通过对上述芯基板进行激光照射而形成通孔;通孔金属层形成工序,在该工序中,在上述通孔的至少内周面形成通孔金属层;以及第2层叠构造体形成工序,在该工序中,在形成有上述通孔金属层的上述芯基板上形成第2层叠构造体,该第2层叠构造体包含至少一层的导体层和至少一层的树脂绝缘层,上述第1层叠构造体的上述最上层的导体层的厚度比其他导体层的厚度大。
采用本发明,在将至少一层的导体层和至少一层的树脂绝缘层层叠在支承基板上而成的层叠构造体的、所谓的无芯多层配线基板的制造方法中,也与上述的层叠构造体一起层叠芯基板,进而在芯基板上层叠由至少一层的导体层和至少一层的树脂绝缘层层叠而成的追加的层叠构造体。在如上所述那样将层叠构造体形成在支承基板上之后,去除该支承基板,因此,最终将会残留有利用由多层导体层和多层树脂绝缘层构成的第1层叠构造体与由至少一层的导体层和至少一层的树脂绝缘层构成的第2层叠构造体夹持芯基板的结构、即具有芯基板的多层配线基板。
在本发明中,由于在制造具有厚度为200μm以下的芯基板的多层配线基板时,如上所述那样利用无芯多层配线基板的制造方法,因此在该制造过程中,层叠构造体、芯基板形成在支承基板上。因而,即使是在缩小芯基板的厚度的情况下,也能够通过充分地增大支承基板的厚度,使得制造过程的组件的强度不会降低。
因而,能够水平地进行制造过程的组件的输送,能够避免在输送时组件与输送机器相接触而导致芯基板或组件损伤这样的问题。另外,也能够避免在各制造工序中,在固定组件并向预定的制造工序供给时组件挠曲、导致例如难以准确地进行镀处理等处理这样的问题。因此,能够以较高的产量获得具有较薄的芯基板的多层配线基板,从而能够使具有该芯基板的多层配线基板的小型化。
上述的本发明的方法并不限定于制造芯基板较薄、且芯基板或制造过程中的组件在普通的制造方法中挠曲而导致制造产量降低的构造的、含有芯基板的多层配线基板,也能够适用于制造如芯基板较厚、且即使是在普通的制造方法中产量也较高的、含有芯基板的多层配线基板的这样的情况。
另外,在本发明中,为了对位于芯基板的两侧的第1层叠构造体和第2层叠构造体进行电连接而在芯基板上形成通孔,并在该通孔的至少内周面形成通孔金属层。
上述通孔是通过对芯基板进行激光照射而形成的,但是芯基板较厚,或含有玻璃纤维等强化纤维。因而,必须提高激光的照射能量,但是因对于激光的控制较为困难,有时会因照射超过所需的能量的激光而使该激光贯穿芯基板进而到达位于该芯基板下方的第1层叠构造体中的导体层和树脂绝缘层,导致在该树脂绝缘层内也形成开口部。
在这样的情况下,若在通孔的至少内周面形成通孔金属层,则有时该通孔金属层会形成至第1层叠构造体的树脂绝缘层的开口部内,与位于该树脂绝缘层的下方的导体层电导通。其结果,有时会无法如预期设计的那样获取包含第1层叠构造体、芯基板以及第2层叠构造体在内的多层配线基板的电导通。
但是,在本发明中,将位于芯基板的下方的第1层叠构造体的、位于最上层的导体层的厚度设为比第1层叠构造体的其他的导体层和第2层叠构造体的导体层大。因而,如上所述,即使在将用于在芯基板上形成通孔的激光的照射能量增大至所需以上的情况下,激光也会被位于第1层叠构造体的最上层的导体层阻断,因此上述激光不会到达第1层叠构造体的树脂绝缘层。因而,能够避免如上所述的无法如预期设计的那样实现多层配线基板的电导通这样的问题。
另外,由于通过增大第1层叠构造体的最上层的导体层的厚度而使应当形成在芯基板上的通孔的深度也减小,因此能够以某种程度降低用于形成通孔的激光的照射能量。即,通过使增大最上层的导体层的厚度这样的效果和与此相伴的降低激光的强度这样的效果相叠加,能够进一步显著地发挥上述的作用效果。
在本发明的一例中,也可以是,芯基板在上主表面配设有金属层,通孔形成工序包含将金属层位于形成芯基板的通孔的部位的正上方的部分去除的工序。在该情况下,由于在应当形成通孔的部位处最先不存在金属层,因此,例如在通过照射激光而形成通孔的情况下,能够降低该照射能量,从而能够降低含有芯基板的多层配线基板的制造成本。另外,即使在以某种程度缩小了第1层叠构造体的最上层的导体层的厚度的情况下,也能够避免激光贯穿芯基板而到达第1层叠构造体的树脂绝缘层进而导致无法如预期设计的那样实现多层配线基板的电导通这样的问题。
另外,在本发明的一例中,也可以是,第1层叠构造体的最上层的导体层仅形成在芯基板的、位于形成通孔的部位的正下方的区域内。在该情况下,由于仅较厚地形成导体层的、与在通孔内形成的镀层等相接触的部分、所谓的接合垫部分即可,因此能够容易地进行包含第1层叠构造体、芯基板以及第2层叠构造体在内的多层配线基板的电路设计等。
如上述所说明的那样,采用本发明,能够提供一种对于在芯基板的两面上具有由至少一层的导体层与至少一层的树脂绝缘层交替层叠而成的层叠构造体的多层配线基板,能够在不降低其制造产量的前提下将芯基板设为较薄并使该多层配线基板小型化的制造方法。
附图说明
图1是实施方式的多层配线基板的俯视图。
图2是实施方式的多层配线基板的俯视图。
图3是放大表示沿着I-I线截取图1和图2所示的多层配线基板时的截面的一部分的图。
图4是实施方式的多层配线基板的制造方法的一个工序图。
图5是实施方式的多层配线基板的制造方法的一个工序图。
图6是实施方式的多层配线基板的制造方法的一个工序图。
图7是实施方式的多层配线基板的制造方法的一个工序图。
图8是实施方式的多层配线基板的制造方法的一个工序图。
图9是实施方式的多层配线基板的制造方法的一个工序图。
图10是实施方式的多层配线基板的制造方法的一个工序图。
图11是实施方式的多层配线基板的制造方法的一个工序图。
图12是实施方式的多层配线基板的制造方法的一个工序图。
图13是实施方式的多层配线基板的制造方法的一个工序图。
图14是实施方式的多层配线基板的制造方法的一个工序图。
图15是实施方式的多层配线基板的制造方法的一个工序图。
图16是实施方式的多层配线基板的制造方法的一个工序图。
图17是表示实施方式的多层配线基板的制造方法的变形例的一个工序图。
具体实施方式
以下,参照附图说明本发明的实施方式。
(多层配线基板)
首先,说明使用本发明的方法制造的多层配线基板的一例。图1和图2是本实施方式的多层配线基板的俯视图,图1表示从上侧观察多层配线基板时的状态,图2表示从下侧观察多层配线基板时的状态。另外,图3是放大表示沿着I-I线截取图1和图2所示的多层配线基板时的截面的一部分的图。
但是,以下所示的多层配线基板是用于明确地表示本发明的特征的示例,只要是具有利用如下第1层叠构造体和第2层叠构造体夹持芯基板的这样的结构,就无特殊限定:该第1层叠构造体包含交替层叠而成的至少一层的导体层和至少一层的树脂绝缘层,该第2层叠构造体包含交替层叠而成的至少一层的导体层和至少一层的树脂绝缘层。
图1~图3所示的多层配线基板10通过第1导体层11~第7导体层17和第1树脂绝缘层21~第6树脂绝缘层26交替层叠而成。
具体地说,在第1导体层11上层叠有第1树脂绝缘层21,在第1树脂绝缘层21上层叠有第2导体层12,在第2导体层12上层叠有第2树脂绝缘层22,在第2树脂绝缘层22上层叠有第3导体层13。另外,在第3导体层13上层叠有第3树脂绝缘层23,在第3树脂绝缘层23上形成有第4导体层14,在第4导体层14上形成有第4树脂绝缘层24,在第4树脂绝缘层24上层叠有第5导体层15。而且,在第5导体层15上层叠有第5树脂绝缘层25,在第5树脂绝缘层25上层叠有第6导体层16,在第6导体层16上层叠有第6树脂绝缘层26,在第6树脂绝缘层26上层叠有第7导体层17。
另外,第1导体层11~第7导体层17由铜等电性能优良的导体构成,第1树脂绝缘层21、第2树脂绝缘层22以及第4树脂绝缘层24~第6树脂绝缘层26根据需要由包含二氧化硅填料等的热固化性树脂组合物构成,第3树脂绝缘层23构成由耐热性树脂板(例如双马来酰亚胺-三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成的板状的芯基板。
另外,在第1导体层11上,以该第1导体层11局部暴露的方式形成有第1抗蚀层41,在第7导体层17上,以该第7导体层17局部暴露的方式形成有第2抗蚀层42。
第1导体层11的从第1抗蚀层41露出的部分作为用于将多层配线基板10连接于母板上的背面连接盘(LGA接合垫)而发挥功能,并呈矩形状地排列在多层配线基板10的背面。第7导体层17的从第2抗蚀层42露出的部分作为用于将未图示的半导体元件等倒装连接于多层配线基板10上的接合垫(FC接合垫)而发挥功能,该部分构成半导体元件搭载区域,并呈矩形状地排列在多层配线基板10的表面的大致中心部。
在第1树脂绝缘层21上形成有第1通路导体31,利用该第1通路导体31电连接第1导体层11和第2导体层12,在第2树脂绝缘层22上形成有第2通路导体32,利用该第2通路导体32电连接第2导体层12和第3导体层13。同样地,在第3树脂绝缘层2上3形成有第3通路导体33,利用该第3通路导体33电连接第3导体层13和第4导体层14,在第4树脂绝缘层24上形成有第4通路导体34,利用该第4通路导体34电连接第4导体层14和第5导体层15。另外,在第5树脂绝缘层25上形成有第5通路导体35,利用该第5通路导体35电连接第5导体层15和第6导体层16,在第6树脂绝缘层26上形成有第6通路导体36,利用该第6通路导体36电连接第6导体层16和第7导体层17。
在本实施方式中,第1导体层11~第3导体层13、第1树脂绝缘层21和第2树脂绝缘层22以及第1通路导体31和第2通路导体32构成第1层叠构造体20A,第4导体层14~第7导体层17、第4树脂绝缘层24~第6树脂绝缘层26以及第4通路导体34~第6通路导体36构成第2层叠构造体20B。
另外,虽未特别标注附图标记,但是第1导体层11~第7导体层17的、与第1通路导体31~第6通路导体36相连接的部分构成通路连接盘(通路接合垫),第1导体层11~第7导体层17的、未与第1通路导体31~第6通路导体36相连接的部分构成配线层。
另外,多层配线基板10的大小能够形成为例如200mm×200mm×0.4mm的大小。
(多层配线基板的制造方法)
接着,说明图1~图3所示的多层配线基板10的制造方法。图4~图16是本实施方式的多层配线基板10的制造方法的工序图。另外,图4~图16所示的工序图是与图3所示的多层配线基板10的截面图相对应的图。
另外,在本发明的制造方法中,实际上是在支承基板的两侧形成多层配线基板10,但是在本实施方式中,为了明确本发明的制造方法的特征,说明仅在支承基板的一侧形成多层配线基板10的情况。
首先,如图4所示,准备在两面粘贴有铜箔51的支承基板S。支承基板S能够由例如耐热性树脂板(例如双马来酰亚胺-三嗪树脂板)、纤维强化树脂板(例如玻璃纤维强化环氧树脂板)等构成。另外,如以下详细叙述的那样,为了抑制制造过程中所存在的组件的挠曲,可以将支承基板S的厚度例如设为0.4mm~1.0mm。接着,在形成在支承基板S的两面上的铜箔51上,隔着作为粘接层的预浸料层52利用例如真空热压而压接形成剥离薄片53。
剥离薄片53例如由第1金属膜53a和第2金属膜53b构成,在上述膜之间施加有Cr镀层等,并能够利用来自外部的剪切力彼此剥离。另外,第1金属膜53a和第2金属膜53b能够由铜箔构成。
接着,如图5所示,分别在形成于支承基板S两侧的剥离薄片53上层叠感光性的干膜,通过曝光和显影形成掩模图案54。在掩模图案54上分别形成有相当于对准标记形成部Pa和外周部划分部Po的开口部。
接着,如图6所示,在支承基板S上,隔着掩模图案54对剥离薄片53进行蚀刻处理,在剥离薄片53的、相当于上述开口部的位置处形成对准标记形成部Pa和外周部划分部Po。另外,在形成对准标记形成部Pa和外周部划分部Po之后,蚀刻去除掩模图案54。
另外,优选的是,对在去除掩模图案54之后露出的剥离薄片53的表面实施蚀刻处理,使该表面粗糙化。由此,能够提高剥离薄片53与后述的树脂绝缘层间的密合性。
接着,如图7所示,在剥离薄片53上层叠树脂膜,通过在真空下进行加压加热而使树脂膜固化,形成第1树脂绝缘层21。由此,剥离薄片53的表面被第1树脂绝缘层21所覆盖,并且构成对准标记形成部Pa的开口部和构成外周部划分部Po的缺口成为填充有第1树脂绝缘层21的状态。由此,在对准标记形成部Pa的部分形成对准标记的构造。
另外,由于外周部划分部Po也被第1树脂绝缘层21所覆盖,因此在以下所示的通过剥离薄片53进行的剥离工序中,能够排除因剥离薄片53的端面例如从预浸料52被剥离而抬起,导致无法良好地进行剥离工序进而无法制造作为目标的多层配线基板10的不利之处。
接着,在例如从CO2气体激光器、YAG激光器向第1树脂绝缘层21照射预定强度的激光而形成导通孔并对该导通孔实施适当的去污处理和轮廓蚀刻之后,对包含导通孔的第1树脂绝缘层21实施粗糙化处理。
在第1树脂绝缘层21包含填料的情况下,由于若实施粗糙化处理则填料会游离而残留在第1树脂绝缘层21上,因此适当地进行水洗。
另外,能够在上述水洗净之后进行送风。由此,即使是在游离的填料未通过上述水洗净而完全去除的情况下,也能够利用送风辅助去除填料。之后,对第1树脂绝缘层21进行图案电镀处理,形成第2导体层12和第1通路导体31。
利用半添加法如下所述那样形成第2导体层12和通路导体31。首先,在第1树脂绝缘层21上形成无电解镀膜,之后在该无电解镀膜上形成抗蚀层,对该抗蚀层的非形成部分进行电解镀铜,从而形成第2导体层12和通路导体31。在形成第2导体层12和第1通路导体31之后,利用KOH等剥离去除抗蚀层,并通过蚀刻来去除因去除抗蚀层而露出的无电解镀膜。
接着,在对第2导体层12实施粗糙化处理之后,以覆盖第2导体层12的方式在第1树脂绝缘层21上层叠树脂膜,通过在真空下进行加压加热而使该树脂膜固化,形成第2树脂绝缘层22。之后,与第1树脂绝缘层21的情况相同,在第2树脂绝缘层22上形成导通孔,接着进行图案电镀处理,从而形成第3导体层13和第2通路导体32。
另外,此时的图案电镀处理的处理时间比形成第2导体层12和第1通路导体31时的图案电镀处理的处理时间长,第3导体层13形成为比第2导体层12、利用以下所说明的制造过程形成的第1导体层11以及第4导体层14~第7导体层17厚。具体地说,优选的是15μm以上,并且优选的是构成以下所说明的芯基板的第3树脂绝缘层的厚度的一半以下。
以上,经过图4~图7所示的工序,构成第1层叠构造体20A,该第1层叠构造体20A包含(后述成为第1导体层11的)第1金属膜53a、第2导体层12和第3导体层13、第1树脂绝缘层21和第2树脂绝缘层22、以及第1通路导体31和第2通路导体32。
接着,如图8所示,在第2树脂绝缘层22上覆盖第3导体层13,使在上主表面配设有金属层55的预浸料23X以使该预浸料23X的下主表面与第2树脂绝缘层22相接触的方式层叠,通过进行真空热压使预浸料23X压接在第2树脂绝缘层22上并且使该预浸料23X固化。由于预浸料23X包含玻璃纤维等强化纤维,因此使预浸料23X加热固化而获得的第3树脂绝缘层23构成芯基板。
另外,通过在构成第1层叠构造体20A的第1树脂绝缘层21和第2树脂绝缘层22的玻璃化转变点以上的温度进行上述真空热压,由此,当在第1层叠构造体20A上形成由金属层55和第3树脂绝缘层构成的芯基板时,能够改善第1层叠构造体20A的翘曲,从而能够改善最终获得的多层配线基板10内的、至少第3树脂绝缘层23之下的翘曲。因而,能够改善多层配线基板10整体的翘曲。
能够将构成芯基板的第3树脂绝缘层23的厚度设为例如0.05mm~0.2mm,能够将金属层55的厚度设为0.001mm~0.035mm。另外,金属层55能够由与第1导体层11~第7导体层17相同的金属材料、例如铜等电性能优良的导体构成。另外,其他树脂绝缘层的厚度例如为0.02mm~0.05mm。
接着,如图9所示,在局部蚀刻去除金属层55而形成开口部55H之后,如图10所示,经由开口部55H向第3树脂绝缘层23照射激光,以露出第3导体层13的方式形成通孔23H。在该情况下,由于是利用图9所示的工序,预先在金属层55中的、第3树脂绝缘层23的应形成通孔23H的部位形成开口部55H,因此上述激光不经由金属层55而是直接照射在第3树脂绝缘层23上。
因而,由于当使用激光在构成芯基板的第3树脂绝缘层23上形成通孔23H时,能够省略利用激光在金属层55上形成开口部这样的工序,因此能够降低形成通孔23H时所需的激光的照射能量,从而能够降低多层配线基板10的制造成本。
但是,也能够省略图9所示的工序。但是,在该情况下,由于在利用激光在第3树脂绝缘层23上形成通孔23H的同时必须在金属层55上形成开口部55H,因此形成通孔23H所需的激光的照射能量增大。因此,多层配线基板10的制造成本增大。另外,能够省略形成金属层55的步骤。
通过预先在金属层55上形成开口部55H,或通过省略形成金属层55的步骤,能够降低在第3树脂绝缘层23上形成通孔23H时所需的激光的照射能量,但是由于第3树脂绝缘层23与其他树脂绝缘层相比较厚,而且包含玻璃纤维等强化纤维,因此当在第3树脂绝缘层23上形成通孔23H时,必须提高激光的照射能量。
但是,激光的照射能量控制较为困难,由于照射超出所需要的能量的激光,有时会导致该激光贯穿第3树脂绝缘层23而到达位于该第3树脂绝缘层23下方的第1层叠构造体20A中的、位于最上层的第3导体层13以及第2树脂绝缘层22,从而在第2树脂绝缘层22内也形成开口部。
在这样的情况下,如以下所说明的那样,若利用镀层等埋设通孔23H,则该镀层形成至第2树脂绝缘层22的开口部内为止,有时会与位于第2树脂绝缘层22的下方的第2导体层12电导通。因而,有时无法如预期设计那样获取包含第1层叠构造体20A、第3树脂绝缘层23以及以下所说明的第2层叠构造体的这样一种多层配线基板的电导通的情况。
但是,在本实施方式中,将位于第3树脂绝缘层23的下方的第1层叠构造体20A的、位于最上层的第3导体层13的厚度设为比第1层叠构造体20A的其他导体层以及以下所说明的第2层叠构造体的导体层大。因而,即使如上所述那样,在将用于在第3树脂绝缘层23上形成通孔23H的激光的照射能量增大至所需以上的情况下,激光也会被第3导体层13遮断,因此上述激光不会到达第2树脂绝缘层22。因而,能够避免上述那种无法如预期设计的那样获取多层配线基板的电导通这样的问题。
另外,通过增大第3导体层13的厚度,使得应形成于第3树脂绝缘层23的通孔23H的深度也缩小,因此能够在某种程度上降低用于形成通孔23H的激光的照射能量。即,通过将使第3导体层13的厚度增大这样的效果和与此相伴的降低激光的强度这样的效果相叠加,能够更加显著地发挥上述的作用效果。
另外,在省略图9所示的工序的情况下,在利用激光在第3树脂绝缘层23上形成通孔23H的同时,必须在金属层55上形成开口部55H,因此形成通孔23H所需的激光的照射能量进一步增大。因而,在这样的情况下,由增大第3导体层13的厚度所带来的上述作用效果将会变得更加显著。
如上所述,第3导体层13的厚度优选为15μm以上,且为第3树脂绝缘层23的厚度的一半以下。若不足15μm,则有时会无法充分地发挥上述作用效果,若超过第3树脂绝缘层23的厚度的一半,则在于第3导体层13上层叠第3树脂绝缘层23(具体地说为预浸料23X)时,在第3导体层13与第3树脂绝缘层23间的界面或间隙处会产生空隙,无法充分地确保第3树脂绝缘层23的绝缘性。
接着,对通孔23H实施适当的去污处理和轮廓蚀刻,之后,实施无电解镀处理,从而,在于通孔23H的内壁面上形成未图示的镀基底层之后,如图11所示,进行所谓的填充通孔(フィルドビア)电镀处理(电解镀处理),利用镀埋设通孔23H。在该情况下,埋设于通孔23H内的镀金属构成为包含形成于通孔23H的内周面的通孔金属层,并且作为将形成于第3树脂绝缘层23的下表面侧的第1层叠构造体20A与形成于第3树脂绝缘层23的上表面侧的第2层叠构造体20B电连接起来的第3导体导通33发挥功能,因此用于电连接上述层叠构造体的配线长度将会缩短,能够防止高频信号的传递性能劣化等。
另外,在具有以往的芯基板的多层配线基板的制造方法中,为了将形成于芯基板的两面的层叠构造体电连接起来,需要在芯基板上设置通孔导体。因此,电连接层叠构造体的配线长度必然回增长,可能会导致高频信号的传递性能劣化。
另外,通过进行上述的填充通孔镀处理,在金属层55上也形成上述镀层56,因此以附图标记57表示在金属层55上层叠有镀层56的金属层叠体。如上所述,金属层55能够由铜构成,镀层56也能够由铜构成,因此镀层56能够发挥与金属层55相同的功能,能够将金属层叠体57设为单层的金属层。在省略了形成金属层55的情况下,附图标记57表示上述镀层。
接着,如图12所示,在金属层叠体(金属层)57上形成抗蚀层图案58,接着,如图13所示,隔着抗蚀层图案58对金属层叠体(金属层)57进行蚀刻,之后,去除抗蚀层图案58,从而在第3树脂绝缘层23上形成第4导体层14。
接着,在对第4导体层14实施粗糙化处理之后,如图14所示,以覆盖第4导体层14的方式在第3树脂绝缘层23上层叠树脂膜,通过在真空下进行加压加热而使该树脂膜固化,形成第4树脂绝缘层24。之后,与第1树脂绝缘层21的情况相同,在第4树脂绝缘层24上形成导通孔,接着,进行图案电镀处理,从而形成第5导体层15和第4通路导体34。另外,形成第5导体层15和第4通路导体34时的详细的条件与形成第2导体层12和第1通路导体31的情况相同。
另外,如图14所示,与第4树脂绝缘层24相同,依次形成第5树脂绝缘层25和第6树脂绝缘层26,进而,与第5导体层15和第4通路导体34相同,在第5树脂绝缘层25上形成第6导体层16和第5通路导体35,在第6树脂绝缘层26上形成第7导体层17和第6通路导体36。之后,以局部露出第7导体层17的方式形成第2抗蚀层42。
第4导体层14~第7导体层17、第4树脂绝缘层24~第6树脂绝缘层26以及第4通路导体34~第5通路导体35构成第2层叠构造体20B。
接着,如图15所示,沿着设定于仅比外周部划分部Po稍靠内侧处的裁切线裁切包含经过上述工序而获得的第1层叠构造体20A、第3树脂绝缘层23以及第2层叠构造体20B在内的层叠体,并去除不需要的外周部。
接着,如图16所示,在经过图15所示的工序而获得的多层配线层叠体的、构成剥离薄片53的第1金属膜53a和第2金属膜53b的剥离界面处进行剥离,从上述多层配线层叠体去除支承基板S。
接着,对图16中所获得的多层配线层叠体的、残留于下方的剥离薄片53的第1金属膜53a实施蚀刻,形成第1导体层11。之后,通过以局部露出第1导体层11的方式形成第1抗蚀层41,获得如图3所示的多层配线基板10。
在本实施方式中,在于支承基板上形成由至少一层的导体层和至少一层的树脂绝缘层层叠而成的层叠构造体的、所谓的无芯多层配线基板的制造方法中,也将芯基板与上述的层叠构造体一起层叠,进而在芯基板上层叠相同结构的追加的层叠构造体。在无芯多层配线基板的制造方法中,由于在如上所述地在将层叠构造体形成在支承基板上之后去除该支承基板,因此最终将会残留有利用由至少一个导体层和至少一个树脂绝缘层构成的层叠构造体夹持芯基板的结构、即具有芯基板的多层配线基板。
在本实施方式中,在制造具有芯基板(第3树脂绝缘层23)的多层配线基板10时,由于使用了无芯多层配线基板的制造方法,因此在该制造过程中,第1层叠构造体20A和第2层叠构造体20B、芯基板将会形成在支承基板S上。因而,即使是在缩小了芯基板的厚度的情况下,也能够通过充分增大支承基板S的厚度而使制造过程的组件的强度不会降低。
因而,能够水平地进行制造过程的组件的输送,能够避免在输送时组件与输送机器相接触而导致芯基板或组件损伤这样的问题。另外,也能够避免在各制造工序中,在固定组件并向预定的制造工序供给时组件挠曲,导致难以准确地进行例如镀处理等处理这样的问题。因此,能够以较高的产量获得具有较薄芯基板的多层配线基板10,从而能够使具有该芯基板的多层配线基板10小型化。
本实施方式的方法不限定于制造如芯基板较薄、且在通常的制造方法中芯基板或制造过程中的组件挠曲而导致制造产量降低的这样的构造的、含有芯基板的多层配线基板,也能够适用于制造如芯基板较厚、且即使是在通常的制造方法中产量也较高的、含有芯基板的多层配线基板这样的情况。
另外,在本实施方式中,在形成第4导体层14时,使用所谓的减去法来形成第4导体层14,但是也可以使用半添加法取代这样的减去法来形成第4导体层14。
另外,在图11所示的工序中,对第3树脂绝缘层23的通孔23H进行填充导通电镀处理,利用镀层埋设通孔23H内。但是,也可以通过对通孔23H实施通孔电镀处理,以与金属层55相连接的方式在通孔23H的内壁面上形成镀层(通孔金属层),之后,利用在形成第4树脂绝缘层24时所使用的树脂膜、即绝缘层来埋设形成有镀层的通孔的内部。
图17是表示上述实施方式的制造方法的变形例的图。在本变形例中,能够将位于第1层叠构造体20A的最上层的第3导体层13仅形成在第3树脂绝缘层23的、位于形成通孔23H的部位的正下方的区域内。在该情况下,由于仅较厚地形成与形成在通孔23H内的镀层相接触的部分、即所谓的接合垫部分即可,因此能够容易地进行包含第1层叠构造体、芯基板以及第2层叠构造体的多层配线基板的电路设计等。
另外,为了仅在上述区域内较厚地形成第3导体层13,而仅在该区域内进行多次镀处理。
以上,列举具体例详细地说明了本发明,但是本发明并不限定与上述内容,只要不脱离本发明的范畴,就能够进行所有的变形、变更。
在上述实施方式中,说明了在去除支承基板S之后形成第1抗蚀层41和第2抗蚀层42、从而获得多层配线基板10的多层配线基板的制造方法,但是在谋求进一步多层化的情况下,也可以在去除支承基板S之后设为具有进一步在第1层叠构造体20A和第2层叠构造体20B表面上层叠导体层和树脂绝缘层的工序。
在上述实施方式中,说明了从作为用于与母板相连接的背面连接盘发挥功能的导体层侧向作为用于倒装连接半导体元件等的接合垫(FC接合垫)发挥功能的导体层侧,依次进行导体层与树脂绝缘层的层叠的多层配线基板的制造方法,但是层叠的顺序并不特别受限,也可以从作为FC接合垫发挥功能的导体层侧向作为背面连接盘发挥功能的导体层侧层叠导体层与树脂绝缘层。
在上述实施方式中,说明了获得具有1层芯基板的多层配线基板10的多层配线基板的制造方法,但是芯基板的层数并不特别受限,也可以根据用途多层层叠芯基板。在层叠多层芯基板的情况下,只要将位于芯基板的正下方的导体层的厚度分别设定为与第3导体层21的厚度相同,就能够获得与上述实施方式相同的效果。
附图标记说明
10、多层配线基板;11、第1导体层;12、第2导体层;13、第3导体层;14、第4导体层;15、第5导体层;16、第6导体层;17、第7导体层;20A、第1层叠构造体;20B、第2层叠构造体;21、第1树脂绝缘层;22、第2树脂绝缘层;23、第3树脂绝缘层;24、第4树脂绝缘层;25、第5树脂绝缘层;26、第6树脂绝缘层;31、第1通路导体;32、第2通路导体;33、第3通路导体;34、第4通路导体;35、第5通路导体;36、第6通路导体;41、第1抗蚀层;42、第2抗蚀层。

Claims (4)

1.一种多层配线基板的制造方法,其特征在于,
该多层配线基板的制造方法包括:
第1层叠构造体形成工序,在该工序中,在支承基板(S)上形成第1层叠构造体(20A),该第1层叠构造体(20A)包含至少一层的导体层(11、12、13)和至少一层的树脂绝缘层(21、22),在该第1层叠构造体(20A)中,导体层(11、12、13)和树脂绝缘层(21、22)交替层叠;
芯基板形成工序,在该工序中,以与位于上述第1层叠构造体的最上层的导体层(13)相接触的方式将芯基板层叠在上述第1层叠构造体上;
通孔形成工序,在该工序中,通过对上述芯基板进行激光照射而形成通孔(23H);
通孔金属层形成工序,在该工序中,在上述通孔的至少内周面形成通孔金属层(56);以及
第2层叠构造体形成工序,在该工序中,在形成有上述通孔金属层的上述芯基板上形成第2层叠构造体(20B),该第2层叠构造体(20B)包含至少一层的导体层(14、15、16、17)和至少一层的树脂绝缘层(24、25、26);
上述第1层叠构造体的上述最上层的导体层的厚度比其他导体层的厚度大。
2.根据权利要求1所述的多层配线基板的制造方法,其特征在于,
上述芯基板在上主表面配设有金属层(55),
上述通孔形成工序包含在照射上述激光之前将上述金属层位于形成上述芯基板的上述通孔的部位的正上方的部分去除的工序。
3.根据权利要求1或2所述的多层配线基板的制造方法,其特征在于,
上述第1层叠构造体的上述最上层的导体层的厚度为15μm以上,即上述芯基板的厚度的一半以下。
4.根据权利要求1~3中任一项所述的多层配线基板的制造方法,其特征在于,
上述第1层叠构造体的上述最上层的导体层仅位于上述芯基板的、与形成上述通孔的部位相对应的区域内。
CN2012105760736A 2011-12-26 2012-12-26 多层配线基板的制造方法 Pending CN103179811A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-284389 2011-12-26
JP2011284389A JP2013135080A (ja) 2011-12-26 2011-12-26 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN103179811A true CN103179811A (zh) 2013-06-26

Family

ID=48639347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105760736A Pending CN103179811A (zh) 2011-12-26 2012-12-26 多层配线基板的制造方法

Country Status (5)

Country Link
US (1) US9237656B2 (zh)
JP (1) JP2013135080A (zh)
KR (1) KR101470706B1 (zh)
CN (1) CN103179811A (zh)
TW (1) TW201347639A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799281A (zh) * 2016-08-30 2018-03-13 三星电机株式会社 电感器及制造电感器的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
CN104254213A (zh) * 2013-06-27 2014-12-31 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015195106A (ja) * 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 有機el表示装置及びその製造方法
JP7352840B2 (ja) * 2018-09-14 2023-09-29 ニデックアドバンステクノロジー株式会社 検査指示情報生成装置、基板検査システム、検査指示情報生成方法、及び検査指示情報生成プログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133695A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JP2007073766A (ja) * 2005-09-07 2007-03-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
CN101272663A (zh) * 2007-03-22 2008-09-24 日本特殊陶业株式会社 多层布线基板的制造方法
CN101582406A (zh) * 2008-05-15 2009-11-18 新光电气工业株式会社 配线基板、配线基板的制造方法以及半导体封装件
TW201008402A (en) * 2008-05-28 2010-02-16 Ngk Spark Plug Co Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756655B2 (ja) 1998-02-09 2006-03-15 日本特殊陶業株式会社 ビルドアップ多層基板の製造方法
JPH11346058A (ja) * 1998-06-02 1999-12-14 Hitachi Aic Inc 多層配線板およびその製造方法
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5203045B2 (ja) 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP5302920B2 (ja) * 2010-03-12 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133695A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007073766A (ja) * 2005-09-07 2007-03-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
CN101272663A (zh) * 2007-03-22 2008-09-24 日本特殊陶业株式会社 多层布线基板的制造方法
CN101582406A (zh) * 2008-05-15 2009-11-18 新光电气工业株式会社 配线基板、配线基板的制造方法以及半导体封装件
TW201008402A (en) * 2008-05-28 2010-02-16 Ngk Spark Plug Co Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799281A (zh) * 2016-08-30 2018-03-13 三星电机株式会社 电感器及制造电感器的方法
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
CN107799281B (zh) * 2016-08-30 2020-10-02 三星电机株式会社 电感器及制造电感器的方法
US11600430B2 (en) 2016-08-30 2023-03-07 Samsung Electro-Mechanics Co., Ltd. Inductor including high-rigidity insulating layers

Also Published As

Publication number Publication date
US20130160290A1 (en) 2013-06-27
KR20130074752A (ko) 2013-07-04
JP2013135080A (ja) 2013-07-08
US9237656B2 (en) 2016-01-12
TW201347639A (zh) 2013-11-16
KR101470706B1 (ko) 2014-12-08

Similar Documents

Publication Publication Date Title
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
CN103179811A (zh) 多层配线基板的制造方法
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US20130161079A1 (en) Multi-layer wiring substrate and manufacturing method thereof
KR101125356B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
TW201347642A (zh) 配線基板之製造方法
US20080277146A1 (en) Radiant heat printed circuit board and method of fabricating the same
US20090289030A1 (en) Method of fabricating printed wiring board
KR101505248B1 (ko) 다층 배선기판의 제조방법
KR20130034642A (ko) 프린트 배선판
US9907157B2 (en) Noise blocking printed circuit board and manufacturing method thereof
JP5165723B2 (ja) 回路基板およびその製造方法
KR20140098675A (ko) 배선 기판 및 그 제조 방법
JP6674016B2 (ja) 印刷配線板およびその製造方法
JP2017135357A (ja) 印刷配線板およびその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100601473B1 (ko) 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법
KR101077336B1 (ko) 인쇄회로기판의 제조방법
JP2023083009A (ja) 配線基板、及び配線基板の製造方法
JP2010238812A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20161019

C20 Patent right or utility model deemed to be abandoned or is abandoned