CN103165508A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103165508A CN103165508A CN2011104104078A CN201110410407A CN103165508A CN 103165508 A CN103165508 A CN 103165508A CN 2011104104078 A CN2011104104078 A CN 2011104104078A CN 201110410407 A CN201110410407 A CN 201110410407A CN 103165508 A CN103165508 A CN 103165508A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- trench
- layer
- ion implantation
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 abstract description 13
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 description 9
- -1 phosphorus Chemical class 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有用于形成浅沟槽隔离结构的沟槽；对所述沟槽执行第一离子注入步骤，以于所述沟槽的底部形成一P型阱区；使用隔离材料填充所述沟槽；对所述半导体衬底执行第二离子注入步骤，以于所述半导体衬底中形成多个n型阱区；所述P型阱区位于所述多个n型阱区之间。根据本发明，通过在浅沟槽隔离结构形成之前在半导体衬底中进行P型杂质的掺杂，可以避免光刻胶层厚度的增加所造成的光刻稳定性下降的问题，其能够有效稳定地提高阱与阱之间的电绝缘性能。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种在n阱之间掺杂P型掺杂离子来提高阱与阱之间的电绝缘的方法。
背景技术
在半导体制造工艺中，浅沟槽隔离结构(STI)形成于半导体衬底中的有源区之间，所述有源区中形成有晶体管、存储单元等电学器件。通常所述半导体衬底是经过轻度P型掺杂的，在所述半导体衬底的顶部通常形成有阱区。上述晶体管等电学器件就形成在所述阱区中或阱区上，上述晶体管的源漏区通常采用的是与所述阱区相反的掺杂类型的杂质掺杂的。在这些器件的工作过程中，阱与阱之间良好的电绝缘对于保证形成于所述阱中的这些晶体管器件的正常工作是非常重要的。如果阱与阱之间的电绝缘不足的话，相邻阱之间的耗尽区可能会跨过所述浅沟槽隔离区而彼此融合，导致所述相邻阱之间不希望看到的穿通(punch-through)或漏电流现象的出现。
现有技术中通常采用在n阱之间掺杂P型掺杂离子的方法来提高阱与阱之间的电绝缘。如图1A-1E所示其是现有技术中目前所使用的在n阱之间掺杂P型掺杂离子来提高阱与阱之间的电绝缘的方法，首先，如图1A所示，在半导体衬底100中的有源区102和103之间形成浅沟槽隔离结构101；接着如图1B所示，在所述浅沟槽隔离101上形成图案化了的光刻胶层105，之后对所述半导体衬底进行n型离子掺杂，例如磷，以于所述有源区中形成n阱106和107；接着如图1C所示，去除所述光刻胶层105，然后在所述半导体衬底上形成图案化了的光刻胶层108，以露出所述浅沟槽隔离101；接着如图1D所示，对所述半导体衬底进行P型离子掺杂，例如硼，以于所述浅沟槽隔离结构的底部形成P阱109；接着如图1E所示，去除所述光刻胶层108，并对所述半导体衬底进行退火，以活化所述掺杂的离子。
上述现有技术中，所述p型掺杂和n型掺杂都是在所述浅沟槽隔离结构形成之后进行的，因此在进行P型离子掺杂(通常为硼离子)的时候就需要较高的掺杂能量来使所述掺杂离子在所述半导体衬底中达到预定的深度，由于在P型离子掺杂的时候会消耗作为掩膜的光刻胶层，因此这就要求所述光刻胶层要具有非常大的厚度，而光刻胶层的厚度增加会导致光刻过程的不稳定。
因此，需要提出一种方法，以能够有效、稳定地提高阱与阱之间的电绝缘性能。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有用于形成浅沟槽隔离结构的沟槽；
对所述半导体衬底执行第一离子注入步骤，以于所述沟槽的底部形成一P型阱区；
使用隔离材料填充所述沟槽；
对所述半导体衬底执行第二离子注入步骤，以于所述半导体衬底中形成多个n型阱区；
所述P型阱区位于所述多个n型阱区之间。
进一步地，还包括对所述半导体衬底进行退火的步骤，以活化注入到所述P型阱区和所述n型阱区中的离子。
进一步地，形成所述沟槽的步骤包括在所述半导体衬底上形成硬掩膜层的步骤，图案化所述硬掩膜层的步骤，以所述图案化了的硬掩膜层为掩膜蚀刻所述半导体衬底的步骤。
进一步地，所述硬掩膜层包括自下而上的氧化物层和氮化物层。
进一步地，所述氧化物层为氧化硅，所述氮化物层为氮化硅。
进一步地，对所述沟槽执行第一离子注入步骤之前，还包括对所述沟槽的侧壁进行氧化以形成侧壁氧化物的步骤。
进一步地，所述隔离材料为氧化物。
进一步地，所述氧化物为HARP或HDP。
进一步地，对所述沟槽执行第一离子注入步骤包括在半导体衬底上形成光刻胶层的步骤，以及图案化所述光刻胶层以暴露出所述沟槽的步骤。
进一步地，对所述半导体衬底执行第二离子注入步骤包括在半导体衬底上形成光刻胶层的步骤，以及图案化所述光刻胶层以暴露除所述浅沟槽隔离结构之外的其它部分的步骤。
进一步地，对所述半导体衬底执行第二离子注入步骤之前还包括去除所述硬掩膜层的步骤。
根据本发明，通过在浅沟槽隔离结构形成之前在半导体衬底中进行P型杂质的掺杂，可以避免光刻胶层厚度的增加所造成的光刻稳定性下降的问题，其能够有效、稳定地提高阱与阱之间的电绝缘性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-1E为现有技术中在n阱之间掺杂P型掺杂离子来提高阱与阱之间的电绝缘的方法；
图2A-2E为本发明提出的在n阱之间掺杂P型掺杂离子来提高阱与阱之间的电绝缘的方法；
图3为本发明提出的在n阱之间掺杂P型掺杂离子来提高阱与阱之间的电绝缘的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成浅沟槽隔离的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-图2E和图3来描述本发明提出的形成浅沟槽隔离的方法的详细步骤。
参照图2A-图2E，其中示出了本发明提出的在n阱之间掺杂P型掺杂离子来提高阱与阱之间的电绝缘的方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料构成。
在所述半导体衬底200中形成有有源区202和203，以及用于形成浅沟槽隔离结构的沟槽201。形成所述沟槽201的步骤包括：首先在所述半导体衬底200上形成一硬掩膜层，所述硬掩膜层包括由下而上的氧化物层204和氮化物层205。具体实现方式为，首先在半导体衬底上形成一薄层氧化物，具体可为氧化硅层；接着在所述薄层氧化物上形成氮化物层，具体可为氮化硅；在所述氮化物层上形成图案化的光刻胶层，以所述光刻胶层为掩膜蚀刻所述硬掩膜层，以形成图案化的硬掩膜层，具体的蚀刻工艺可为本领域技术人员所熟知的各种蚀刻工艺，例如干法蚀刻，在这里就不赘述了。接着利用所述硬掩膜层作为掩膜进行隔离区蚀刻，蚀刻出用于填充隔离材料的所述沟槽201。接着进行一氧化步骤以对所述沟槽的侧壁进行氧化以形成侧壁氧化物层206。该氧化仅在所述沟槽的侧壁处形成所述氧化物层，而不在所述沟槽的底部形成氧化物层，上述侧壁氧化物层以用作后续的P型离子掺杂工序的掩膜，其可以减少沟槽侧壁下方的半导体衬底中的P型离子注入的剂量，从而使所述注入的离子尽量多的集中在沟槽底部正下方处的半导体衬底中，这样就能保证将形成的P阱具有更好的轮廓，以形成更好的隔离效果。
接着，如图2B所示，在所述半导体衬底上形成光刻胶层207，图案化所述光刻胶层以暴露出所述沟槽。以所述图案化的光刻胶层207和侧壁氧化物层206为掩膜，执行一P型离子掺杂工序，以于所述沟槽下面的半导体衬底中形成一P阱208。所述P型离子为本领域中常用的各种P型离子，如硼离子，具体的掺杂工艺是为本领域人员所熟知的，在这里就不赘述了。
接着，如图2C所示，去除所述光刻胶层207，沉积一隔离材料209于所述半导体衬底200上，以部分填充所述沟槽201。所述隔离材料209通常为氧化物，具体地，所述隔离材料可为HARP(一种氧化物)或HDP(高密度等离子氧化物)。接着，采用化学机械研磨工艺(CMP)研磨所述隔离材料209，以露出所述氮化物层205，然后采用蚀刻工艺去除所述氮化物层205，从而在所述半导体衬底200上形成浅沟槽隔离结构。
接着，如图2D所示，在半导体衬底上形成一光刻胶层212，图案化所述光刻胶层以暴露出除所述浅沟槽隔离结构之外的其它部分，即有源区202和203。以所述图案化的光刻胶层212为掩膜，执行一n型离子注入工序，以于所述有源区中形成n阱210和211，所述n型离子为本领域中常用的各种n型离子，如磷离子，具体的掺杂工艺是为本领域人员所熟知的，在这里就不赘述了。
接着，如图2E所示，去除所述光刻胶层212，并执行一退火过程，以活化注入到所述P型阱，208和所述n型阱区210、211中的掺杂离子。具体地，可以采用本领域公知的各种退火工艺，如峰值退火、激光退火等来实现上述退火过程。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤。接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，通过在浅沟槽隔离结构形成之前在半导体衬底中进行P型杂质的掺杂，可以避免光刻胶层厚度的增加所造成的光刻稳定性下降的问题，其能够有效稳定地提高阱与阱之间的电绝缘性能。
参照图3，其中示出了本发明提出的在n阱之间掺杂P型掺杂离子来提高阱与阱之间的电绝缘的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上形成有用于形成浅沟槽隔离结构的沟槽；
在步骤302中，对所述沟槽执行第一离子注入步骤，以于所述沟槽的底部形成一P型阱区；
在步骤303中，使用隔离材料填充所述沟槽；
在步骤304中，对所述半导体衬底执行第二离子注入步骤，以于所述半导体衬底中形成多个n型阱区；所述P型阱区位于所述多个n型阱区之间。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有用于形成浅沟槽隔离结构的沟槽；
对所述半导体衬底执行第一离子注入步骤，以于所述沟槽的底部形成一P型阱区；
使用隔离材料填充所述沟槽；
对所述半导体衬底执行第二离子注入步骤，以于所述半导体衬底中形成多个n型阱区；
所述P型阱区位于所述多个n型阱区之间。
2.根据权利要求1所述的方法，其特征在于，还包括对所述半导体衬底进行退火的步骤，以活化注入到所述P型阱区和所述n型阱区中的离子。
3.根据权利要求1所述的方法，其特征在于，形成所述沟槽的步骤包括在所述半导体衬底上形成硬掩膜层的步骤，图案化所述硬掩膜层的步骤，以所述图案化了的硬掩膜层为掩膜蚀刻所述半导体衬底的步骤。
4.根据权利要求3所述的方法，其特征在于，所述硬掩膜层包括自下而上的氧化物层和氮化物层。
5.根据权利要求4所述的方法，其特征在于，所述氧化物层为氧化硅，所述氮化物层为氮化硅。
6.根据权利要求1所述的方法，其特征在于，对所述沟槽执行第一离子注入步骤之前，还包括对所述沟槽的侧壁进行氧化以形成侧壁氧化物的步骤。
7.根据权利要求1所述的方法，其特征在于，所述隔离材料为氧化物。
8.根据权利要求7所述的方法，其特征在于，所述氧化物为HARP或HDP。
9.根据权利要求1所述的方法，其特征在于，对所述沟槽执行第一离子注入步骤包括在半导体衬底上形成光刻胶层的步骤，以及图案化所述光刻胶层以暴露出所述沟槽的步骤。
10.根据权利要求1所述的方法，其特征在于，对所述半导体衬底执行第二离子注入步骤包括在半导体衬底上形成光刻胶层的步骤，以及图案化所述光刻胶层以暴露除所述浅沟槽隔离结构之外的其它部分的步骤。
11.根据权利要求3所述的方法，其特征在于，对所述半导体衬底执行第二离子注入步骤之前还包括去除所述硬掩膜层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110410407.8A CN103165508B (zh) | 2011-12-09 | 2011-12-09 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110410407.8A CN103165508B (zh) | 2011-12-09 | 2011-12-09 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165508A true CN103165508A (zh) | 2013-06-19 |
| CN103165508B CN103165508B (zh) | 2016-01-06 |
Family
ID=48588485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110410407.8A Active CN103165508B (zh) | 2011-12-09 | 2011-12-09 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165508B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108470741A (zh) * | 2018-03-16 | 2018-08-31 | 昆山锐芯微电子有限公司 | 图像传感器及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1485895A (zh) * | 2002-07-24 | 2004-03-31 | ���ǵ�����ʽ���� | 使用低能离子注入形成半导体器件的浅阱的方法 |
| US20040262641A1 (en) * | 1999-01-14 | 2004-12-30 | Rhodes Howard E. | Trench isolation for semiconductor devices |
| US20100273309A1 (en) * | 1997-03-25 | 2010-10-28 | Micron Technology, Inc. | Method for forming a self aligned isolation trench |
-
2011
- 2011-12-09 CN CN201110410407.8A patent/CN103165508B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100273309A1 (en) * | 1997-03-25 | 2010-10-28 | Micron Technology, Inc. | Method for forming a self aligned isolation trench |
| US20040262641A1 (en) * | 1999-01-14 | 2004-12-30 | Rhodes Howard E. | Trench isolation for semiconductor devices |
| CN1485895A (zh) * | 2002-07-24 | 2004-03-31 | ���ǵ�����ʽ���� | 使用低能离子注入形成半导体器件的浅阱的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108470741A (zh) * | 2018-03-16 | 2018-08-31 | 昆山锐芯微电子有限公司 | 图像传感器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165508B (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8482094B2 (en) | Semiconductor device and method for fabricating the same | |
| CN103545176B (zh) | 用于将碳导入半导体结构的方法及由此形成的结构 | |
| CN101271866B (zh) | 用于mos晶体管的隔离结构及其形成方法 | |
| CN102655150B (zh) | 半导体器件以及半导体器件的制造方法 | |
| US9455204B1 (en) | 10 nm alternative N/P doped fin for SSRW scheme | |
| JP4489467B2 (ja) | 半導体装置の形成方法 | |
| CN105762103B (zh) | 半导体结构及其形成方法 | |
| CN106816464B (zh) | 半导体装置的制造方法 | |
| CN108807281A (zh) | 半导体器件及其形成方法 | |
| CN103928383B (zh) | 半导体结构的形成方法和半导体结构 | |
| CN107170704B (zh) | 半导体结构及其形成方法 | |
| US7863144B2 (en) | Semiconductor device and method for manufacturing the device | |
| CN103871950A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| US8809172B2 (en) | Self-aligned patterning for deep implantation in a semiconductor structure | |
| CN103247528B (zh) | 金属氧化物半导体场效应管的制造方法 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN103165508A (zh) | 一种半导体器件的制造方法 | |
| KR101450436B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| CN1316587C (zh) | 结绝缘有源组件的形成方法 | |
| CN107275400A (zh) | 半导体结构及其形成方法 | |
| KR100973857B1 (ko) | 반도체 소자의 제조 방법 | |
| CN103531519B (zh) | 半导体结构及其形成方法 | |
| CN100511708C (zh) | 半导体器件及其制造方法 | |
| JP2003060200A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| KR100613341B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |