CN103165484A - 堆迭式封装及其制造方法 - Google Patents

Abstract

一种堆迭式封装及其制造方法。方法包括以下步骤。形成一封装结构，方法包括以下步骤。提供一第一基板。第一基板包含一第一表面及相对第一表面的一第二表面。于第一基板的第一表面上配置一芯片。于第一基板的第一表面上配置数个导电球。形成一封装体，包覆第一基板的第一表面、芯片及导电球。封装体具有数个开口并露出导电球。形成包含相对的一下表面及一上表面的一第二基板，方法包括以下步骤。形成数个导电柱凸出于一介电结构的一第一介电表面。形成数个导电接点露出于介电结构的一第二介电表面。第一介电表面是相对于第二介电表面。第二基板的上表面包括第二介电表面。导电柱与导电接点彼此电性连结。经由数个焊料材料物理连接并电性连接封装结构的导电球与第二基板的导电柱。

Description

堆迭式封装及其制造方法

技术领域

本发明是有关于一种堆迭式封装及其制造方法，特别是有关于经由焊料材料物理连接并电性连接封装结构的导电球与第二基板的导电柱的堆迭式封装及其制造方法。

背景技术

电子产品变得越来越复杂，例如至少要求电子产品的一部分增强功能及具有较小尺寸。虽然增强功能及具有较小尺寸所带来的好处是明确的，然而实现这些好处会产生一些问题。特别是，电子产品通常需要在有限的空间内容设高密度的半导体元件。举例而言，移动电话、个人数字助理、可携式电脑及其它可携式消费产品内用以容置的处理器、存储器、及其他主动元件或被动元件的可用空间内受到限制。相关地，被封装的半导体元件通常可勉强提供抵抗环境条件的保护及提供输入及输出的电性连接。将半导体元件封装于半导体元件封装结构中，会占用电子产品中额外的有价值的空间。因此，减少半导体元件封装结构所占用的占据面积(FootprintArea)成为极为强烈的趋势。关于该议题一种的方法以PoP(package-on-package)结构组成呈现的堆迭式封装。

一般堆迭式封装会经过许多工艺。举例来说，在基板上形成焊料(solder)之后，进行电镀工艺以形成重新布线层(Re-Distribution Layer；RDL)。然而，露出的焊料容易受到电镀过程中使用的药水咬蚀攻击，使得结构受到损坏，这会导致电性问题而降低产品良率，此外，在先前技术上形成重新布线层之前需将好的芯片先形成在基板上，因此若在形成重布线路时产生的良率损失(yield loss)，会同时损失已形成在基板上的芯片，造成成本大幅提高。

发明内容

本发明有关于一种堆迭式封装及其制造方法。堆迭式封装的良率高。

根据本发明的一方案，提出一种堆迭式封装的制造方法，包括以下步骤。形成一封装结构，方法包括以下步骤。提供一第一基板。第一基板包含一第一表面及相对第一表面的一第二表面。于第一基板的第一表面上配置一芯片。于第一基板的第一表面上配置数个导电球。形成一封装体，包覆第一基板的第一表面、芯片及导电球。封装体具有数个开口并露出导电球。形成包含相对的一下表面及一上表面的一第二基板，方法包括以下步骤。形成数个导电柱凸出于一介电结构的一第一介电表面。形成数个导电接点露出于介电结构的一第二介电表面。第一介电表面是相对于第二介电表面。第二基板的上表面包括第二介电表面。导电柱与导电接点彼此电性连结。经由数个焊料材料物理连接并电性连接封装结构的导电球与第二基板的导电柱。

根据本发明的一另方案，提出一种堆迭式封装，包括一封装结构、一第二基板与数个焊料材料。封装结构包括一第一基板、一芯片与一封装体。第一基板包含一第一表面及相对第一表面的一第二表面。芯片配置在第一基板的第一表面。导电球配置在第一基板的第一表面并围绕芯片。封装体包覆第一基板的第一表面、芯片及导电球。第二基板包含面对封装结构的一下表面及相对下表面的一上表面。第二基板包括一介电层、数个导电柱与数个导电接点。介电层具有一介电表面。介电表面是第二基板的下表面的一部分。导电柱凸出于介电层的介电表面。导电接点露出于第二基板的上表面。导电柱与导电接点彼此电性连结。焊料材料物理连接并电性连接封装结构的导电球与第二基板的导电柱。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1绘示根据一实施例的堆迭式封装的封装结构。

图2绘示根据一实施例的堆迭式封装的封装结构。

图3绘示根据一实施例的堆迭式封装的封装结构。

图4绘示根据一实施例的堆迭式封装的第二基板。

图5绘示根据一实施例的堆迭式封装。

图6绘示根据一实施例的堆迭式封装。

图7绘示根据一实施例的堆迭式封装的第二基板。

图8绘示根据一实施例的堆迭式封装。

图9绘示根据一实施例的堆迭式封装。

图10绘示根据一实施例的堆迭式封装的第二基板。

图11绘示根据一实施例的堆迭式封装。

图12绘示根据一实施例的堆迭式封装。

图13绘示根据一实施例的堆迭式封装。

图14绘示根据一实施例的堆迭式封装的第二基板。

图15绘示根据一实施例的堆迭式封装。

图16绘示根据一实施例的堆迭式封装。

图17绘示根据一实施例的堆迭式封装的第二基板。

图18绘示根据一实施例的堆迭式封装。

图19绘示根据一实施例的堆迭式封装。

图20绘示根据一实施例的堆迭式封装的第二基板。

图21绘示根据一实施例的堆迭式封装。

图22绘示根据一实施例的堆迭式封装。

图23绘示根据一实施例的堆迭式封装。

图24A至图24F绘示根据一实施例中封装结构的制造方法。

图25A至图25I绘示根据一实施例中第二基板的制造方法。

图26A至图26K绘示根据一实施例中第二基板的制造方法。

符号说明：

102、202、302：封装结构；

103：主动面；

104：芯片；

105：导电单元；

106：焊料球；

108：第一基板；

110、118、123：表面；

112、116、122：导电垫；

114：封装层；

120、220：导电球；

124：封装体；

440、442、444、550、552、554、466、470、574、580、586：介电层；

436、736：下表面；126：开口；

128：焊料层；

430、530、630、730、830、930：第二基板；

432、532：导电结构；

434、534：介电结构；

435、735：导电接点；

436、536：介电表面；

437、737：线路层；

438、538：导电柱；

439、739：上表面；

546、846：焊料膜；

648、948：焊料盖；

456、556：胶层；

458、558、464、468、572、576、578、582、584：导电层；

460、560：载体。

具体实施方式

图1绘示根据一实施例的堆迭式封装的封装结构102。上述封装结构102包含第一基板108、芯片104、多个焊料球106及一封装体124，芯片104及多个焊料球106位于第一基板108的表面110上。

芯片104具有一主动面103，根据本发明一实施例，主动面103上具有多个导电单元105，经由上述多个导电单元105以覆晶方式与第一基板108电性连结，焊料球106物理连接并电性连接至第一基板108的表面110上的导电垫112并与芯片电性连结。导电垫112的材质可包括金属例如铜等。封装层114封住在芯片104的下表面与第一基板108之间。导电垫116配置在第一基板108的表面118上。导电垫116的材质可包括金属例如铜、金或上述金属的合金等。

请参照图1，导电球120配置在第一基板108的表面110上的导电垫122上。于此实施例中，导电球120的材质为焊料，并围绕芯片104。于一实施例中，举例来说，导电球120的粒径可为20um～150um。导电球120之间的间距(pitch)可为0.1mm～0.5mm。导电垫122的材质可包括金属例如铜、金或上述金属的合金等。封装体124包覆第一基板108的表面110、导电球120、芯片104与封装层114。封装体124具有露出导电球120的开口126。换句话说，导电球120是露出于封装体124的表面123。于一实施例中，举例来说，开口126的深度可为20um～60um。焊料层128配置在封装体124的开口126所露出的导电球120上。

图2的封装结构202与图1的封装结构102的差异在于，是省略了图1中的焊料层128。于此实施例中，导电球120的材质为焊料。

图3的封装结构302与图2的封装结构202的差异在于，导电球220的材质包括金属。于一实施例中，导电球220的材质是铜、金或上述金属的合金。于其他实施例中，亦可使用其他合适的金属材料。

实施例的封装结构并不限于图1至图3所示的结构。请参照图3，于其他实施例中，举例来说，亦可配置焊料层(未显示)在封装体124的开口126所露出的导电球220(例如铜的金属、金或上述金属的合金)上。

图4绘示根据一实施例的堆迭式封装的第二基板430。第二基板430包括上表面439、下表面436及线路层437，线路层437包含导电结构432及介电结构434，其中导电结构432形成在介电结构434中，其中线路层437可为一层或多层结构。第二基板430的下表面436包括介电结构434的介电表面及凸出于介电表面的导电柱438，第二基板430的上表面439包含介电结构434的介电表面及导电接点435，其中导电柱438与导电接点435可通过线路层437的导电结构432彼此电性连结。导电接点435可包括接触垫。于一实施例中，举例来说，导电柱438的宽度(直径)是15um～120um。导电结构432、导电接点435、导电柱438的材质包括金属例如铜、金或上述金属的合金等。介电结构434可包括介电层440与介电层442。导电结构432可形成在介电层440上。线路层437可包括重新布线层(Re-DistributionLayer；RDL)。于一实施例中，举例来说，第二基板430的厚度可为60um～200um。第二基板430上表面439的导电接点435可与至少一个芯片电性连结，电性连结的方法例如通过覆晶或打线方式。

图5绘示根据一实施例的堆迭式封装的制造方法。其中是将图1的封装结构102物理连接并电性连接至图4的第二基板430，其中第二基板430的下表面436是面对封装结构102的表面123。请参照图5，于实施例中，可在将第二基板430的导电柱438碰触到封装结构102的焊料层128之后，进行回焊步骤，以使导电柱438物理连接并电性连接至焊料层128与导电球120。于此实施例中，焊料层128与导电球120包括焊料材料例如焊锡。于一实施例中，由于焊料层128是软质的锡膏，因此在使第二基板430靠近封装结构102的过程中，导电柱438除了能与焊料层128的表面接合外，也能进一步地稍微埋入焊料层128，使得工艺有较大的裕度。于一实施例中，举例来说，堆迭式封装的厚度可为230um～600um。

于实施例中，是分开形成封装结构102与第二基板430之后，才进行导电柱438与焊料层128的连接步骤，因此可以在连接步骤之前，先分别对封装结构102与第二基板430进行电性测试来确认封装结构102与第二基板430个别具有良好的电性，然后再进行连接步骤。此外，由于封装结构102与第二基板430是分开制造，因此封装结构102的焊料材料(导电球120与焊料层128，例如焊锡)并不会受到第二基板430的电镀材料(例如导电结构432，材质可包括金属例如铜、金或上述金属的合金等)的工艺影响。如此，可以提升产品的良率，此外，以导电柱及焊料层作为上下封装结构的电性连结，相对于上下皆以锡球的连接方式可改善锡球在接合过程因为熔融造成桥接(bridge)现象，所产生短路(short)的问题。

于一实施例中，举例来说，可在第二基板430背向封装结构102的上表面439经由胶层(未显示)将第二基板430黏着至载体(未显示)，以提高第二基板430在连接至封装结构102过程中的结构强度。可以在进行回焊焊料材料的步骤之后，移除胶层与载体。焊料球462可配置在导电垫116上。

在实施例中，举例来说，在将图1的封装结构102物理连接并电性连接至图4的第二基板430之后，可在第二基板430的上表面439的导电接点435上继续堆迭其他的装置，例如通过覆晶或打线方式电性连接的晶粒、导线等等。此概念可应用至其他实施例，之后不再赘述。

图6绘示根据一实施例的堆迭式封装的制造方法。其中是将图2的封装结构202物理连接并电性连接至图4的第二基板430。请参照图6，于实施例中，可在将第二基板430的导电柱438碰触到封装结构202的导电球120(材质为焊料)之后，进行回焊步骤，以使导电柱438物理连接并电性连接至导电球120。

于实施例中，是分开形成封装结构202与第二基板430之后，才进行导电柱438与导电球120的连接步骤，因此可以在连接步骤之前，先分别对封装结构202与第二基板430进行电性测试来确认封装结构202与第二基板430个别具有良好的电性，然后再进行连接步骤。此外，由于封装结构202与第二基板430是分开制造，因此封装结构202的焊料材料(导电球120)并不会受到第二基板430的电镀材料(导电结构432，材质可包括金属例如铜等)的工艺影响。如此，可以减少好的芯片的损失及提升产品的良率，此外，以导电柱及焊料层作为上下封装结构的电性连结，相对于上下皆以锡球的连接方式可减少锡球在接合过程因为熔融造成桥接(bridge)现象，所产生短路(short)的问题。

图7的第二基板530与图4的第二基板430的差异在于，焊料膜546形成在导电柱438露出于第二基板530的下表面436的表面上。

图8绘示根据一实施例的堆迭式封装的制造方法。其中是将图1的封装结构102物理连接并电性连接至图7的第二基板530。请参照图8，于实施例中，可在将第二基板530的导电柱438上的焊料膜546碰触到封装结构102的焊料层128之后，进行回焊步骤，以使焊料膜546、焊料层128与导电球120(焊料材料)融合，并物理连接与电性连接于导电柱438，以达到封装结构102与第二基板530的物理及电性连接。于实施例中，是分开形成封装结构102与第二基板530之后，才进行焊料膜546与焊料层128的连接步骤，带来的好处与图5的相关说明类似，于此不再赘述。

图9绘示根据一实施例的堆迭式封装的制造方法。其中是将图2的封装结构202物理连接并电性连接至图7的第二基板530。请参照图9，于实施例中，可在将第二基板530的导电柱438上的焊料膜546碰触到封装结构202的导电球120(材质为焊料)之后，进行回焊步骤，以使焊料膜546与导电球120融合，并物理连接与电性连接于导电柱438，以达到封装结构202与第二基板530的物理及电性连接。于实施例中，是分开形成封装结构202与第二基板530之后，才进行焊料膜546与导电球20(焊料材料)的连接步骤，带来的好处与图6的相关说明类似，于此不再赘述。

图10的第二基板630与图4的第二基板430的差异在于，焊料盖648形成在导电柱438的末端表面上。

图11绘示根据一实施例的堆迭式封装的制造方法。其中是将图1的封装结构102物理连接并电性连接至图10的第二基板630。请参照图11，于实施例中，可在将第二基板630的导电柱438上的焊料盖648碰触到封装结构102的焊料层128之后，进行回焊步骤，以使焊料盖648、焊料层128与导电球120(焊料材料)融合，并物理连接与电性连接于导电柱438，以达到封装结构102与第二基板630的物理及电性连接。于实施例中，是分开形成封装结构102与第二基板630之后，才进行焊料盖648与焊料层128的连接步骤，带来的好处与图5的相关说明类似，于此不再赘述。

图12绘示根据一实施例的堆迭式封装的制造方法。其中是将图2的封装结构202物理连接并电性连接至图10的第二基板630。请参照图12，于实施例中，可在将第二基板630的导电柱438上的焊料盖648碰触到封装结构202的导电球120(材质为焊料)之后，进行回焊步骤，以使焊料盖648与导电球120融合，并物理连接与电性连接于导电柱438，以达到封装结构202与第二基板630的物理及电性连接。于实施例中，是分开形成封装结构202与第二基板630之后，才进行焊料盖648与导电球120(焊料材料)的连接步骤，带来的好处与图6的相关说明类似，于此不再赘述。

图13绘示根据一实施例的堆迭式封装的制造方法。其中是将图3的封装结构302物理连接并电性连接至图10的第二基板630。请参照图13，于实施例中，可在将第二基板630的导电柱438上的焊料盖648碰触到封装结构302的导电球220(材质为金属例如铜)之后，进行回焊步骤，以物理连接并电性连接于导电柱438与导电球220。

于实施例中，是分开形成封装结构302与第二基板630之后，才进行连接步骤，因此可以在连接步骤之前，先分别对封装结构302与第二基板630进行电性测试来确认封装结构302与第二基板630个别具有良好的电性，然后再进行连接步骤。如此，可以减少好的芯片的损失及提升产品的良率。

图14的第二基板730与图4的第二基板430的差异在于，线路层737包含导电结构532及介电结构534，其中导电结构532形成在介电结构534中，其中线路层737可为一层或多层结构。第二基板730的下表面736包括介电结构534的介电表面及凸出于介电表面的导电柱538，第二基板730的上表面739包含介电结构534的介电表面及导电接点735，其中导电柱538与导电接点735可通过线路层737的导电结构532彼此电性连结。导电结构532、导电接点735、导电柱538的材质包括金属例如铜等。介电结构534可包括介电层550、介电层552与介电层554。于一实施例中，举例来说，第二基板730的厚度可为60um～200um。第二基板730上表面739的导电接点735可与至少一个芯片电性连结，电性连结的方法例如通过覆晶或打线方式。

图15绘示根据一实施例的堆迭式封装。其中是将图1的封装结构102物理连接并电性连接至图14的第二基板730。请参照图15，于实施例中，可在将第二基板730的导电柱538碰触到封装结构102的焊料层128之后，进行回焊步骤，以使导电柱538物理连接并电性连接至焊料层128与导电球120。于此实施例中，焊料层128与导电球120包括焊料材料。于实施例中，是分开形成封装结构102与第二基板730之后，才进行导电柱538与焊料层128的连接步骤，带来的好处与图5的相关说明类似，于此不再赘述。于一实施例中，举例来说，堆迭式封装的厚度可为230um～600um。

图16绘示根据一实施例的堆迭式封装。其中是将图2的封装结构202物理连接并电性连接至图14的第二基板730。请参照图16，于实施例中，可在将第二基板730的导电柱538碰触到封装结构202的导电球120(材质为焊料)之后，进行回焊步骤，以使导电柱538物理连接并电性连接至导电球120。于实施例中，是分开形成封装结构202与第二基板730之后，才进行导电柱538与导电球120的连接步骤，带来的好处与图6的相关说明类似，于此不再赘述。

图17的第二基板830与图14的第二基板730的差异在于，焊料膜846形成在导电柱538露出于第二基板730的下表面536的表面上。

图18绘示根据一实施例的堆迭式封装。其中是将图1的封装结构102物理连接并电性连接至图17的第二基板830。请参照图18，于实施例中，可在将第二基板830的导电柱538上的焊料膜846碰触到封装结构102的焊料层128之后，进行回焊步骤，以使焊料膜846、焊料层128与导电球120(焊料材料)融合，并物理连接与电性连接于导电柱538，以达到封装结构102与第二基板830的物理及电性连接。于实施例中，是分开形成封装结构102与第二基板830之后，才进行焊料膜846与焊料层128的连接步骤，带来的好处与图8的相关说明类似，于此不再赘述。

图19绘示根据一实施例的堆迭式封装的制造方法。其中是将图2的封装结构202物理连接并电性连接至图17的第二基板830。请参照图19，于实施例中，可在将第二基板830的导电柱538上的焊料膜846碰触到封装结构202的导电球120(材质为焊料)之后，进行回焊步骤，以使焊料膜846与导电球120融合，并物理连接与电性连接于导电柱538，以达到封装结构202与第二基板830的物理及电性连接。于实施例中，是分开形成封装结构202与第二基板830之后，才进行焊料膜846与导电球120(焊料材料)的连接步骤，带来的好处与图6的相关说明类似，于此不再赘述。

图20的第二基板930与图14的第二基板730的差异在于，焊料盖948形成在导电柱538的末端表面上。

图21绘示根据一实施例的堆迭式封装的制造方法。其中是将图1的封装结构102物理连接并电性连接至图20的第二基板930。请参照图21，于实施例中，可在将第二基板930的导电柱538上的焊料盖948碰触到封装结构102的焊料层128之后，进行回焊步骤，以使焊料盖948、焊料层128与导电球120(焊料材料)融合，并物理连接与电性连接于导电柱538以达到封装结构102与第二基板930的物理及电性连接。于实施例中，是分开形成封装结构102与第二基板930之后，才进行焊料盖948与焊料层128的连接步骤，带来的好处与图5的相关说明类似，于此不再赘述。

图22绘示根据一实施例的堆迭式封装的制造方法。其中是将图2的封装结构202物理连接并电性连接至图20的第二基板930。请参照图22，于实施例中，可在将第二基板930的导电柱538上的焊料盖948碰触到封装结构202的导电球120(材质为焊料)之后，进行回焊步骤，以使焊料盖948与导电球120融合，并物理连接与电性连接于导电柱538，以达到封装结构202与第二基板930的物理及电性连接。于实施例中，是分开形成封装结构202与第二基板930之后，才进行焊料盖948与导电球120(焊料材料)的连接步骤，带来的好处与图6的相关说明类似，于此不再赘述。

图23绘示根据一实施例的堆迭式封装。其中是将图3的封装结构302物理连接并电性连接至图20的第二基板930。请参照图23，于实施例中，可在将第二基板930的导电柱538上的焊料盖948碰触到封装结构302的导电球220(材质为金属例如铜)之后，进行回焊步骤，以物理连接并电性连接于导电柱538与导电球220。

于实施例中，是分开形成封装结构302与第二基板930之后，才进行连接步骤，因此可以在连接步骤之前，先分别对封装结构302与第二基板930进行电性测试来确认封装结构302与第二基板930个别具有良好的电性，然后再进行连接步骤。如此，可以减少好的芯片的损失及提升产品的良率。

图24A至图24F绘示根据一实施例中封装结构的制造方法。

请参照图24A，提供第一基板108。在第一基板108上形成导电垫112、116、122。

请参照图24B，利用覆晶(flip chip)技术，将焊料球106配置在芯片104与第一基板108上的导电垫122之间，并对焊料球106进行回焊步骤以连接芯片104与导电垫122。将封装层114封形成在芯片104与第一基板108之间。

请参照图24C，将导电球120配置在第一基板108上的导电垫122上，并进行回焊步骤。

请参照图24D，可利用真空层压(vacuum lamination)的方式，将封装体124配置在第一基板108上并覆盖导电球120。相对于导电球120为焊料的实施例，导电球(例如图3中的标示220)为金属例如铜的实施例具有较高的结构强度，因此比较不会在层压封装体124的过程中变形。可对封装体124进行烘烤(baking)步骤。

请参照图24E，可利用激光的方式，从封装体124的表面123进行鑚孔，以形成露出导电球120的开口126。相对于导电球120为焊料的实施例，导电球(例如图3中的标示220)为金属例如铜的的实施例具有较高的结构强度，因此比较不会在激光的过程中受到损坏。于一实施例中，举例来说，开口126的深度为20um～60um。

请参照图24F，可利用印刷的方式，将锡膏(solder paste)填入封装体124的开口126，以形成位在导电球120上的焊料层128。由于锡膏质软，因此在一些实施例中，即使锡膏在填入开口126的过程中没有对准印刷在导电球120上，锡膏也能顺着开口126的侧壁滑动至导电球120，换句话说，焊料层128的形成可以忍受较大的对准偏差，因此工艺裕度大，并且也可以节省材料的使用量。再者，由于开口126可形成较大的尺寸(直径)，例如20um～150um，因此在印刷锡膏的过程中可具有较大的工艺视窗(process window)。于一实施例中，焊料层128并不会完全填满开口126的容积，如此可以防止第二基板(未显示)的导电柱在埋入焊料层128后，焊料层128受挤压而溢流出开口126，材料之间发生桥接的问题。于一实施例中，举例来说，焊料层128是占开口126的容积的20％～80％。于一实施例中，在形成焊料层128之后，可进行回焊步骤。

图25A至图25I绘示根据一实施例中第二基板的制造方法。

请参照图25A，利用胶层456将导电层458贴附至载体460上。于一实施例中，导电层458的材质包括金属，例如为铜箔(Cu foil)。导电层458的厚度可为3um。胶层456可包括分离胶膜。

请参照图25B，可在导电层458上形成介电层440。于一实施例中，举例来说，介电层462的形成方法可包括将绿漆(solder resist)层压或涂布在导电层458上，然后进行曝光、显影步骤来图案化，并可进行烘烤步骤。

请参照图25C，可利用沉积的方式，将导电层464例如种子层(seed layer)形成在导电层458与介电层440上。于一实施例中，在形成导电层464之前，可对介电层440的表面进行粗化(desmear)步骤。

请参照图25D，在导电层464上形成介电层466。介电层466可包括光阻。介电层466的形成方法可包括层压干膜(dry film)，然后进行曝光、显影步骤来图案化。

请参照图25E，可利用电镀的方式，从导电层464形成导电层444。导电层444的材质可包括金属例如铜等。然后，移除介电层466与介电层466下方的导电层464。

请参照图25F，形成介电层442在导电层444与介电层440上。介电层442的形成方法可包括层压介电膜在导电层444与介电层440上，然后形成开口以露出导电层444。

请参照图25G，可利用沉积的方式，将导电层468例如种子层形成在导电层444与介电层440上。于一实施例中，在形成导电层468之前，可对介电层440的表面进行粗化步骤。

请参照图25H，在导电层468上形成介电层470。介电层470可包括光阻。介电层470的形成方法可包括层压干膜，然后进行曝光、显影步骤来图案化。

请参照图25I，可利用电镀的方式，从导电层468形成导电层，以形成导电结构432与导电柱438。然后，移除介电层470与介电层470下方的导电层468。可从胶层456离移载体460，并将导电层458移除，以形成如图4所示的第二基板430。

图26A至图26K绘示根据一实施例中第二基板的制造方法。

请参照图26A，利用胶层556将导电层558贴附至载体560上。于一实施例中，导电层558的材质包括金属，例如为铜箔(Cu foil)。导电层558的厚度可为3um。胶层556可包括分离胶膜。

请参照图26B，可在导电层558上形成介电层550。于一实施例中，举例来说，介电层550的形成方法可包括将绿漆层压或涂布在导电层558上，然后进行曝光、显影步骤来图案化，并可进行烘烤步骤。

请参照图26C，可利用沉积的方式，将导电层572例如种子层形成在导电层558与介电层550上。于一实施例中，在形成导电层572之前，可对介电层550的表面进行粗化步骤。在导电层572上形成介电层574。介电层574可包括光阻。介电层574的形成方法可包括层压干膜，然后进行曝光、显影步骤来图案化。

请参照图26D，可利用电镀的方式，从导电层572形成导电层576。导电层576的材质可包括金属例如铜等。然后，移除介电层574与介电层574下方的导电层572。

请参照图26E，可利用真空层压的方式，将介电层552配置在导电层576与介电层550上。可对介电层552进行烘烤步骤。可利用激光的方式，对介电层552进行鑚孔，以形成露出导电层576的开口。

请参照图26F，可利用沉积的方式，将导电层578例如种子层形成在导电层576与介电层552上。于一实施例中，在形成导电层578之前，可对介电层552的表面进行粗化步骤。

请参照图26G，在导电层578上形成介电层580。介电层580可包括光阻。介电层580的形成方法可包括层压干膜，然后进行曝光、显影步骤来图案化。

请参照图26H，可利用电镀的方式，从导电层578形成导电层582。导电层582的材质可包括金属例如铜等。然后，移除介电层580与介电层580下方的导电层578。

请参照图26I，可在导电层582与介电层552上形成介电层554。于一实施例中，举例来说，介电层554的形成方法可包括将绿漆层压或涂布在导电层582与介电层552上，然后进行曝光、显影步骤来图案化，并可进行烘烤步骤。

请参照图26J，可利用沉积的方式，将导电层584例如种子层形成在导电层582与介电层554上。于一实施例中，在形成导电层584之前，可对介电层554的表面进行粗化步骤。在导电层584上形成介电层586。介电层586可包括光阻。介电层586的形成方法可包括层压干膜，然后进行曝光、显影步骤来图案化。

请参照图26K，可利用电镀的方式，从导电层584形成导电层，以形成导电结构532与导电柱538。导电结构532的材质可包括金属例如铜等。然后，移除介电层586与介电层586下方的导电层584。可从胶层556离移载体560，并将导电层558移除，以形成如图14所示的第二基板730。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种堆迭式封装的制造方法，其特征在于，包括：

形成一封装结构，方法包括

提供一第一基板，其中该第一基板包含一第一表面及相对该第一表面的一第二表面；

于该第一基板的该第一表面上配置一芯片；

于该第一基板的该第一表面上配置数个导电球；以及

形成一封装体，包覆该第一基板的该第一表面、该芯片及该些导电球，其中该封装体具有数个开口并露出该些导电球；

形成包含相对的一下表面及一上表面的一第二基板，方法包括：

形成数个导电柱凸出于一介电结构的一第一介电表面；以及

形成数个导电接点露出于该介电结构的一第二介电表面，该第一介电表面是相对于该第二介电表面，该第二基板的该上表面包括该第二介电表面，其中该导电柱与该导电接点彼此电性连结；以及

经由数个焊料材料物理连接并电性连接该封装结构的该些导电球与该第二基板的该些导电柱。

2.如权利要求1所述的堆迭式封装的制造方法，其特征在于，该些导电柱的材质包括金属，该些导电球的材质包括焊料或金属。

3.如权利要求1所述的堆迭式封装的制造方法，其特征在于，形成该第二基板的方法更包括：形成数个焊料盖在该些导电柱的数个末端表面上，其中该些焊料盖包括该些焊料材料。

4.如权利要求1所述的堆迭式封装的制造方法，其特征在于，形成该封装结构的方法更包括：

于形成该封装体后，移除部分该封装体以在该封装体中形成露出该些导电球的该些开口。

5.如权利要求4所述的堆迭式封装的制造方法，其特征在于，形成该封装结构的方法更包括配置数个焊料层在该封装体的该些开口所露出的该些导电球上，其中该些焊料层包括该些焊料材料。

6.如权利要求1所述的堆迭式封装的制造方法，其特征在于，是在该封装结构与该第二基板分开形成之后，经由该些焊料材料物理连接并电性连接该封装结构的该些导电球与该第二基板的该些导电柱。

7.一种堆迭式封装，其特征在于，包括：

一封装结构，包括：

一第一基板，包含一第一表面及相对该第一表面的一第二表面；

一芯片，配置在该第一基板的该第一表面；数个导电球，配置在该第一基板的该第一表面并围绕该芯片；以及

一封装体，包覆该第一基板的该第一表面、该芯片及该些导电球；

一第二基板，包含面对该封装结构的一下表面及相对该下表面的一上表面，该第二基板包括：

一介电层，具有一介电表面，该介电表面是该第二基板的该下表面的一部分；

数个导电柱，凸出于该介电层的该介电表面；以及

数个导电接点，露出于该第二基板的该上表面，其中该导电柱与该导电接点彼此电性连结；以及

数个焊料材料，物理连接并电性连接该封装结构的该些导电球与该第二基板的该些导电柱。

8.如权利要求7所述的堆迭式封装，其特征在于，该些导电柱的材质包括金属，该些导电球的材质包括焊料或金属。

9.如权利要求7所述的堆迭式封装，其特征在于，该第二基板更包括：数个焊料膜，形成在该些导电柱露出于该介电层的该介电表面的数个表面上，其中该些导电球的材质包括焊料，该些焊料膜包括该些焊料材料。

10.如权利要求7或9所述的堆迭式封装，其特征在于，该第二基板更包括：数个焊料盖，形成在该些导电柱的数个末端表面上，其中该些焊料盖包括该些焊料材料。

11.如权利要求7所述的堆迭式封装，其特征在于，该封装体更包括一表面，该封装体的该表面具有数个开口露出该些焊料材料。

Images