CN103165181A - 一种用于相变存储器的直接数据读取电路 - Google Patents

Abstract

本发明提出了一种用于相变存储器的直接数据读取电路，其包括存储阵列、电流源和缓冲器。该直接数据读取电路还可以包括电阻检测电路，电阻检测电路用于检测标准相变材料电阻并得到控制电流I₁的k比特数字位C<k:1>，其包括第一可变电阻阵列R_FH和第二可变电阻阵列R_FL，第一电流源，第二电流源，第三电流源，比较器。本发明的直接数据读取电路用简单的缓冲器取代灵敏放大器，这种设计减少了芯片面积，使电路结构更加简单，降低了功耗，提高了数据读取速度。本发明的电阻检测电路检测相变材料电阻的大小，控制电流源电流I₁的大小，使缓冲器输出结果更加准确，提高了数据读取准确性。

Description

一种用于相变存储器的直接数据读取电路

技术领域

本发明涉及存储器数据读取技术领域，特别地涉及一种用于相变存储器的直接数据读取电路，尤其适用于高性能嵌入式存储器。

背景技术

相变存储器件具有存储单元尺寸小，非挥发性，循环寿命长，稳定性好，功耗低和可嵌入功能强等优点，特别是在器件特征尺寸的微缩方面的优势尤为突出，业界认为在不久的将来会有越来越大的技术优势。因此它被认为是下一代非挥发存储技术的最佳解决方案之一，在低压，低功耗，高速，高密度和嵌入式存储方面有广阔的前景。

相变存储器件的工作原理主要是通过施加不同大小的特殊脉冲，导致相变材料局部区域因不同温度而产生非晶态与晶态，也即高阻态与低阻态，非晶态表示逻辑“1”，晶态表示逻辑“0”。

目前，相变存储器数据读取方法的主要原则是在不影响相变材料状态的前提下，给相变材料加一个小的电压或者电流，从而产生一个电流或者电压，将这个电压或电流值与一个参考的值比较得到存储结果。单个存储单元的读取原理如图1所示，数据读取电路包括晶体管14、相变材料12、灵敏放大器13、小的电流源11以及开关S11与S12。数据读取的过程分为两个步骤：(1)开关S12合上，一个小的电流注入到相变材料中，产生电压。(2)开关S11合上，产生的电压与参考电压作为灵敏放大器的输入进而通过比较得到存储结果。

图2是一个m行n列的存储阵列，WL<0>到WL<m-1>是m位字线，与开关sw<0>到sw<h-1>共同来选通存储单元，每h列共用一个灵敏放大器(h<n)，所以每个存储阵列共有

个灵敏放大器(

一般是8的整数倍)即

位输出数据，n越大，即储存器的容量越大，需要的灵敏放大器的个数就越多，结果是既消耗了功耗又浪费了面积与时间，而且参考产生电路也将消耗掉一部分电流，这在大规模集成电路中是很不可取的。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种用于相变存储器的直接数据读取电路。

为了实现本发明的上述目的，本发明提供了一种用于相变存储器的直接数据读取电路，其包括存储阵列，所述存储阵列具有m行n列相变存储单元，所述相变存储单元包括晶体管和与所述晶体管串联的相变材料，所述m、n为正整数；电流源，所述电流源的数量为p，所述每一个电流源通过一个第一开关与h列相变存储单元相连；缓冲器，所述缓冲器的数量为p，所述每一个缓冲器通过一个第二开关与h列相变存储单元相连，所述p、h为正整数且p×h＝n。

本发明的直接数据读取电路用简单的缓冲器取代灵敏放大器，并用注入到相变材料中的电流产生的电压直接驱动缓冲器，缓冲器的输出结果即是数据读取结果。这种设计减少了芯片面积，使电路结构更加简单，降低了功耗，提高了数据读取速度。

在本发明的优选实施例中，直接数据读取电路还包括电阻检测电路，该电阻检测电路用于检测标准相变材料电阻并得到控制电流I₁的k比特数字位C<k:1>，所述电阻检测电路包括：第一可变电阻阵列R_FH和第二可变电阻阵列R_FL所述第一可变电阻阵列R_FH的电阻由k比特数字位C₁<k:1>控制，所述第二可变电阻阵列R_FL的电阻由k比特数字位C₂<k:1>控制；第一电流源，所述第一电流源通过第一开关与标准相变材料连接；第二电流源，所述第二电流源通过第二开关与标准相变材料连接，连接点为A；第三电流源，所述第三电流源通过第三开关与第一可变电阻阵列R_FH通过第五开关连接，连接点为B，所述第二可变电阻阵列R_FL通过第四开关连接到B点；比较器，所述比较器的两个输入端口分别与A和B点连接。

本发明的电阻检测电路能够调整读取数据时相变材料所需注入电流的大小，使电路的输出结果更加准确，提高了数据读取准确性。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有技术中相变存储器单个存储单元的数据读取电路图；

图2是m行n列的相变存储阵列的数据读取电路图；

图3是本发明相变存储器单个存储单元的直接数据读取电路图；

图4是本发明第一优选实施例的m行n列相变存储阵列的直接数据读取电路图；

图5是本发明第二优选实施例的m行n列相变存储阵列的直接数据读取电路图；

图6是本发明电阻检测电路的电路图；

图7是本发明的电阻检测电路检测方法的步骤流程图。

附图标记：

11电流源；12相变材料；13灵敏放大器；14晶体管；15缓冲器；16第一电流源；17第二电流源；18第三电流源；19比较器；20标准相变材料；

S41第一开关；S42第二开关；S43第三开关；S44第四开关；S45第五开关。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

图3示出了本发明相变存储器单个存储单元的直接数据读取电路图，图4示出了本发明第一优选实施例的m行n列相变存储阵列的直接数据读取电路图，从图中可见，该用于相变存储器的直接数据读取电路，其包括存储阵列，该存储阵列具有m行n列相变存储单元，相变存储单元包括晶体管14和与所述晶体管串联的相变材料12，m、n为正整数；电流源11，该电流源11的数量为p，每一个电流源11通过一个第一开关与h列相变存储单元相连；缓冲器15，该缓冲器15的数量为p，每一个缓冲器15通过一个第二开关与h列相变存储单元相连，其中，p、h为正整数且p×h＝n。

与图1和图2相比，本发明的数据读取电路省去了参考产生电路，每个灵敏放大器被一个缓冲器15取代，在读取数据时，第一开关S22和第二开关S21合上，电流源给相变材料注入一个小的固定电流I1，节点net1上的电压V₁为V₁＝I₁×R_p，其中，R_p是相变材料的电阻。电压V₁直接去驱动缓冲器15，缓冲器15得到的结果便是数据读取的结果，在本实施方式中，缓冲器15可以是一个简单的数字逻辑，比如说一个反向器。对于一个成熟稳定的工艺，相变材料在高阻状态和低阻状态时的阻值已知，这样数据读取方法便可以简化，例如：相变材料的高阻状态时的电阻为1MΩ，注入的电流I＝2uA，那么V₁＝2V，如果相变材料在低阻状态时的电阻为10kΩ，那么V₁＝20mV，如果缓冲器的阈值电压在这两个值之间，就可以快速的区分出逻辑“1”与逻辑“0”，这样便可以直接得到正确的数据读出值。

本发明采用缓冲器15取代灵敏放大器，缓冲器15的版图面积远小于灵敏放大器的版图面积，缓冲器15的数据读取时间也短于灵敏放大器，因此这种数据读取具有很强的优势。在本发明的一个实施例中，缓冲器15可为反相器，当然在本发明的其他实施例中还可采用其他器件，只要能起到缓冲作用即可。

对于不成熟不稳定的工艺，相变材料同一种状态的电阻变化可能会很大，如果电流固定，那么同一状态下缓冲器的输入电压可能变化很大，这会造成缓冲器的错误输出，所以就不能用固定的电流来读取数据。图5示出了本发明第二优选实施例的m行n列相变存储阵列的数据读取电路图，从图中可见，电流I₁由k比特数字位C<k:1>控制读取，电流源的电流I₁由电流分量I₁<1>、I₁<2>、I₁<3>、...I₁<k>组成，所述电流分量I₁<1>、I₁<2>、...、I₁<k>串联有由数字位C<1>、C<2>、...、C<k>控制的开关，电流源的电流I₁为：

I₁＝I₁<1>C<1>+I₁<2>C<2>+…I₁<k>C<k>，其中，

I₁<k>＝2¹I₁<k-1>＝2²I₁<k-2>＝......＝2^k-1I₁<1>，k为正整数。

为了控制电流源的电流I₁，首先要确定相变材料在高阻状态和低阻状态时的电阻值，图6是本发明电阻检测电路的电路图，该电阻检测电路用于检测标准相变材料电阻并得到控制电流I₁的k比特数字位C<k:1>，该电阻检测电路包括：第一可变电阻阵列R_FH和第二可变电阻阵列R_FL该第一可变电阻阵列R_FH的电阻由k比特数字位C₁<k:1>控制，其阻值为：R_FH＝R_bh×(C₁<k>×2^k-1+C₁<k-1>×2^k-2+…+C₁<1>×2⁰)，第二可变电阻阵列R_FL的电阻由k比特数字位C₂<k:1>控制，其阻值为

R_FL＝R_bl×(C₂<k>×2^k-1+C₂<k-1>×2^k-2+…+C₂<1>×2⁰)，其中，R_bh，R_bl为最小单元的电阻值。第一电流源16，该第一电流源16通过第一开关S41与标准相变材料20连接；第二电流源17，该第二电流源17通过第二开关S42与标准相变材料20连接，连接点为A；第三电流源18，该第三电流源18通过第三开关S43与第一可变电阻阵列R_FH通过第五开关连接，连接点为B，第二可变电阻阵列R_FL通过第四开关S44连接到B点；比较器19，该比较器19的两个输入端口分别与A和B点连接。

在本实施方式中，第二电流源17和第三电流源18的电流大小相同，标准相变材料20独立于存储阵列的相变材料14，其与存储阵列中的相变材料14制备工艺和材料均相同，比较器的输入范围是0～Vdd，该Vdd为电源电压。

利用本发明的电阻检测电路对标准相变材料高阻状态时的电阻值检测的方法为：

第一步：在芯片刚上电后第一开关S41合上，第一电流源16向相变材料注入一个大的电流使其状态改变为高阻态；

第二步：然后第一开关S41，第四开关S44打开，第二开关S42，第三开关S43和第五开关S45合上，第二电流源17给相变材料注入一个小的电流同时第三电流源18给第一可变电阻阵列R_FH注入相同的电流；

第三步：利用二进制搜索方法调整数字位C₁<k:1>的大小，从而得到相变材料高阻状态时的电阻值，如果比较器的输出是逻辑“1”，那么说明相变材料的电阻大于第一可变电阻阵列R_FH的电阻，反之小于第一可变电阻阵列R_FH的电阻。

利用本发明的电阻检测电路对标准相变材料低阻状态时的电阻值检测的方法为：

第一步：在芯片刚上电后第一开关S41合上，第一电流源16向相变材料注入一个小的电流使其状态改变为低阻状态；

第二步：然后第一开关S41，第五开关S45打开，第二开关S42、第三开关S43、第四开关S44合上，第二电流源17给相变材料注入一个小的电流同时第三电流源18给第二可变电阻阵列R_FL注入相同的电流；

第三步：利用二进制搜索方法调整数字位C₂<k:1>的大小，从而得到相变材料低阻状态时的电阻值，如果比较器的输出是逻辑“1”，那么说明相变材料的电阻大于第二可变电阻阵列R_FL的电阻，反之小于第二可变电阻阵列R_FL的电阻。

利用上述方法当得到C₁<k:1>与C₂<k:1>后，便可确定k比特数字位C<k:1>，C<k:1>＝(C₁<k:1>+C₂<k:1>)/2，从而得到电流I₁。二进制搜索方法具体的步骤如图7所示，以C₁<k:1>为例，包括：

首先，开始设C₁<k:1>＝10...00(i＝k)，得到电流的初始值I₁；然后，I₁注入相变存储器中的相变材料并产生电压，该电压驱动缓冲器，如果缓冲器的结果Vo＝1，那么C₁<i>＝1，反之C₁<i>＝0；令i＝i-1，如果i＝0，则检测过程结束，这样，就得到了C₁<k:1>的最终值，当C₂<k:1>用相同方法得到后，便可确定C<k:1>，C<k:1>＝(C₁<k:1>+C₂<k:1>)/2，从而得到电流I₁的最终值。

如上所述，即便是工艺成熟稳定，随着芯片使用时间的增长，相变材料的阻值特性也会发生变化，所以芯片中有一套电阻检测电路还是很必要的。需要强调的是一个芯片中只需要一套电阻检测电路，通常在上电时工作。这种电阻检测可以用在嵌入式存储器中。同时为保证电阻检测电路中的相变材料与存储阵列中的相变材料特性一致，在版图布局时应尽量让电阻检测电路中的相变材料靠近存储阵列。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种用于相变存储器的直接数据读取电路，其特征在于，包括：

存储阵列，所述存储阵列具有m行n列相变存储单元，所述相变存储单元包括晶体管(14)和与所述晶体管串联的相变材料(12)，所述m、n为正整数；

电流源(11)，所述电流源(11)的数量为p，所述每一个电流源(11)通过一个第一开关与h列相变存储单元相连；

缓冲器(15)，所述缓冲器(15)的数量为p，所述每一个缓冲器(15)通过一个第二开关与h列相变存储单元相连，所述p、h为正整数且p×h＝n。

2.如权利要求1所述的用于相变存储器的直接数据读取电路，其特征在于，所述电流源(11)的电流I₁由电流分量I₁<1>、I₁<2>、I₁<3>、...I₁<k>组成，所述电流分量I₁<1>、I₁<2>、...、I₁<k>串联有由数字位C<1>、C<2>、...、C<k>控制的开关，所述电流源(11)的电流I₁为：

I₁＝I₁<1>C<1>+I₁<2>C<2>+…I₁<k>C<k>，其中，

I₁<k>＝2¹I₁<k-1>＝2²I₁<k-2>＝......＝2^k-1I₁<1>，所述k为正整数。

3.如权利要求1所述的用于相变存储器的直接数据读取电路，其特征在于，还包括电阻检测电路，所述电阻检测电路用于检测标准相变材料电阻并得到控制电流I₁的k比特数字位C<k:1>，所述电阻检测电路包括：

第一可变电阻阵列R_FH和第二可变电阻阵列R_FL，所述第一可变电阻阵列R_FH的电阻由k比特数字位C₁<k:1>控制，所述第二可变电阻阵列R_FL的电阻由k比特数字位C₂<k:1>控制，C<k:1>＝(C₁<k:1>+C₂<k:1>)/2；

第一电流源(16)，所述第一电流源(16)通过第一开关(S41)与标准相变材料(20)连接；

第二电流源(17)，所述第二电流源(17)通过第二开关(S42)与标准相变材料(20)连接，连接点为A；

第三电流源(18)，所述第三电流源(18)通过第三开关(S43)与所述第一可变电阻阵列R_FH通过第五开关(S45)连接，连接点为B，所述第二可变电阻阵列R_FL通过第四开关(S44)连接到B点；

比较器(19)，所述比较器(19)的两个输入端口分别与A和B点连接。

4.如权利要求3所述的用于相变存储器的直接数据读取电路，其特征在于，所述第一可变电阻阵列R_FH和第二可变电阻阵列R_FL的阻值为：

R_FH＝R_bh×(C₁<k>×2^k-1+C₁<k-1>×2^k-2+…+C₁<1>×2⁰)，

R_FL＝R_bl×(C₂<k>×2^k-1+C₂<k-1>×2^k-2+…+C₂<1>×2⁰)，

所述R_bh，R_bl为最小单元的电阻值。

5.如权利要求3所述的用于相变存储器的直接数据读取电路，其特征在于，所述第二电流源(17)和第三电流源(18)的电流大小相同。

6.如权利要求3所述的用于相变存储器的直接数据读取电路，其特征在于，所述标准相变材料(20)与存储阵列中的相变材料制备工艺和材料均相同。

7.如权利要求3所述的用于相变存储器的直接数据读取电路，其特征在于，所述比较器(19)的输入范围是0～Vdd，所述Vdd为电源电压。

8.如权利要求3所述的用于相变存储器的直接数据读取电路，其特征在于，所述标准相变材料(20)高阻状态时的电阻值检测方法为：

S1：在芯片刚上电后第一开关(S41)合上，第一电流源(16)向相变材料注入一个大的电流使其状态改变为高阻态；

S2：然后第一开关(S41)和第四开关(S44)打开，第二开关(S42)，第三开关(S43)和第五开关(S45)合上，第二电流源(17)给相变材料注入一个小的电流同时第三电流源(18)给第一可变电阻阵列R _FH注入相同的电流；

S3：利用二进制搜索方法调整数字位C₁<k:1>的大小，从而得到相变材料高阻状态时的电阻值，如果比较器的输出是逻辑“1”，那么说明相变材料的电阻大于第一可变电阻阵列R_FH的电阻，反之小于第一可变电阻阵列R_FH的电阻。

9.如权利要求3所述的用于相变存储器的直接数据读取电路，其特征在于，所述标准相变材料(20)低阻状态时的电阻值检测方法为：

S11：在芯片刚上电后第一开关(S41)合上，第一电流源(16)向相变材料注入一个小的电流使其状态改变为低阻状态；

S22：然后第一开关(S41)和第五开关(S45)打开，第二开关(S42)、第三开关(S43)、第四开关(S44)合上，第二电流源(17)给相变材料注入一个小的电流同时第三电流源(18)给第二可变电阻阵列R_FL注入相同的电流；

S33：利用二进制搜索方法调整数字位C₂<k:1>的大小，从而得到相变材料低阻状态时的电阻值，如果比较器的输出是逻辑“1”，那么说明相变材料的电阻大于第二可变电阻阵列R_FL的电阻，反之小于第二可变电阻阵列R_FL的电阻。

10.如权利要求3、8、9之一所述的用于相变存储器的直接数据读取电路，其特征在于，当得到C₁<k:1>与C₂<k:1>后，便可确定k比特数字位C<k:1>，得到电流I₁。

Images