[go: up one dir, main page]

CN103094139A - 覆晶接合方法 - Google Patents

覆晶接合方法 Download PDF

Info

Publication number
CN103094139A
CN103094139A CN2012101073693A CN201210107369A CN103094139A CN 103094139 A CN103094139 A CN 103094139A CN 2012101073693 A CN2012101073693 A CN 2012101073693A CN 201210107369 A CN201210107369 A CN 201210107369A CN 103094139 A CN103094139 A CN 103094139A
Authority
CN
China
Prior art keywords
chip
substrate
bumps
flip
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101073693A
Other languages
English (en)
Inventor
程吕义
邱启新
邱世冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103094139A publication Critical patent/CN103094139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/072
    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Abstract

一种覆晶接合方法,将一芯片通过多个凸块以覆晶方式接置于一基板上,令部份的凸块仅接置于该基板或芯片上,再以一对象抵靠并施加压力于该芯片,从而使该部分仅接置于该基板或芯片上的凸块同时接触该基板及芯片,然后,回焊所述多个凸块,使所述多个凸块皆连接基板与芯片,以提升覆晶接合良率。

Description

覆晶接合方法
技术领域
本发明涉及一种覆晶接合方法,更详言之,本发明为一种将芯片以覆晶方式接合至基板上的方法。
背景技术
现今半导体技术愈来愈成熟,工艺的方式日新月异,相对的对于电子产品的尺寸的要求趋于轻薄短小,因此在芯片制造过程中的打线技术,其内部的各导电线的间距逐步缩短,造成芯片上的各焊垫(I/Opad)的间距更加接近,且因为工艺技术先进,将不同功能的组件整合至同一芯片中,芯片的积集度大幅提升,芯片上焊垫数也相对增加。传统的芯片封装技术为将芯片的焊垫经由焊线焊接到基板上,但如此高集成度的芯片焊垫及焊线的数量已然导致能使用的空间所限,而成为工艺上的瓶颈。因此,遂有不同于打线技术的覆晶技术的发展。覆晶技术大致上是在晶圆上形成多个如焊球的凸块,接着将切割晶圆以形成多个芯片后再将芯片翻转(flip)接置到基板,使凸块能对应接合于基板的焊垫上,然后回焊(reflow)该凸块,以使焊球焊结至基板上的焊垫。
然而,在回焊工艺中,因芯片与基板的热膨胀系数(Coefficient ofthermal expansion;CTE)有差异,造成基板与芯片受热膨胀而翘曲的程度亦不同。通常,当芯片面积较大或厚度较薄时,芯片与基板翘曲程度的差异会更加明显,而基板越靠近边缘的部位的翘曲程度最为明显。
如图1所示,芯片10通过其底部的多个凸块14接置于该基板12的顶面122上。回焊工艺中,芯片10与基板12因膨胀系数(CTE)不同,导致该芯片10与基板12靠近边缘的部位会产生翘曲,造成该芯片10底部的部分凸块14无法焊结至基板12上的焊垫,致位在该芯片10近边缘部位的部分凸块14形成空焊的现象,而产生焊接失败或假焊等焊接不完全的问题,产品的不良率亦随之增加。
因而,如何克服上述现有技术所有在的问题,实为一重要课题。
发明内容
为解决上述现有技术的问题,本发明遂研发出一种提升覆晶接合良率的方法。
本发明的实施方法包括:提供一其上设有芯片的基板,其中,该芯片具有相对的作用面与非作用面,该作用面上并形成有多个凸块,以在该芯片接置于该基板上后,所述多个凸块位于该芯片与基板之间,并通过电性连接该芯片与基板,但部分的凸块仅接置于芯片上,然后,将对象抵靠在芯片的非作用面上,予以施压于该芯片,使仅接置于该芯片上的凸块同时接触该芯片与基板,并利用回焊于所述多个凸块,使得所述多个凸块皆连接基板与芯片。
此外,本发明另一种实施方法包括:提供一其上设有芯片的基板,该芯片的底面通过多个凸块设于该基板上,且部分的凸块仅接置于该基板或芯片上,接着通过对象抵靠并施加压力于该芯片顶面上,使仅接置于该基板或芯片上的凸块同时接触该基板及芯片,以回焊所述多个凸块,使所述多个凸块皆连接基板与芯片。
由上可知,本发明将该对象抵靠芯片顶面,以施加压力,避免该芯片因面积较大或厚度较薄时,在回焊工艺中产生翘曲,使得芯片周围的凸块发生空焊的情况。而该芯片的翘曲部分于通过该对象给予压力,使得翘曲部分趋于平整,通过该凸块与芯片及基板相互连触,再做回焊处理,以解决凸块空焊的现象。
因此,本发明的覆晶接合良率的方法,不仅能应用于轻薄或大尺寸的晶圆,并提高覆晶接合良率。
附图说明
图1用以说明覆晶工艺中发生空焊的示意图;
图2A至2D为本发明第一实施例的覆晶接合方法示意图,其中,图2A’是在基板上预先形成有凸块的示意图,图2B’显示部分的凸块仅接置于该基板上的示意图;以及
图3A至3D为本发明第二实施例的覆晶接合方法示意图。
主要组件符号说明
10、10’        芯片
102、102’      底面
104、104’、122 顶面
12、12’        基板
14              凸块
140             刚性结构
16              对象
162             增重件
18              隔热材
19              隔离片
H               热源。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“底”、“二”及“一”等用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
第一实施例
以下即配合图2A至2D详细说明本发明第一实施例的覆晶接合方法。
如图2A所示,将一芯片10接置于一基板12上,而该基板12为半导体芯片、印刷电路板或具有硅穿孔的基板,但不以此为限。另外,该芯片10的底面(于本实施例的作用面)102形成有多焊锡凸块(solderbump)14,并通过该凸块14设于基板12上。该凸块14经由一次回焊过程使之连接于该基板12,因初次回焊时会产生热源H,且该芯片10与基板12的热膨胀系数不同,因此,该芯片10与基板12的边缘均会翘曲,导致该芯片10底面(于本实施例的作用面)102上的部份凸块14仍仅接置于芯片10上,未接置到基板12上。
图2A所示的实施方式中,该凸块14预先形成于该芯片10上。但于图2A’所示的另一实施方式中,该凸块14预先形成于该基板12’上,则于初次回焊时,部分的该凸块14仅接置于该基板12’上,而未接置到芯片10’上。本实施例为便于说明,以下接续图2A介绍本发明的方法。
如图2B及2C所示,通过一对象16抵靠至该芯片10的顶面(于本实施例的非作用面)104,以施加压力于该芯片10顶面(于本实施例的非作用面),使仅接置于该芯片10(或基板12’)上的凸块14因受压而同时接触该基板12及芯片10,继而二次回焊所述多个凸块14。在此二次回焊过程中,该芯片10均匀受对象16抵靠的压力而抑制翘曲的状态,使芯片10与基板12的平面度趋于一致,故经此二次回焊,该凸块14得能同时焊接至该基板12及芯片10。该对象16为挠性体,例如硅胶体或容纳有液体或多颗粒的囊袋,但不以此为限。制成该对象16的材料皆为耐热型导热材料,如耐热型导热硅胶或装有耐热液体或沙粒的囊袋,以抗受回焊时的高温。
同样地,如图2B’所示,若该凸块14预先形成于基板12’上,亦可通过该对象16抵靠至该芯片10’的顶面(于本实施例的非作用面)104’,以施加压力于该芯片10’顶面(于本实施例的非作用面)104’上,使仅接置于该基板12’上的凸块14同时接触芯片10’底面(于本实施例的作用面)102’,并以回焊所述多个凸块14。
此外,该凸块14具有刚性结构140,如导电铜柱,可避免在回焊工艺中相邻凸块14因过度挤压变形而造成桥接,所以,该凸块14的刚性结构140使覆晶接合的方法于二次回焊工艺后,该芯片10与基板12之间的距离均相同;并通过该凸块14,使芯片10及基板12相互接合。
此外,如图2D所示,本发明的方法还可包括于抵靠该对象16之前,于该芯片10设置区域外的基板12上设置隔热材18,以防止基板12受热。
或者,该芯片10与对象16之间设有隔离片19,以防止该芯片10遭受对象16污染,影响工艺良率。
第二实施例
请参阅图3A至3D,是本发明第二实施例的覆晶接合方法示意图。本实施例与第一实施例的差异仅在于通过该对象16抵靠至该芯片10的顶面(于本实施例的非作用面)104,以施加压力于该芯片10的步骤还包括于该对象16上施加增重件162,其重量以大于该对象16的重量为准则,于轻薄、大尺寸面积,更为适用。该增重件162也可以是一提供稳定压力的机械构造,以于回焊过程中,稳定提供一定压力使因热膨胀产生的翘曲得到抑制。
因初次回焊工艺所造成的翘曲,可以该增重件162使芯片10平面度与基板12更为一致,再通过二次回焊工艺使该芯片10的凸块14与基板12相互完全接合。
如图3A所示,该芯片10经过初次回焊工艺,因该芯片10与基板12的热膨胀系数不同,导致该芯片10与基板12边缘均产生翘曲。
如图3B所示,于该芯片10上设置对象16,且对象16上设有增重件162,且该增重件162的重量大于物体16的重量。
如图3C所示,于二次回焊工艺使该芯片10的凸块14与基板12相互完全固接,并且该芯片10的顶面(于本实施例的非作用面)104均匀受压,使该芯片10的平面度与基板12平面度趋于一致。
如图3D所示,该芯片10设置区域外的基板12上亦可设置隔热材18,以防止基板12受热。另外,该芯片10顶面(于本实施例的非作用面)104亦可设有隔离片19,以防止该芯片10遭受对象16污染。
由上可知,本发明的覆晶接合方法应用于半导体封装技术中,将该对象16抵靠芯片10顶面(于本实施例的非作用面)104至该芯片10的顶面(于本实施例的非作用面)104,以施加压力,校正该芯片10因面积较大或厚度较薄时,因回焊工艺所造成的翘曲问题,而该芯片10的翘曲部分,通过该对象16给予的压力,使得翘曲部分趋于平整,通过该凸块14与芯片10及基板12相互连接,以防止该凸块14无法与芯片10及基板12完全相互连接,造成空焊现象。
本发明的概念,并不只限于上述的实施例的芯片与基板的接合,于相同发明概念下,更可应用于晶圆与晶圆的接合,晶圆与硅通孔(Through silicon via;TSV)晶圆的接合及其它因热膨胀系数不同产生的翘曲而造成产品可靠度不佳的应用。
上述该些实施例仅例示性说明本发明的功效,而非用于限制本发明,任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述该些实施例进行修饰与改变。此外,在上述该些实施例中的组件的数量仅为例示性说明,亦非用于限制本发明。因此本发明的权利保护范围,应如权利要求书所列。

Claims (10)

1.一种覆晶接合方法,包括:
提供一其上设有芯片的基板,其中,该芯片具有相对的作用面与非作用面,该作用面上并形成有多个凸块,以在该芯片接置于该基板上后,所述多个凸块位于该芯片与基板之间,并通过电性连接该芯片与基板,且部分的凸块仅接置于芯片上;
将一对象抵靠至该芯片的非作用面,以施加压力于该芯片,使仅接置于该芯片上的凸块同时接触该基板及芯片;以及
回焊所述多个凸块。
2.一种覆晶接合方法,包括:
提供一其上设有芯片的基板,其中,该芯片通过多个凸块设于该基板上,且部分的凸块仅接置于该基板上;以及
通过一对象抵靠并施加压力于该芯片顶面上,使仅接置于该基板上的凸块同时接触该基板及芯片,以回焊所述多个凸块。
3.根据权利要求1或2所述的方法,还包括于抵靠该对象之前,于该基板供该芯片接置区域外之上设置隔热材。
4.根据权利要求1或2所述的方法,其中,该芯片与对象之间还设有隔离片。
5.根据权利要求1或2所述的方法,其中,该基板为半导体芯片、印刷电路板或具有硅穿孔的基板。
6.根据权利要求1或2所述的方法,其中,该对象为挠性体。
7.根据权利要求1或2所述的方法,其中,该对象为硅胶体或容纳有液体或多颗粒的囊袋。
8.根据权利要求1或2所述的方法,其中,通过该对象抵靠并施加压力于该芯片的步骤,还包括于该对象上施加一增重件,其重量大于该对象的重量。
9.根据权利要求1或2所述的方法,其中,所述凸块还包含刚性结构。
10.根据权利要求1或2所述的方法,其中,该芯片与基板具有不同的热膨胀系数。
CN2012101073693A 2011-11-07 2012-04-12 覆晶接合方法 Pending CN103094139A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100140494 2011-11-07
TW100140494A TWI430421B (zh) 2011-11-07 2011-11-07 覆晶接合方法

Publications (1)

Publication Number Publication Date
CN103094139A true CN103094139A (zh) 2013-05-08

Family

ID=48206562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101073693A Pending CN103094139A (zh) 2011-11-07 2012-04-12 覆晶接合方法

Country Status (2)

Country Link
CN (1) CN103094139A (zh)
TW (1) TWI430421B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183505A (zh) * 2013-05-20 2014-12-03 矽品精密工业股份有限公司 半导体封装件的制法
CN115101434A (zh) * 2022-07-21 2022-09-23 江苏长电科技股份有限公司 封装结构制作方法和芯片防翘曲装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030124769A1 (en) * 2001-12-28 2003-07-03 Yoshihisa Dotta Semiconductor device, packaging method thereof, and package product thereof
CN1513206A (zh) * 2001-03-28 2004-07-14 ض� 无焊剂倒装芯片互连
CN1537327A (zh) * 2001-03-28 2004-10-13 ض� 使用不用清理的助焊剂进行倒装晶片的相互连接
US20060033214A1 (en) * 2004-08-13 2006-02-16 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
CN101447534A (zh) * 2007-11-27 2009-06-03 林志泽 发光二极管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1513206A (zh) * 2001-03-28 2004-07-14 ض� 无焊剂倒装芯片互连
CN1537327A (zh) * 2001-03-28 2004-10-13 ض� 使用不用清理的助焊剂进行倒装晶片的相互连接
US20030124769A1 (en) * 2001-12-28 2003-07-03 Yoshihisa Dotta Semiconductor device, packaging method thereof, and package product thereof
US20060033214A1 (en) * 2004-08-13 2006-02-16 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
CN101447534A (zh) * 2007-11-27 2009-06-03 林志泽 发光二极管及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183505A (zh) * 2013-05-20 2014-12-03 矽品精密工业股份有限公司 半导体封装件的制法
CN104183505B (zh) * 2013-05-20 2017-04-05 矽品精密工业股份有限公司 半导体封装件的制法
CN115101434A (zh) * 2022-07-21 2022-09-23 江苏长电科技股份有限公司 封装结构制作方法和芯片防翘曲装置
CN115101434B (zh) * 2022-07-21 2024-12-06 江苏长电科技股份有限公司 封装结构制作方法和芯片防翘曲装置

Also Published As

Publication number Publication date
TWI430421B (zh) 2014-03-11
TW201320278A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
TWI541954B (zh) 半導體封裝件及其製法
TWI601219B (zh) 電子封裝件及其製法
CN106920778A (zh) 电子封装件及封装用的基板
TWI443761B (zh) Manufacturing method for flip chip packaging
TWI487921B (zh) 半導體封裝件之測試方法
TW201709434A (zh) 電子封裝結構及其製法
TWI497616B (zh) 半導體封裝件之製法
US9754898B2 (en) Semiconductor package and fabrication method thereof
CN107123631B (zh) 电子封装件及其半导体基板与制法
TW201828425A (zh) 散熱型封裝結構
CN103681532A (zh) 半导体封装件及其制法
CN103915391A (zh) 半导体封装件及其制法
TWI506712B (zh) 半導體結構之測試方法
CN103094139A (zh) 覆晶接合方法
TWI614858B (zh) 半導體封裝件及其製法
TWI450349B (zh) 覆晶球柵式陣列封裝之底膠缺陷之檢測方法
WO2017045372A1 (zh) 显示面板的封装结构、转接板、封装方法及显示装置
TWI430376B (zh) The Method of Fabrication of Semiconductor Packaging Structure
US20120086119A1 (en) Chip stacked structure
KR20110137059A (ko) 적층 반도체 패키지
TWI503932B (zh) 設置於膠層上的半導體封裝件及其製法
CN103137611A (zh) 晶片堆迭构造及其制造方法
TWI264101B (en) Method of flip-chip packaging including chip thermocompression
CN101246869B (zh) 降低基板翘曲的芯片倒装封装结构及其制作方法
TW457664B (en) Direct-downset flip-chip semiconductor packaging structure and manufacturing processes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508