CN103066008A - 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 - Google Patents
一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 Download PDFInfo
- Publication number
- CN103066008A CN103066008A CN2012105770403A CN201210577040A CN103066008A CN 103066008 A CN103066008 A CN 103066008A CN 2012105770403 A CN2012105770403 A CN 2012105770403A CN 201210577040 A CN201210577040 A CN 201210577040A CN 103066008 A CN103066008 A CN 103066008A
- Authority
- CN
- China
- Prior art keywords
- groove
- dielectric
- flash memory
- isolation technique
- technique further
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000002955 isolation Methods 0.000 title claims abstract description 22
- 238000005516 engineering process Methods 0.000 title abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000002513 implantation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000004308 accommodation Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 abstract 2
- 230000007797 corrosion Effects 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000005055 memory storage Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000003518 caustics Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，包括：第一步骤，用于形成闪存的存储器单元区域中的第一凹槽以及闪存的外围电路区域中的第二凹槽，其中第一凹槽的深宽比大于第二凹槽的深宽比；第二步骤，用于对第一凹槽和第二凹槽进行化学气相沉积，从而在第一凹槽和第二凹槽的侧壁及底部形成电介质；第三步骤，用于对第一凹槽和第二凹槽执行带角度的离子注入，其中所注入的离子增大了被注入电介质的刻蚀速度；第四步骤，用于对第二步骤沉积的电介质进行刻蚀；第五步骤，用于在第四步骤之后对第一凹槽和第二凹槽进行电介质填充。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法。
背景技术
闪存一般包括存储器单元及其外围电路。而且，对于存储器单元区域和外围电路区域的浅槽隔离工艺，都会需要进行凹槽刻蚀以及后续的凹槽填充。
图1示意性地示出了闪存的存储器单元区域A1中的第一凹槽1和外围电路区域A2中的第二凹槽2示意图。
如图1所示，闪存的存储器单元区域A1中的第一凹槽1的深宽比(AspectRatio，即，凹槽的深度/凹槽的宽度)一般比闪存的外围电路区域A2中的第二凹槽2的深宽比大。凹槽的深宽比的值越大，后续的介质层(例如氧化硅)回填越困难，越容易形成空隙。
由此，在后续对存储器单元区域A1中的第一凹槽1以及外围电路区域A2中的第二凹槽2进行电介质填充时，存储器单元区域A1中的第一凹槽1上容易形成填充缺陷，即，未完全填充电介质而形成的空隙，而这显然是不期望出现的。
所以，希望能够提供一种能够有效提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效提高闪存工艺中凹槽电介质填孔能力的方法。
为了实现上述技术目的，根据本发明，提供了一种提高闪存工艺中凹槽电介质填孔能力的方法，其包括：
第一步骤，用于形成闪存的存储器单元区域中的第一凹槽以及闪存的外围电路区域中的第二凹槽，其中第一凹槽的深宽比大于第二凹槽的深宽比；
第二步骤，用于对第一凹槽和第二凹槽进行化学气相沉积，从而在第一凹槽和第二凹槽的侧壁及底部形成电介质；
第三步骤，用于对第一凹槽和第二凹槽执行带角度的离子注入，其中所注入的离子增大了被注入电介质的刻蚀速度；
第四步骤，用于对第二步骤沉积的电介质进行刻蚀；
第五步骤，用于在第四步骤之后对第一凹槽和第二凹槽进行电介质填充。
优选地，第三步骤中注入的离子为Ar离子。
优选地，在第三步骤中，根据侧壁及底部形成有电介质之后的第一凹槽的凹槽深度和凹槽宽度来调节带角度的离子注入的角度，以使得仅仅第一凹槽的侧壁上部的电介质受到离子注入。
优选地，在第二步骤中进行高密度等离子体化学气相沉积。
优选地，在第四步骤中执行湿法蚀刻，例如腐蚀剂为稀释的HF。
优选地，在第一步骤中，在形成闪存的存储器单元区域中的第一凹槽以及闪存的外围电路区域中的第二凹槽之后，还对第一凹槽和第二凹槽的侧壁及底部进行高温氧化处理。
优选地，第一凹槽和第二凹槽为浅沟槽隔离的凹槽。
根据本发明的提高闪存工艺中凹槽电介质填孔能力的方法降低了存储单元区的凹槽的有效深宽比，从而使后续的电介质淀积工艺更容易实现没有空隙的填充效果。利用根据本发明的提高闪存工艺中凹槽电介质填孔能力的方法，可以调节凹槽中部分填充介质层的湿法蚀刻速率，形成顶部开口较大、下部较小的敞口型、有效深宽比较低的形状，从而提高后续制程的填充能力，达到实现消除或减少填充空隙的技术效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法的第一步骤。
图2示意性地示出了根据本发明实施例的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法的第二步骤。
图3示意性地示出了根据本发明实施例的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法的第三步骤。
图4示意性地示出了根据本发明实施例的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法的第四步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
下面参考图1至图4来描述根据本发明实施例的提高闪存工艺中凹槽电介质填孔能力的方法。
如图1至图4所示，根据本发明实施例的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法包括：
第一步骤，用于形成闪存的存储器单元区域A1中的第一凹槽1以及闪存的外围电路区域A2中的第二凹槽2，其中第一凹槽1的深宽比大于第二凹槽2的深宽比，如图1所示。
例如，在某些工艺中，在形成闪存的存储器单元区域A1中的第一凹槽1以及闪存的外围电路区域A2中的第二凹槽2之后，还对第一凹槽1和第二凹槽2的侧壁及底部进行氧化。
例如，第一凹槽1和第二凹槽2为浅沟槽隔离的凹槽。
第二步骤，用于对第一凹槽1和第二凹槽2进行化学气相沉积，例如进行高密度等离子体化学气相沉积，从而在第一凹槽1和第二凹槽2的侧壁及底部形成电介质，例如所述电介质为氧化硅，如图2所示。
第三步骤，用于对第一凹槽1和第二凹槽2执行带角度的离子注入，其中所注入的离子增大了被注入电介质的刻蚀速度，如图3所示；其中，由于离子注入是带角度的，所以凹槽上部电介质更容易受到离子注入，因此带角度的离子注入增加了凹槽上部介质层的蚀刻速率。
优选地，第三步骤中注入的离子为Ar(氩)离子。
并且，优选地，可根据侧壁及底部形成有电介质之后的第一凹槽1的凹槽深度和凹槽宽度来调节带角度的离子注入的角度，以使得仅仅第一凹槽1的侧壁上部的电介质受到离子注入。
第四步骤，用于对第二步骤沉积的电介质进行刻蚀(例如湿法蚀刻)，如图4所示；由于第三步骤中带角度的离子注入增加了凹槽上部介质层的蚀刻速率，那么在第四步骤的湿法蚀刻中，上部的介质层被腐蚀的多，下面的比较少。
例如，第四步骤中腐蚀剂为稀释的HF。
第五步骤，用于在第四步骤之后对第一凹槽1和第二凹槽2进行电介质填充。
填充空隙产生的原因是在向凹槽填充电介质的时候，凹槽的顶部总是比底部和侧壁形成更厚的介质层，如果顶部的介质层在侧面形成足够的厚度前就合拢了，空隙就会产程。如果深宽比越大，这种效应就越明显，即顶部比底部和侧壁会淀积更厚的介质层。
因此，与现有技术的直接对第一凹槽1和第二凹槽2进行电介质填充的工艺比，通过先沉积电介质并进行刻蚀，以使得凹槽上面部分的开口增加，从而形成上大下小的凹槽形状，可以使得凹槽(尤其是闪存的存储器单元区域A1中的第一凹槽1)有效的深宽比减小，这样凹槽的顶部不容易在下面填满之前封口，也就比较不容易产生填充空隙了。
可以看出，根据本发明实施例的提高闪存工艺中凹槽电介质填孔能力的方法降低了存储单元区的凹槽的有效深宽比，从而使后续的电介质淀积工艺更容易实现没有空隙的填充效果。利用根据本发明实施例的提高闪存工艺中凹槽电介质填孔能力的方法，可以调节凹槽中部分填充介质层的湿法蚀刻速率，形成顶部开口较大、下部较小的敞口型、有效深宽比较低的形状，从而提高后续制程的填充能力，达到实现消除或减少填充空隙的技术效果。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，其特征在于包括：
第一步骤，用于形成闪存的存储器单元区域中的第一凹槽以及闪存的外围电路区域中的第二凹槽，其中第一凹槽的深宽比大于第二凹槽的深宽比；
第二步骤，用于对第一凹槽和第二凹槽进行化学气相沉积，从而在第一凹槽和第二凹槽的侧壁及底部形成电介质；
第三步骤，用于对第一凹槽和第二凹槽执行带角度的离子注入，其中所注入的离子增大了被注入电介质的刻蚀速度；
第四步骤，用于对第二步骤沉积的电介质进行刻蚀；
第五步骤，用于在第四步骤之后对第一凹槽和第二凹槽进行电介质填充。
2.根据权利要求1所述的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，其特征在于，第三步骤中注入的离子为Ar离子。
3.根据权利要求1或2所述的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，其特征在于，在第三步骤中，根据侧壁及底部形成有电介质之后的第一凹槽的凹槽深度和凹槽宽度来调节带角度的离子注入的角度，以使得仅仅第一凹槽的侧壁上部的电介质受到离子注入。
4.根据权利要求1或2所述的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，其特征在于，在第二步骤中进行高密度等离子体化学气相沉积。
5.根据权利要求1或2所述的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，其特征在于，在第四步骤中执行湿法蚀刻。
6.根据权利要求1或2所述的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，其特征在于，在第一步骤中，在形成闪存的存储器单元区域中的第一凹槽以及闪存的外围电路区域中的第二凹槽之后，还对第一凹槽和第二凹槽的侧壁及底部进行氧化。
7.根据权利要求1或2所述的提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法，其特征在于，第一凹槽和第二凹槽为浅沟槽隔离的凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105770403A CN103066008A (zh) | 2012-12-26 | 2012-12-26 | 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105770403A CN103066008A (zh) | 2012-12-26 | 2012-12-26 | 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103066008A true CN103066008A (zh) | 2013-04-24 |
Family
ID=48108575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105770403A Pending CN103066008A (zh) | 2012-12-26 | 2012-12-26 | 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103066008A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111724831A (zh) * | 2019-03-20 | 2020-09-29 | 东芝存储器株式会社 | 存储器件以及信息处理装置 |
| CN111755599A (zh) * | 2019-03-28 | 2020-10-09 | 东芝存储器株式会社 | 存储装置以及存储装置的制造方法 |
| CN113892169A (zh) * | 2021-08-31 | 2022-01-04 | 长江存储科技有限责任公司 | 半导体器件的制作方法及半导体器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540740A (zh) * | 2003-04-21 | 2004-10-27 | 旺宏电子股份有限公司 | 浅沟渠隔离区的制造方法 |
| CN101047151A (zh) * | 2006-03-30 | 2007-10-03 | 海力士半导体有限公司 | 用于形成非易失性存储器件中的隔离结构的方法 |
| US7279377B2 (en) * | 2005-08-10 | 2007-10-09 | Micron Technology, Inc. | Method and structure for shallow trench isolation during integrated circuit device manufacture |
| US20070243692A1 (en) * | 2006-04-18 | 2007-10-18 | Micron Technology, Inc. | Methods of filling isolation trenches for semiconductor devices and resulting structures |
| CN101071787A (zh) * | 2006-05-12 | 2007-11-14 | 海力士半导体有限公司 | 半导体器件的制造方法 |
| CN101375387A (zh) * | 2006-01-26 | 2009-02-25 | 美光科技公司 | 填充高纵横比沟槽隔离区的方法和所得的结构 |
-
2012
- 2012-12-26 CN CN2012105770403A patent/CN103066008A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540740A (zh) * | 2003-04-21 | 2004-10-27 | 旺宏电子股份有限公司 | 浅沟渠隔离区的制造方法 |
| US7279377B2 (en) * | 2005-08-10 | 2007-10-09 | Micron Technology, Inc. | Method and structure for shallow trench isolation during integrated circuit device manufacture |
| CN101375387A (zh) * | 2006-01-26 | 2009-02-25 | 美光科技公司 | 填充高纵横比沟槽隔离区的方法和所得的结构 |
| CN101047151A (zh) * | 2006-03-30 | 2007-10-03 | 海力士半导体有限公司 | 用于形成非易失性存储器件中的隔离结构的方法 |
| US20070243692A1 (en) * | 2006-04-18 | 2007-10-18 | Micron Technology, Inc. | Methods of filling isolation trenches for semiconductor devices and resulting structures |
| CN101071787A (zh) * | 2006-05-12 | 2007-11-14 | 海力士半导体有限公司 | 半导体器件的制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111724831A (zh) * | 2019-03-20 | 2020-09-29 | 东芝存储器株式会社 | 存储器件以及信息处理装置 |
| CN111724831B (zh) * | 2019-03-20 | 2024-05-14 | 铠侠股份有限公司 | 存储器件以及信息处理装置 |
| CN111755599A (zh) * | 2019-03-28 | 2020-10-09 | 东芝存储器株式会社 | 存储装置以及存储装置的制造方法 |
| CN111755599B (zh) * | 2019-03-28 | 2024-05-17 | 铠侠股份有限公司 | 存储装置以及存储装置的制造方法 |
| CN113892169A (zh) * | 2021-08-31 | 2022-01-04 | 长江存储科技有限责任公司 | 半导体器件的制作方法及半导体器件 |
| US12324198B2 (en) | 2021-08-31 | 2025-06-03 | Yangtze Memory Technologies Co., Ltd. | Semiconductor device and manufacture method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112420716B (zh) | 一种半导体器件及其制备方法 | |
| CN106920798B (zh) | 一种三维存储器堆栈结构及其堆叠方法及三维存储器 | |
| US11818875B2 (en) | Methods for forming memory and memory | |
| CN107731849A (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN103066008A (zh) | 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法 | |
| US20230134208A1 (en) | Word line structure and method for forming same and semiconductor structure | |
| CN102610554A (zh) | 一种提高高深宽比浅沟槽隔离填充特性的方法 | |
| JP2007535815A5 (zh) | ||
| CN103137561A (zh) | 埋入式字线及其制作方法 | |
| CN102184868B (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN102386094B (zh) | 形成瓶式沟槽以及瓶式沟槽电容器的方法 | |
| CN103151270A (zh) | 沟槽式金属氧化物半导体肖特基势垒器件制造方法 | |
| CN103700643A (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
| CN209045527U (zh) | 浅沟槽隔离结构 | |
| CN109148468A (zh) | 一种3d nand存储器 | |
| CN103021957A (zh) | 提高闪存中控制栅极对浮栅耦合系数的方法 | |
| CN207320089U (zh) | 隔离沟槽薄膜填充结构及半导体存储器件 | |
| CN103137450A (zh) | 一种沟槽型功率mos器件及其制造工艺方法 | |
| CN102569049B (zh) | 一种金属栅极的制作方法 | |
| CN101740386B (zh) | 闪存存储器的制作方法 | |
| CN116153850A (zh) | 非对称大深宽比沟槽的填充方法 | |
| CN208111443U (zh) | 半导体存储器 | |
| CN101452905B (zh) | 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法 | |
| CN105140228B (zh) | 一种嵌入式闪存结构及其制备方法 | |
| CN109309123B (zh) | 半导体元件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140508 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140508 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130424 |