CN103035502A - Igbt栅极沟槽多晶硅的填充方法 - Google Patents
Igbt栅极沟槽多晶硅的填充方法 Download PDFInfo
- Publication number
- CN103035502A CN103035502A CN2012102719956A CN201210271995A CN103035502A CN 103035502 A CN103035502 A CN 103035502A CN 2012102719956 A CN2012102719956 A CN 2012102719956A CN 201210271995 A CN201210271995 A CN 201210271995A CN 103035502 A CN103035502 A CN 103035502A
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- polysilicon
- igbt
- groove
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000000126 substance Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 4
- 239000002131 composite material Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种IGBT栅极沟槽多晶硅的填充方法，该方法在成长完栅极氧化层后，循环进行低温多晶硅的淀积和高温多晶硅的淀积，直至将沟槽填满。本发明利用不同温度下成长的多晶硅应力不同的特点，在沟槽内交替进行低温、高温多晶硅的填充，将不同应力的多晶硅复合膜叠加在一起，从而改善了IGBT栅极沟槽在多晶硅填充后的应力，同时解决了IGBT器件中的翘曲度问题，保证了后续工艺流程的正常作业。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种IGBT栅极沟槽多晶硅的填充方法。
背景技术
IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）是一种电压控制的双极性MOS（metal oxide semiconductor，金属-氧化物-半导体）复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等。IGBT结构为一种带有MOS栅控制的双极晶体管的垂直结构，其中控制MOS栅为垂直沟槽结构，因此需要在沟槽中填充多晶硅作栅极。
与传统的栅极沟槽结构产品不同的是，为了有更好的耐压以及可靠性特性，IGBT器件使用的硅片衬底为FZ（区熔法制备）硅片。但是，由于FZ硅片的易变形特点与较深的IGBT器件沟槽深度，导致在多晶硅填充后产生了极大的应力问题，严重影响了后续的流程。
在IGBT器件的MOS栅沟槽中填充多晶硅的常规方法如图1所示，在制作完成栅极氧化层1后，进行多晶硅的淀积，将MOS栅极沟槽填充完全。由于沟槽中填充的多晶硅是作为MOS栅极的，因此在多晶硅填充后不希望有细缝或者小孔产生，这一要求导致了沟槽内填充的多晶硅在高温下没有可释放应力的空间，从而加剧了沟槽中的应力问题，致使FZ硅片在多晶填充后的翘曲度变差，并且在金属淀积后加剧了翘曲问题，使得最终无法进行后续光刻步骤。
发明内容
本发明要解决的技术问题是提供一种IGBT栅极沟槽多晶硅的填充方法，该方法简单，适合量产，且对器件电学特性的影响很小。
为解决上述技术问题，本发明的IGBT栅极沟槽多晶硅的填充方法，在成长完栅极氧化层后，循环进行低温多晶硅的淀积和高温多晶硅的淀积，直至将沟槽填满。
所述多晶硅可以是掺杂多晶硅，也可以是非掺杂多晶硅。
多晶硅的总淀积次数为2～10次，并且各层高温多晶硅叠加后的厚度为沟槽内淀积的多晶硅总厚度的1/3～1/2。
本发明利用不同温度下成长的多晶硅应力不同的特点，在沟槽内交替进行低温、高温多晶硅的填充，将不同应力的多晶硅复合膜叠加在一起，从而改善了多晶硅填充后的应力。同时，由于为低、高温复合填充，在后续高温后的应力仍然可以得到良好的控制（如图3所示的退火后的应力结果），高、低温的掺杂多晶硅应力可以得到完全抵消，最终完全解决了IGBT器件中的由沟槽掺杂多晶硅填充带来的翘曲度问题，保证了后续工艺流程的正常作业。
附图说明
图1是IGBT制造工艺中，MOS栅沟槽的常规填充方法示意图。
图2本发明实施例的IGBT器件MOS栅沟槽的填充方法示意图。
图3是本发明实施例的掺杂多晶硅的成膜温度与成膜后及退火后的应力的关系图。
图中附图标记说明如下：
1：栅氧化层
2：掺杂多晶硅
3、5：低温掺杂多晶硅
4：高温掺杂多晶硅
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
请参阅图2所示，本实施例的IGBT栅极沟槽多晶硅的填充方法，其具体步骤如下：步骤1，先利用现有工艺在IGBT器件的MOS栅极沟槽内壁淀积一层厚度为
的栅氧化层1，如图2（a）所示。
步骤2，在较低的温度下，在沟槽中已经淀积的栅氧化层1上利用化学气相淀积方法成长一层低温掺杂多晶硅3（厚度为沟槽内填充的多晶硅总厚度的1/3），如图2（b）所示。淀积的温度为500℃～580℃，压力为300mtorr～800mtorr。
步骤3，提高炉管温度，在低温掺杂多晶硅3上同样利用化学气相淀积方法成长一层厚度为总厚度1/3的高温掺杂多晶硅4，如图2（c）所示。淀积的温度为580℃～640℃，压力为300mtorr～800mtorr。
步骤4，降低炉管温度，在高温掺杂多晶硅4上再淀积一层低温掺杂多晶硅5，将沟槽填满，如图2（d）所示。淀积的温度和压力的范围同步骤2。
上述各步骤中，掺杂多晶硅的掺杂元素为磷或硼。
低温、高温掺杂多晶硅的成膜温度可以通过如下方法得到：在裸硅基片上，保持压力固定不变（本实施例是300～800mtorr），对不同成膜温度下生长的掺杂多晶硅在成膜后及退火后表现的应力进行测量，得出成膜及退火后的应力与成膜温度的关系图（图3）。通过该关系图，可以较好地选取高、低温掺杂多晶硅的应力进行匹配，使最终叠加的掺杂多晶硅应力降至最小。
Claims (5)
1.IGBT栅极沟槽多晶硅的填充方法，其特征在于，在成长完栅极氧化层后，循环进行低温多晶硅的淀积和高温多晶硅的淀积，直至将沟槽填满。
2.根据权利要求1所述的方法，其特征在于，所述多晶硅为掺杂多晶硅，掺杂元素为磷或硼。
3.根据权利要求1或2所述的方法，其特征在于，所述低温多晶硅的淀积温度为500℃～580℃，淀积压力为300mtorr～800mtorr。
4.根据权利要求1或2所述的方法，其特征在于，所述高温多晶硅的淀积温度为580℃～640℃，淀积压力为300mtorr～800mtorr。
5.根据权利要求1或2所述的方法，其特征在于，多晶硅总的淀积次数为2～10次,并且各层高温多晶硅叠加后的厚度为沟槽内淀积的多晶硅总厚度的1/3～1/2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102719956A CN103035502A (zh) | 2012-08-01 | 2012-08-01 | Igbt栅极沟槽多晶硅的填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102719956A CN103035502A (zh) | 2012-08-01 | 2012-08-01 | Igbt栅极沟槽多晶硅的填充方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103035502A true CN103035502A (zh) | 2013-04-10 |
Family
ID=48022288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102719956A Pending CN103035502A (zh) | 2012-08-01 | 2012-08-01 | Igbt栅极沟槽多晶硅的填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035502A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444467A (zh) * | 2019-08-15 | 2019-11-12 | 上海新傲科技股份有限公司 | 多晶硅薄膜半导体衬底的制备方法 |
| CN110876280A (zh) * | 2019-10-12 | 2020-03-10 | 长江存储科技有限责任公司 | 用于晶片翘曲控制的方法 |
| CN115206792A (zh) * | 2022-07-28 | 2022-10-18 | 华虹半导体(无锡)有限公司 | 改善晶圆翘曲的方法 |
| CN117747422A (zh) * | 2024-02-21 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186167A (ja) * | 1994-12-27 | 1996-07-16 | Mitsubishi Materials Shilicon Corp | 張り合わせ誘電体分離ウェーハの製造方法 |
| JP2001127150A (ja) * | 1999-10-29 | 2001-05-11 | Mitsubishi Materials Silicon Corp | Ｓｏｉウェーハおよびその製造方法 |
| US20060046364A1 (en) * | 2004-08-26 | 2006-03-02 | Mosel Vitelic, Inc. | Method for forming a gate structure through an amorphous silicon layer and applications thereof |
| KR20060072959A (ko) * | 2004-12-24 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
| CN101958342A (zh) * | 2009-07-20 | 2011-01-26 | 上海华虹Nec电子有限公司 | 栅结构及其制造方法 |
| CN102468128A (zh) * | 2010-11-09 | 2012-05-23 | 上海华虹Nec电子有限公司 | 深沟槽多晶硅形成方法 |
-
2012
- 2012-08-01 CN CN2012102719956A patent/CN103035502A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186167A (ja) * | 1994-12-27 | 1996-07-16 | Mitsubishi Materials Shilicon Corp | 張り合わせ誘電体分離ウェーハの製造方法 |
| JP2001127150A (ja) * | 1999-10-29 | 2001-05-11 | Mitsubishi Materials Silicon Corp | Ｓｏｉウェーハおよびその製造方法 |
| US20060046364A1 (en) * | 2004-08-26 | 2006-03-02 | Mosel Vitelic, Inc. | Method for forming a gate structure through an amorphous silicon layer and applications thereof |
| KR20060072959A (ko) * | 2004-12-24 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
| CN101958342A (zh) * | 2009-07-20 | 2011-01-26 | 上海华虹Nec电子有限公司 | 栅结构及其制造方法 |
| CN102468128A (zh) * | 2010-11-09 | 2012-05-23 | 上海华虹Nec电子有限公司 | 深沟槽多晶硅形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444467A (zh) * | 2019-08-15 | 2019-11-12 | 上海新傲科技股份有限公司 | 多晶硅薄膜半导体衬底的制备方法 |
| CN110876280A (zh) * | 2019-10-12 | 2020-03-10 | 长江存储科技有限责任公司 | 用于晶片翘曲控制的方法 |
| US11081408B2 (en) | 2019-10-12 | 2021-08-03 | Yangtze Memory Technologies Co., Ltd. | Methods for wafer warpage control |
| CN110876280B (zh) * | 2019-10-12 | 2022-03-15 | 长江存储科技有限责任公司 | 用于晶片翘曲控制的方法 |
| CN115206792A (zh) * | 2022-07-28 | 2022-10-18 | 华虹半导体(无锡)有限公司 | 改善晶圆翘曲的方法 |
| CN117747422A (zh) * | 2024-02-21 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
| CN117747422B (zh) * | 2024-02-21 | 2024-04-16 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12029032B2 (en) | Integrated assemblies and methods of forming integrated assemblies | |
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| US9024381B2 (en) | Semiconductor device and fabricating method thereof | |
| CN109830532A (zh) | 超结igbt器件及其制造方法 | |
| CN103700712B (zh) | 一种快恢复二极管的结构及其制造方法 | |
| CN102315247B (zh) | 具有沟槽型终端结构的超级结半导体器件 | |
| CN103035502A (zh) | Igbt栅极沟槽多晶硅的填充方法 | |
| CN105118852B (zh) | 超结结构、超结mosfet及其制造方法 | |
| CN103050389A (zh) | 低应力igbt沟槽型栅极的成长方法 | |
| CN105489638B (zh) | 绝缘栅双极晶体管的背面结构及其制作方法 | |
| CN103268860A (zh) | 一种集成有二极管的igbt器件的制造方法 | |
| CN103022123B (zh) | 超级结半导体器件及其制造方法 | |
| CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
| CN109904223A (zh) | 栅极沟槽顶部倒角的工艺方法 | |
| CN104638004B (zh) | 超级结mosfet器件的结构 | |
| CN106206742B (zh) | 一种具有错位排列的超结p区的高压mosfet及其制造方法 | |
| CN104134609B (zh) | 多层外延超级结架构的半导体器件及其制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN207250524U (zh) | 一种半导体功率器件 | |
| CN205248280U (zh) | 绝缘栅双极晶体管的背面结构 | |
| CN205828394U (zh) | 一种沟槽型CoolMOS | |
| CN102136474A (zh) | 半导体器件上的电阻及其制作方法 | |
| CN209029385U (zh) | 一种功率器件 | |
| CN205900554U (zh) | 一种具备高正向浪涌能力的沟槽式肖特基芯片 | |
| CN208674123U (zh) | 一种低压大电流功率vdmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140115 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130410 |