[go: up one dir, main page]

CN102969339A - 氮化物半导体基板及其制造方法 - Google Patents

氮化物半导体基板及其制造方法 Download PDF

Info

Publication number
CN102969339A
CN102969339A CN 201210468317 CN201210468317A CN102969339A CN 102969339 A CN102969339 A CN 102969339A CN 201210468317 CN201210468317 CN 201210468317 CN 201210468317 A CN201210468317 A CN 201210468317A CN 102969339 A CN102969339 A CN 102969339A
Authority
CN
China
Prior art keywords
nitride semiconductor
layer
semiconductor substrate
nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201210468317
Other languages
English (en)
Inventor
郭义德
林素芳
郭威宏
刘柏均
纪东炜
赵主立
蔡政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN 201210468317 priority Critical patent/CN102969339A/zh
Publication of CN102969339A publication Critical patent/CN102969339A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种氮化物半导体基板,包括:外延基板、图案化的氮化物半导体柱层、氮化物半导体层以及掩模层。上述图案化的氮化物半导体柱层,形成于该外延基板上,上述氮化物半导体层,形成于该氮化物半导体柱层上。掩模层则覆盖在该氮化物半导体柱层与该外延基板的表面。上述氮化物半导体柱层包括:多个图案化排列的第一空洞结构以及多个图案化排列的第二空洞结构,位于图案化排列的该多个第一空洞结构之间,其中该多个第二空洞结构为纳米尺寸。

Description

氮化物半导体基板及其制造方法
本申请是申请日为2009年7月17日、申请号为200910160715.2、发明名称为“氮化物半导体结构及其制造方法”的中国专利申请的分案申请。
技术领域
本发明涉及一种氮化物半导体基板及其制造方法。
背景技术
近年来发光二极管(LED)和激光(LD)广泛的被应用在市场上,例如以氮化镓(GaN)制成的蓝光与黄色荧光粉组合可以获得白光,不只是在亮度上或用电量方面皆比之前的传统灯泡光源亮且省电,可以大幅降低用电量。此外,发光二极管的寿命约在数万小时以上,寿命比传统灯泡长。
在氮化镓半导体发光元件的制造过程中,由于氮化镓半导体层与外延基板之间的晶格常数与热膨胀系数的差异,容易造成氮化镓半导体于外延过程中产生穿透位错与热应力,因而影响发光元件的发光效率。
已知在分离氮化镓半导体层与外延基板的方法包括利用光照法,使激光光穿透基板照射基板与氮化镓半导体层之间的界面,来达到分离氮化镓半导体层与外延基板的目的。另外,也可以利用湿式蚀刻法直接移除基板与氮化镓半导体层之间的阻障结构(barrier structure)来达到弱化氮化镓半导体层与外延基板之间的连结结构,进而分离氮化镓半导体层与外延基板。除此之外,还可以利用于高温下进行气相蚀刻直接移除氮化镓半导体层与外延基板之间的界面层,达到分离氮化镓半导体层与外延基板的目的。
例如美国专利US 6,582,986就披露了一种利用悬空外延(pendeo-epitaxy)的方式形成氮化镓半导体层的方法。这种方法适用于碳化硅基板这类易于蚀刻的材料,而且在外延基板与氮化镓半导体层之间当作晶种的缓冲层易有应力集中的状况。
PCT专利公开WO2007/107757则披露了一种利用调整外延参数的方式,如图1所示,直接于外延基板100表面进行外延(epitaxy),以于氮化层101上形成氮化镓纳米柱(GaN nanocolumn)102。之后,以氮化镓纳米柱102为晶种,进行侧向外延成长而形成厚膜氮化镓半导体层104,再进行降温工艺使氮化镓半导体层104与外延基板100界面裂开(crack)之后,然后施以机械力让氮化镓半导体层104与外延基板100分离出氮化镓厚膜。
发明内容
本发明一实施例提出一种氮化物半导体基板,其特征在于:该氮化物半导体基板包括:外延基板、图案化的氮化物半导体柱层、氮化物半导体层以及掩模层。上述图案化的氮化物半导体柱层,形成于该外延基板上,上述氮化物半导体层,形成于该氮化物半导体柱层上。掩模层则覆盖在该氮化物半导体柱层与该外延基板的表面。上述氮化物半导体柱层包括:多个图案化排列的第一空洞结构以及多个图案化排列的第二空洞结构,位于图案化排列的该多个第一空洞结构之间,其中该多个第二空洞结构为纳米尺寸。
本发明另一实施例提出一种氮化物半导体基板的制造方法,其特征在于:该制造方法包括:于外延基板表面形成图案化的氮化物半导体柱层,该氮化物半导体柱层具有多个第一空洞结构以及位于该多个第一空洞结构之间的图案化排列的多个第二空洞结构,其中该多个第二空洞结构为纳米尺寸。于该氮化物半导体柱层的侧壁以及该外延基板表面形成掩模层。以该氮化物半导体柱层为晶种进行侧向外延工艺,以形成氮化物半导体层。
为让本发明能更明显易懂,下文特举实施例,并配合附图,作详细说明如下。
附图说明
图1为已知的一种氮化物半导体基板的剖面简图。
图2为根据本发明的第一实施例的一种氮化物半导体基板的剖面简图。
图3为根据本发明的第二实施例的一种氮化物半导体基板的剖面简图。
图4A至图4I为根据本发明的第三实施例的一种氮化物半导体基板的制造流程剖面图。
图5A至图5H为根据本发明的第四实施例的一种氮化物半导体基板的制造流程剖面图。
图6A和图6B为根据本发明的第三实施例和第四实施例作出的雏型样品的SEM照片。
图7A为根据本发明的另一种氮化物半导体基板的剖面简图。
图7B为图7A的氮化物半导体基板通过分离工艺而形成氮化物半导体独立基板的示意图。
图8A至图8H为根据本发明的另一种氮化物半导体基板的制造流程剖面图。
图8I为根据本发明的氮化物半导体独立基板的制造流程剖面图。
附图标记说明
100、200、300、400、500、702、800:外延基板
101:氮化层
102:氮化镓纳米柱
104:氮化镓半导体层
202、302、704、806a:氮化物半导体柱层
204、304、406、508:第一柱
206、306、414、514:第二柱
208、308、416、516、706、820:氮化物半导体层
210、310、412、512、708、818:掩模层
312、518:组件
402、502:材料层
404、404a、506:图案化掩模
404b、406a、508a:顶面
408、510:薄膜
410:光致抗蚀剂层
504、504a:分离层
700:氮化物半导体基板
710:第一空洞结构
712:第二空洞结构
714:分离工艺
802:氮化物半导体材料层
804:光致抗蚀剂
804a:图案化光致抗蚀剂
806:氮化物半导体图案层
808:牺牲掩模层
810:金属薄膜
812:图案化掩模层
814:第三空洞结构
814’:第五空洞结构
816:第四空洞结构
816’:第六空洞结构
a1、a2:横截面宽度
a3:间距
a4、b3、W1、W2、W3:宽度
b1、b2:距离
h:高度
t1、t2、t3:厚度
具体实施方式
图2为根据本发明的第一实施例的一种氮化物半导体基板的剖面简图。
请参照图2,第一实施例中的氮化物半导体基板包括外延基板200、氮化物半导体柱层202(其是由多个图案化排列的第一柱(pillars)204与多个图案化排列的第二柱206所构成)、氮化物半导体层208以及掩模层210。其中,外延基板200的材料例如蓝宝石、碳化硅、硅、砷化镓等等或其他适合外延工艺的基板材料。氮化物半导体柱层202的材料例如Ⅲ族氮化物,如硼、铝、镓、铟、铊或其组合的氮化物。此外,外延基板200与氮化物半导体层208的热膨胀系数可以是不同的。上述氮化物半导体柱层202是形成于外延基板200上,整个氮化物半导体层208则是形成于氮化物半导体柱层202上,而掩模层210则覆盖第一柱204、第二柱206与外延基板200的表面。其中,第一柱204与第二柱206可通过光学光刻(photolithography)及蚀刻工艺(etching),达到符合后续分离工艺所需求的尺寸。
在图2中,由第一柱204与第二柱206的横截面来看像块状,但其实第一柱204或第二柱206的排列方式整体上可以排列成条状、点状或网状。再者,由横截面来看,掩模层210于第一柱204和第二柱206之间形成一个空洞,且第二柱206的横截面宽度a2小于第一柱204的横截面宽度a1、相邻两第二柱206之间的距离b2大于相邻两第一柱204之间的距离b1,所以当后续的氮化物半导体层208的厚度厚到累积足够的强度的时,在环境温度下降时,因外延基板200与氮化物半导体柱层202(包含第一柱204与第二柱206)的热膨胀系数差异,所以会于界面间强度最弱的地方自然分离成独立(freestanding)的氮化物半导体基板,即于第二柱206与氮化物半导体层208间的任一界面自然分离成氮化物半导体独立基板。
举例来说,第一柱204的横截面宽度a1/第二柱206的横截面宽度a2,与相邻两第一柱204之间的距离b1/相邻两第二柱206之间的距离b2可通过光学光刻及蚀刻工艺,达到符合后续分离工艺所需求的尺寸。为了方便说明起见,现将第一柱204或者第二柱206的横截面宽度与对应的相邻两柱之间的距离的比值定义为充填因子(fill factor,FF),亦即FF1=a1/b1、FF2=a2/b2。例如,在本实施例中,FF1可小于等于1以及FF2可小于等于0.8;其中,FF1优选为0.75及FF2优选为0.6。上述披露的各构件的尺寸比例仅为一种实施态样,并不对本发明造成应用上的限制,此乃本发明所属技术领域中普通技术人员可运用现有的技术依实际状况适度调整予以完成;举例来说,每个第一柱204的横截面宽度a1的范围约在2.1μm~4.2μm之间;每个第二柱206的横截面宽度a2的范围约在1.3μm~3.6μm之间。此外,如不分离图2中的氮化物半导体层208与氮化物半导体柱层202,也可通过适度调整FF1与FF2来达成;举例来说,FF1可为大于1;FF2可为大于0.8。
另外,每个氮化物半导体柱层202除了如图2所示之外,还可以是由多个规则或不规则的纳米级柱状结构所构成,以利释放材料应力并进一步降低位错(dislocation)密度。
在本发明的实施例中,氮化物半导体层208可视实际的需求从工艺上调整其厚度,例如当氮化物半导体层208的厚度t3大于100μm时,氮化物半导体层208可通过分离工艺而形成氮化物半导体独立基板;或者,如下一图所示成为薄膜。
图3为根据本发明的第二实施例的一种氮化物半导体基板的剖面简图。
请参照图3,第二实施例中的氮化物半导体基板包括外延基板300、氮化物半导体柱层302(其是由多个图案化排列的第一柱304与多个图案化排列的第二柱306所组成)、氮化物半导体层308以及掩模层310。其中各构件的材料及尺寸均与第一实施例相同或类似,两者差异仅在第二柱306的厚度t1等于掩模层310的厚度t2,所以氮化物半导体层308与底下的掩模层310的接触面积大,故而较适于形成薄膜状态的氮化物半导体层308。这类的氮化物半导体层308可以先不与外延基板300分离,而直接在氮化物半导体层308表面进行后续组件312(例如:发光二极管(LED)组件或激光组件)的制作,并且可以在最后使用现有技术分离外延基板300及氮化物半导体层308。
图4A至图4I则是根据本发明的第三实施例的一种氮化物半导体基板的制造流程剖面图。
首先,需于外延基板400表面形成数个图案化排列的第一柱,而这道工艺在第三实施例是显示于图4A至图4B中。请先参照图4A,在外延基板400表面形成一层材料层402,上述外延基板400的材料例如蓝宝石、碳化硅、硅、砷化镓等等或其他适合外延工艺的基板材料。上述材料层402的材料例如Ⅲ族氮化物,如硼、铝、镓、铟、铊或其组合的氮化物,且材料层402的厚度例如在3μm~5μm之间。接着,在材料层402上形成一层图案化掩模404,并露出部分材料层402的表面,其中图案化掩模404的材料例如氮化硅或光致抗蚀剂。
然后,请参照图4B,以图案化掩模404为掩模,去除材料层402而形成数个图案化排列的第一柱406,上述去除材料层402的步骤可包括去除部分的外延基板400。之后,如有必要可利用蚀刻工艺将第一柱406制成多个规则或不规则的纳米级柱状结构,以利释放材料应力并进一步降低位错密度。
接着,为了于外延基板400表面形成一层掩模层,在第三实施例中是采用图4C至图4G的工艺。请参照图4C,先蚀刻图4B中的图案化掩模404,以缩减其宽度成为宽度为W1的图案化掩模404a。此时,未被图案化掩模404a覆盖的第一柱406的部分顶面406a会露出来。
随后,请参照图4D,全面性形成一层薄膜408,覆盖图案化掩模404a、第一柱406及外延基板400的部分表面。薄膜408的材料例如氮化硅、氧化硅、金属钨等等。
接着,请参照图4E,为移除部份图案化掩模404a上的薄膜408,可先全面性形成一层光致抗蚀剂层410覆盖薄膜408。
然后,请参照图4F,蚀刻光致抗蚀剂层410,使图案化掩模404a的顶面404b上的薄膜408露出,再以光致抗蚀剂层410为掩模,去除露出的薄膜408,而使图案化掩模404a的顶面404b露出。
之后,请参照图4G,将图4F中的图案化掩模404a与光致抗蚀剂层410移除,以露出第一柱406的部分顶面406a,便形成一层覆盖第一柱406的侧壁与部分顶面及外延基板400表面的掩模层412。
然后,请参照图4H,自第一柱406的部分顶面406a外延成长数个图案化排列的第二柱414,其中每一第二柱414的半径小于每一第一柱406的横截面宽度、相邻两第二柱414之间的距离大于相邻两第一柱406之间的距离。而上述外延成长第二柱414的方法例如有氢化物气相外延法(Hydride VaporPhase Epitaxy,HVPE)、金属有机气相外延法(Metal Organic Vapor PhaseEpitaxy,MOVPE)或分子束外延法(Molecular Beam Epitaxy,MBE)。至于第二柱414的材料例如Ⅲ族氮化物,如硼、铝、镓、铟、铊或其组合的氮化物等;优选是选择与第一柱406相同的材料。第一柱406与第二柱414因为是以剖面形式显示,所以虽然像块状,但第一柱406或第二柱414的排列方式整体上可以排列成条状、点状或网状。接着,透过第二柱414进行侧向外延工艺,以形成氮化物半导体层416,其材料例如氮化镓、氮化铝、氮化镓铟、氮化铝镓或氮化铝镓铟。上述侧向外延工艺例如氢化物气相外延法、金属有机气相外延法或分子束外延法。
最后,请参照图4I,当氮化物半导体层416的厚度大到如100μm以上时,可选择提供降温工艺,使氮化物半导体层416自外延基板400表面分离,如图4I所示,因为材料间热膨胀系数的差异所导致的剪应力释放,而会从结构强度较弱的第二柱414和氮化物半导体层416之间的界面自然断裂。
除上述第三实施例的工艺之外,本发明还可运用其他工艺达到,如下一实施例。
图5A至图5G为根据本发明的第四实施例的一种氮化物半导体基板的制造流程剖面图。
首先,需于外延基板500表面形成数个第一柱,而这道工艺在第四实施例是显示于图5A至图5D中。请参照图5A,先于外延基板500表面依序形成一层材料层502以及一层分离层504,其中材料层502的材料例如Ⅲ族氮化物如硼、铝、镓、铟、铊或其组合的氮化物等,其厚度例如在3μm~5μm之间;分离层504的材料可选择适于被湿蚀刻的材料,如金属氧化物(如:铟锡氧化物)、厚度例如在100nm~200nm之间。
然后,请参照图5B,在分离层504上形成一层图案化掩模506,并露出部分分离层504的表面,其中图案化掩模506的材料例如氮化硅或光致抗蚀剂。
随后,请参照图5C,以图案化掩模506为掩模,去除分离层504,再进一步蚀刻分离层504,以缩减其宽度,成为宽度为W2的分离层504a。此时,图案化分离层504a的宽度W2小于图案化掩模506的宽度W3。
接着,请参照图5D,以图案化掩模506为掩模,去除图5C的材料层502而形成数个图案化排列的第一柱508。上述去除材料层502的方法例如各向异性蚀刻。此外,在去除材料层502的步骤中还可包括去除部分的外延基板500,以确保第一柱508之间不相连。
然后,为了于外延基板500表面形成一层掩模层,请参照图5E至图5F,先全面性形成一层薄膜510,覆盖图案化掩模506、分离层504a、第一柱508及外延基板500的部分表面。薄膜510的材料例如氮化硅、氧化硅、金属钨等等。
之后,请参照图5F,移除分离层504a,以剥除图案化掩模506及部分薄膜510,而形成掩模层512并露出第一柱508的部分顶面508a。之后,如有必要可利用蚀刻工艺将第一柱508制成多个规则或不规则的纳米级柱状结构,以利释放材料应力并进一步降低位错密度。
接着,请参照图5G,自第一柱508的部分顶面508a外延成长数个图案化排列的第二柱514,其方法譬如氢化物气相外延法(HVPE)、金属有机气相外延法或分子束外延法(MBE)。至于第二柱514的材料例如氮化物,如氮化镓、氮化铝、氮化铝镓等;优选是选择与第一柱508相同的材料。然后,透过第二柱514进行侧向外延工艺,以形成氮化物半导体层516,其中侧向外延工艺例如氢化物气相外延法、金属有机气相外延法或分子束外延法。上述氮化物半导体层516的材料例如氮化镓、氮化铝、氮化镓铟、氮化铝镓或氮化铝镓铟。
最后,请参照图5H,依照第四实施例所形成的氮化物半导体层516适于形成薄膜,可以不与外延基板500分离,而直接在氮化物半导体层516表面进行后续组件518(例如:发光二极管(LED)组件或激光组件)的制作。并且,可选择不进行分离或者在最后使用现有技术分离外延基板500及氮化物半导体层516。
不论是第一(或第三)实施例与第二(或第四)实施例,理论上个别都能做成分离或不分离的结构,其差异在于各别的FF1、FF2与氮化物半导体层的厚度设计。至于各别的FF1、FF2与氮化物半导体层厚度的设计,属于本发明所属技术领域中普通技术人员,可依实际工序上的需求进行参数上的调整,因此在文中不赘述。
图6A与图6B即分别为依照本发明的第三实施例和第四实施例作出的雏型样品的SEM照片,其中图6A大致为第三实施例的制造流程来到图4G时的SEM照片;图6B则大致为第四实施例的制造流程来到图5F时的SEM照片。
图7A为根据本发明另一实施例的一种氮化物半导体基板的剖面简图。
请参照图7A,氮化物半导体基板700包括外延基板702、图案化的氮化物半导体柱层704、氮化物半导体层706以及掩模层708。氮化物半导体柱层704是由数个图案化排列的第一空洞结构710与数个图案化排列的第二空洞结构712所构成,其中第二空洞结构712为纳米尺寸;举例来说,第二空洞结构712的高度例如在1μm~5μm之间、第二空洞结构712的宽度例如在30nm~500nm之间。第一空洞结构710的高度则例如在1μm~10μm之间。而在此披露的尺寸比例仅为一种实施态样,并不对本发明造成应用上的限制,此乃本发明所属技术领域中普通技术人员可运用现有的技术依实际状况适度调整予以完成。此外,由横截面来看,第一空洞结构710为周期性排列的结构,第二空洞结构712则可为规则排列或不规则(random)排列的结构。而且,第一空洞结构710的排列方式整体上可以排列成条状、点状或网状。
上述外延基板702的材料则例如蓝宝石、碳化硅、硅、砷化镓等等或其他适合外延工艺的基板材料。氮化物半导体柱层704的材料例如Ⅲ族氮化物,如硼、铝、镓、铟、铊或其组合的氮化物。上述氮化物半导体柱层704是形成于外延基板702上,整个氮化物半导体层706则是形成于氮化物半导体柱层704上,而掩模层708则覆盖氮化物半导体柱层704与外延基板702的表面。掩模层的材料可为介电材料,如氧化硅或氮化硅。
再者,氮化物半导体层706可视实际的需求从工艺上的调整形成厚膜或薄膜,例如当氮化物半导体层706的厚度大于50μm时,其可通过分离工艺714而形成氮化物半导体独立基板,包括氮化物半导体层706、氮化物半导体柱层704及其表面的掩模层708,如图7B所示。
承接上述,第一空洞结构710的间距a3与其宽度a4(如图7A所示)可通过光学光刻(photolithography)及蚀刻工艺(etching),达到符合上述分离工艺714所需求的尺寸;而第二空洞结构712的高度h与其宽度b3则可为不规则的纳米尺寸结构。为了方便说明起见,现将第一空洞结构710的间距a3与宽度a4的比值定义为充填因子(fill factor,FF),亦即FF=a3/a4。举例来说,在本实施例中的FF小于等于2(例如是1);而第二空洞结构712的高度h可为1μm。在此披露的各层的尺寸比例仅为一种实施态样,并不对本发明造成应用上的限制,此乃本发明所属技术领域中普通技术人员可运用现有的技术依实际状况适度调整予以完成,例如a3的范围在1μm~10μm之间,优选是在1μm~5μm之间;b3例如在30nm~500nm之间,优选是在30nm~300nm之间。
请再次参照图7B,当后续的氮化物半导体层706的厚度厚到累积足够的强度的时,会在环境温度自外延温度下降至室温时,因外延基板702与氮化物半导体柱层704外延材料热膨胀系数的差异,在界面间强度最弱的地方自然分离成氮化物半导体独立基板,即例如在图案化的氮化物半导体柱层704与外延基板702间的界面自然分离。
除此之外,若氮化物半导体层706是用以作为薄膜(例如厚度小于50μm),则图7A的氮化物半导体基板700则可用来当作氮化物模板(template),同样可透过FF值与h的设计,例如是FF大于等于0.5、h小于等于5μm,以达到位错密度下降且不致造成氮化物半导体层706碎裂(crack)的目的。
图8A至图8H为本发明的另一氮化物半导体基板的制造流程剖面图。
首先,请先参照图8A,在外延基板800表面形成一层氮化物半导体材料层802,上述外延基板800的材料例如蓝宝石、碳化硅、硅、砷化镓等等或其他适合外延工艺的基板材料。上述氮化物半导体材料层802的材料例如Ⅲ族氮化物,如硼、铝、镓、铟、铊或其组合的氮化物。而氮化物半导体材料层802的厚度例如在1μm~10μm之间。而且,在外延基板800表面形成氮化物半导体材料层802的方法例如氢化物气相外延法(HVPE)、金属有机气相外延法或分子束外延法(MBE)。接着,在氮化物半导体材料层802上形成一层光致抗蚀剂804。
然后,请参照图8B,利用如光学光刻的技术,将光致抗蚀剂804显影形成露出部分氮化物半导体材料层802表面的图案化的光致抗蚀剂804a。之后,以图案化光致抗蚀剂804a为掩模,利用如反应式离子蚀刻(Reactive IonEtching,RIE)或感应耦合电浆(Inductively Coupled Plasma,ICP)的蚀刻方式去除氮化物半导体材料层802,以形成氮化物半导体图案层806。而在去除氮化物半导体材料层802的步骤时还可去除部分的外延基板800。
接着,请参照图8C,先去除图案化光致抗蚀剂804a(如图8B),再于氮化物半导体图案层806与外延基板800表面形成一层牺牲掩模层808,覆盖氮化物半导体图案层806的表面。而牺牲掩模层808可为介电材料,例如是氧化硅或氮化硅。
随后,请参照图8D,在牺牲掩模层808表面(不包括牺牲掩模层808的侧壁)形成金属薄膜810,且于本实施例中的金属薄膜810是以金属镍为例。
接着,请参照图8E,进行高温退火工艺(例如是850℃),使金属薄膜810由于外延材料的表面张力差异自动聚集成半径例如在30nm~500nm之间的球状金属,而于牺牲掩模层808表面形成图案化掩模层812(即球状金属),其中图案化掩模层812具有纳米尺寸的图案。
然后,请参照图8F,以图案化掩模层812作为掩模,利用RIE或ICP等各向异性蚀刻工艺,蚀刻牺牲掩模层808与氮化物半导体图案层806,而得到具有数个图案化排列的第三空洞结构814和数个图案化排列的第四空洞结构816的氮化物半导体柱层806a。上述氮化物半导体柱层806a的材料例如氮化镓、氮化铝、氮化铝镓、氮化铟、氮化铟镓或氮化铝镓铟等。之后,去除牺牲掩模层808以及图案化掩模层812。
接着,请参照图8G,在氮化物半导体柱层806a的侧壁以及外延基板800表面形成掩模层818。举例来说,掩模层818的制作可以是先全面性形成一层覆盖氮化物半导体柱层806a及外延基板800表面的介电薄膜,再移除氮化物半导体柱层806a的顶面上的介电薄膜,其中掩模层818的材料可为介电材料,例如是氧化硅或氮化硅。
然后,请参照图8H,以氮化物半导体柱层806a为晶种进行侧向外延工艺,以形成氮化物半导体层820,而形成本图的第五空洞结构814’和第六空洞结构816’。氮化物半导体层820的材料例如氮化镓、氮化铝、氮化铟、氮化镓铟、氮化铝镓或氮化铝镓铟。上述侧向外延工艺依需求例如是氢化物气相外延法、金属有机气相外延法或分子束外延法。
当氮化物半导体层820的厚度如达到50μm以上时,可选择提供降温工艺,使氮化物半导体层820因为材料间热膨胀系数的差异所导致的剪应力释放,使得在界面间强度最弱的地方如氮化物半导体层820和氮化物半导体柱层806a自然分离,如图8I所示。
在本发明一实施例的氮化物半导体层与基板之间的界面由两层不同尺寸的图案化排列的柱体构成,且靠近氮化物半导体层的第二柱的横截面宽度小于靠近基板的第一柱的横截面宽度,且各个第二柱之间的距离大于各个第一柱之间的距离,而使氮化物半导体层与第二柱之间的接触点弱化而承受不住应力,进而由此断裂,达到分离氮化物半导体层与基板的目的。此外,即使应用于氮化物半导体薄膜,也能因为本发明的第二柱的横截面宽度较小,而于侧向外延成长(epitaxial lateral over growth,ELOG)氮化物半导体层时,减低外延层(即,氮化物半导体层)的位错分布与热应力造成的氮化物半导体层的发光效率的损害。此外,本发明的另一实施例通过形成由数个图案化排列的第一空洞结构与纳米尺寸的第二空洞结构所构成的氮化物半导体柱层,在成长氮化物半导体薄膜时,可透过氮化物半导体柱层以侧向外延的方式进行成长而减低外延层的位错分布,且第一、第二空洞结构亦可释放材料应力与热应力,以避免破裂与造成氮化物半导体层发光效率的损害;若成长氮化物半导体厚膜时,除了能降低外延层的位错分布外,图案化的氮化物半导体柱层在降温的过程中,还提供一种自然分离的途径,使外延材料间因热膨胀系数的差异所导致的剪应力释放,而于强度最弱的界面自然断裂,以分离成氮化物半导体独立(freestanding)基板。
虽然本发明已以实施例披露如上,然其并非用以限定本发明,任何本发明所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定为准。

Claims (28)

1.一种氮化物半导体基板,其特征在于:该氮化物半导体基板包括:
外延基板;
图案化的氮化物半导体柱层,形成于该外延基板上;
氮化物半导体层,形成于该氮化物半导体柱层上;以及
掩模层,覆盖在该氮化物半导体柱层与该外延基板的表面,
其中该氮化物半导体柱层包括:
多个图案化排列的第一空洞结构;以及
多个图案化排列的第二空洞结构,位于图案化排列的该多个第一空洞结构之间,其中该多个第二空洞结构为纳米尺寸。
2.如权利要求1所述的氮化物半导体基板,其特征在于:该氮化物半导体层的材料包括氮化镓、氮化铝、氮化铟、氮化镓铟、氮化铝镓或氮化铝镓铟。
3.如权利要求1所述的氮化物半导体基板,其特征在于:该多个第一空洞结构的高度为1μm~10μm之间。
4.如权利要求1所述的氮化物半导体基板,其特征在于:该多个第二空洞结构的宽度为30nm~500nm之间。
5.如权利要求1所述的氮化物半导体基板,其特征在于:各该第一空洞结构的间距与宽度的比值为大于等于0.5。
6.如权利要求1所述的氮化物半导体基板,其特征在于:该氮化物半导体柱层的材料包括Ⅲ族氮化物。
7.如权利要求6所述的氮化物半导体基板,其特征在于:该Ⅲ族氮化物包括硼、铝、镓、铟、铊或其组合的氮化物。
8.如权利要求1所述的氮化物半导体基板,其特征在于:该外延基板的材料包括蓝宝石、碳化硅、硅或砷化镓。
9.如权利要求1所述的氮化物半导体基板,其特征在于:该多个第一空洞结构为周期性排列的结构。
10.如权利要求1所述的氮化物半导体基板,其特征在于:该多个第二空洞结构为规则排列或不规则排列的结构。
11.如权利要求1所述的氮化物半导体基板,其特征在于:该多个第一空洞结构的排列方式包括排列成条状、点状或网状。
12.如权利要求1所述的氮化物半导体基板,其特征在于:该掩模层的材料包括介电材料。
13.如权利要求1所述的氮化物半导体基板,其特征在于:该氮化物半导体层的厚度大于50μm时,该氮化物半导体层可通过分离工艺而形成氮化物半导体独立基板。
14.一种氮化物半导体基板的制造方法,其特征在于:该制造方法包括:
于外延基板表面形成图案化的氮化物半导体柱层,该氮化物半导体柱层具有多个第一空洞结构以及位于该多个第一空洞结构之间的图案化排列的多个第二空洞结构,其中该多个第二空洞结构为纳米尺寸;
于该氮化物半导体柱层的侧壁以及该外延基板表面形成掩模层;以及
以该氮化物半导体柱层为晶种进行侧向外延工艺,以形成氮化物半导体层。
15.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:形成该氮化物半导体柱层的步骤包括:
于该外延基板表面形成氮化物半导体材料层;
于该氮化物半导体材料层上形成图案化光致抗蚀剂,并露出部分该氮化物半导体材料层的表面;
以该图案化光致抗蚀剂为掩模,去除该氮化物半导体材料层,以形成氮化物半导体图案层;
于该氮化物半导体图案层与该外延基板表面形成牺牲掩模层,覆盖该氮化物半导体图案层的表面;
于该牺牲掩模层表面形成图案化掩模层,其中该图案化掩模层具有纳米尺寸的图案;
以该图案化掩模层作为掩模,蚀刻该牺牲掩模层与该氮化物半导体图案层;以及
去除该牺牲掩模层以及该图案化掩模层。
16.如权利要求15所述的氮化物半导体基板的制造方法,其特征在于:去除该氮化物半导体材料层的步骤后还包括去除该图案化光致抗蚀剂。
17.如权利要求15所述的氮化物半导体基板的制造方法,其特征在于:于该外延基板表面形成该氮化物半导体材料层的方法包括氢化物气相外延法、金属有机气相外延法或分子束外延法。
18.如权利要求15所述的氮化物半导体基板的制造方法,其特征在于:形成该图案化掩模层的步骤包括:
于该牺牲掩模层表面形成金属薄膜;以及
进行高温退火工艺,使该金属薄膜由于外延材料的表面张力差异自动聚集成多个球状金属。
19.如权利要求18所述的氮化物半导体基板的制造方法,其特征在于:该多个球状金属的半径为30nm~500nm之间。
20.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:形成该掩模层的步骤包括:
全面性形成介电薄膜,覆盖该氮化物半导体柱层及该外延基板的部分表面;以及
移除该氮化物半导体柱层的顶面上的该介电薄膜。
21.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:形成该氮化物半导体层之后还包括提供降温工艺,使该氮化物半导体层自该外延基板表面分离。
22.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:该侧向外延工艺包括氢化物气相外延法、金属有机气相外延法或分子束外延法。
23.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:该氮化物半导体柱层的材料包括Ⅲ族氮化物。
24.如权利要求23所述的氮化物半导体基板的制造方法,其特征在于:该Ⅲ族氮化物包括硼、铝、镓、铟、铊或其组合的氮化物。
25.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:该掩模层的材料包括介电材料。
26.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:该氮化物半导体层与该外延基板的热膨胀系数不同。
27.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:各该第一空洞结构的间距与宽度的比值小于等于2。
28.如权利要求14所述的氮化物半导体基板的制造方法,其特征在于:该氮化物半导体层的厚度大于50μm时,该氮化物半导体层可通过分离工艺而形成氮化物半导体独立基板。
CN 201210468317 2009-07-17 2009-07-17 氮化物半导体基板及其制造方法 Pending CN102969339A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201210468317 CN102969339A (zh) 2009-07-17 2009-07-17 氮化物半导体基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201210468317 CN102969339A (zh) 2009-07-17 2009-07-17 氮化物半导体基板及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN 200910160715 Division CN101958375B (zh) 2009-07-17 2009-07-17 氮化物半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102969339A true CN102969339A (zh) 2013-03-13

Family

ID=47799365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201210468317 Pending CN102969339A (zh) 2009-07-17 2009-07-17 氮化物半导体基板及其制造方法

Country Status (1)

Country Link
CN (1) CN102969339A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216218A (zh) * 2013-05-31 2014-12-17 奈米晶光电股份有限公司 无缺陷模仁的制造方法
CN105633143A (zh) * 2014-10-31 2016-06-01 财团法人工业技术研究院 增强型氮化镓晶体管器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216218A (zh) * 2013-05-31 2014-12-17 奈米晶光电股份有限公司 无缺陷模仁的制造方法
CN105633143A (zh) * 2014-10-31 2016-06-01 财团法人工业技术研究院 增强型氮化镓晶体管器件
CN105633143B (zh) * 2014-10-31 2018-09-14 财团法人工业技术研究院 增强型氮化镓晶体管器件

Similar Documents

Publication Publication Date Title
US8188573B2 (en) Nitride semiconductor structure
US8384111B2 (en) Method for forming sapphire substrate and semiconductor device
KR101897481B1 (ko) 결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스
KR101678236B1 (ko) 복사 방출 박막 소자 제조 방법 및 복사 방출 박막 소자
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
JP5306779B2 (ja) 発光素子及びその製造方法
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
KR101936970B1 (ko) 반도체장치와 제조방법
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US9355840B2 (en) High quality devices growth on pixelated patterned templates
CN102593297A (zh) 模板、其制造方法及制造半导体发光器件的方法
US20050156175A1 (en) High quality nitride semiconductor thin film and method for growing the same
CN105917444A (zh) 半导体器件及制造方法
KR20120004159A (ko) 기판구조체 및 그 제조방법
CN101958375A (zh) 氮化物半导体结构及其制造方法
JP2009123836A (ja) 窒化物半導体発光素子
KR101391739B1 (ko) 사파이어 기판의 표면 패턴 형성 방법
CN102969339A (zh) 氮化物半导体基板及其制造方法
US8221547B2 (en) Nitride semiconductor substrate and method for forming the same
CN1983656A (zh) 具有垂直结构的发光二极管及其制造方法
US9876136B2 (en) Separation method of GaN substrate by wet etching
TWI386981B (zh) 氮化物半導體結構及其製造方法
CN116325183A (zh) 微型led结构的制作方法
KR102463022B1 (ko) 나노로드 led의 제조방법
TWI393174B (zh) 氮化物半導體基板及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130313