CN102957427A - 多级并行模数转换器的位同步校正方法 - Google Patents

Abstract

本发明公开了一种多级并行模数转换器的位同步校正方法，其包括以下步骤：通过折叠电路的差分输出连接比较器，生成确定校正范围的同步校正信号；根据所述同步校正信号和细转换模块的输出对粗转换模块的输出进行n位同步校正。本发明逻辑简单，而且校正范围可以定义，可以实现较宽范围的误差校正和位同步，而且减少了所使用的比较器的数目，降低了功耗。

Description

多级并行模数转换器的位同步校正方法

技术领域

本发明涉及集成电路领域，具体而言，涉及一种多级并行模数转换器的位同步校正方法。

背景技术

目前，高速模数转换器广泛地应用在无线通讯系统、数字电视、液晶显示驱动电路和硬盘驱动电路等领域。其中，快闪型模数转换器是速度最高的，但随着分辨率的提高，比较器的数目呈指数级增长，导致功耗很高。多级并行模数转换器把模数转换分成粗细转换两部分，大大地减少了比较器的数目从而减低功耗，且细转换模块和粗转换模块处于并行的工作方式，因此多级并行模数转换器的速度和快闪型模数转换器相当。

由于多级并行模数转换器中的细转换模块和粗转换模块处于并行的工作方式，使得粗细转换模块之间存在同步问题。粗细转换模块之间任何小的时间传输延迟或者失调电压的不匹配都可能引起整个模数转换器大的非线性误差，如图1所示。所以在编码器中需要增加额外的电路来完成同步校正，因此需要额外的同步校正模块。

以一位同步校正为例，理想状况下粗转换模块的MSB位的转换电平正好和细转换模块的最高位LSB转换电平相重合，因此可以通过LSB来判断并校正MSB输出，如图2所示。具体实现是由两个比较器构成，参考电平Ref_L和Ref_H定义了校正范围。两个比较器输出分别为sync_H和sync_L，在这个校正范围内，MSB由LSB来决定，即：

$\mathrm{MSB}=\stackrel{\‾}{\mathrm{LSB}}---\left(1\right)$

其它范围内，MSB仍由自己来决定。因此，只需要对sync_H、sync_L和LSB进行一定的逻辑组合就可以得到经同步校正后的MSB。

通常，低分辨率的多级并行模数转换器(4～6位)较多采用一位同步校正。而当分辨率较高(7～10位)时，则需要多位的同步校正，需要定义多个校正范围，因此需要较多的比较器，而且所需的比较器数目随同步校正位数的增加而指数上升，导致同步校正模块的功耗较大。

发明内容

本发明提供一种多级并行模数转换器的位同步校正方法，用以降低同步校正模块的功耗。

为达到上述目的，本发明提供了一种多级并行模数转换器的位同步校正方法，其包括以下步骤：

通过折叠电路的差分输出连接比较器，生成确定校正范围的同步校正信号；

根据同步校正信号和细转换模块的输出对粗转换模块的输出进行n位同步校正：

$\mathrm{MSB}\left(m\right)=\mathrm{sync}1\·\mathrm{LSB}+\mathrm{sync}2\·\mathrm{LSB}+\·\·\·+\mathrm{sync}(m-1)\·\mathrm{LSB}+\mathrm{sync}\left(m\right)\·\stackrel{\‾}{\mathrm{LSB}}$

$+\stackrel{\‾}{\mathrm{sync}1}\·\stackrel{\‾}{\mathrm{sync}2}\·\·\·\·\·\stackrel{\‾}{\mathrm{sync}\left(m\right)}\·\mathrm{MSB}{\left(m\right)}^{\′}$

其中，MSB(m)’表示粗转换模块中未被同步校正前的第m位二进制码输出，sync(m)表示折叠电路产生的第m个同步校正信号，MSB(m)表示粗转换模块最终的第m位高位输出，m、n为自然数，并且1≤m≤n。

上述实施例的n位同步校正逻辑简单，而且校正范围可以定义，可以实现宽范围的误差校正和位同步，同步校正逻辑用静态电路或者动态电路实现均可。

对于n位的同步校正，传统的使用比较器定义校正范围的同步校正方法，同步校正模块和粗转换模块至少需要3(2ⁿ-1)个比较器，而在本实施例中采用折叠器定义校正范围的同步校正方法只需要2n个比较器。因此，本实施例的同步校正的办法，减少了所使用的比较器的数目，从而降低功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中粗细转换不同步的示意图；

图2为传统的同步校正示意图；

图3为本发明一实施例的折叠电路连接图；

图4为本发明一实施例的多级并行模数转换器的位同步校正方法流程图；

图5为本发明一实施例的两位同步校正逻辑的实现原理图；

图6为本发明一实施例的三位同步校正逻辑的实现原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图3为本发明一实施例的折叠电路示意图。将如图3所示的折叠电路的差分输出连接比较器，就能得到随输入信号变化的数字输出，这样，折叠电路的功能被进一步拓展，可以利用折叠电路来生成确定校正范围的同步校正信号。

图4为本发明一实施例的多级并行模数转换器的位同步校正方法流程图；如图4所示，该位同步校正方法包括以下步骤：

S102，通过折叠电路的差分输出连接比较器，生成确定校正范围的同步校正信号；

S104，根据所述同步校正信号和细转换模块的输出对粗转换模块的输出进行n位同步校正：

$\mathrm{MSB}\left(m\right)=\mathrm{sync}1\·\mathrm{LSB}+\mathrm{sync}2\·\mathrm{LSB}+\·\·\·+\mathrm{sync}(m-1)\·\mathrm{LSB}+\mathrm{sync}\left(m\right)\·\stackrel{\‾}{\mathrm{LSB}}$ (2)

$+\stackrel{\‾}{\mathrm{sync}1}\·\stackrel{\‾}{\mathrm{sync}2}\·\·\·\·\·\stackrel{\‾}{\mathrm{sync}\left(m\right)}\·\mathrm{MSB}{\left(m\right)}^{\′}$

其中，MSB(m)’表示粗转换模块中未被同步校正前的第m位二进制码输出，sync(m)表示所述折叠电路产生的第m个同步校正信号，MSB(m)表示所述粗转换模块最终的第m位高位输出，m、n为自然数，并且1≤m≤n。

本实施例的n位同步校正逻辑简单，而且校正范围可以定义，可以实现宽范围的误差校正和位同步，同步校正逻辑用静态电路或者动态电路实现均可。

对于n位的同步校正，传统的使用比较器定义校正范围的同步校正方法，同步校正模块和粗转换模块至少需要3(2ⁿ-1)个比较器，而在本实施例中采用折叠器定义校正范围的同步校正方法只需要2n个比较器。因此，本实施例的同步校正的办法，减少了所使用的比较器的数目，从而降低功耗。

下面以两位同步校正为例，来说明利用折叠电路完成的同步校正逻辑，多位同步校正和其类似。

图5为本发明一实施例的两位同步校正逻辑示意图。如图5所示，sync1和sync2是用折叠电路产生的位同步校正信号，用来定义需要位同步校正的区域范围，如图5所示即区域A和B。其中，MSB1’和MSB2’是粗转换模块中未被同步校正前的二进制码输出，它由折叠器的差分输出经比较器后直接生成。LSB来自细转换模块，使用LSB来同步校正MSB1’和MSB2’。

在区域A，sync1有效，粗转换模块最终的输出MSB1和MSB2由LSB决定：

$\mathrm{MSB}1=\stackrel{\‾}{\mathrm{LSB}}---\left(3\right)$

MSB2＝LSB                          (4)

在区域B，sync2有效，粗转换模块中的MSB2也由LSB决定：

$\mathrm{MSB}2=\stackrel{\‾}{\mathrm{LSB}}---\left(5\right)$

综上所述，经过位同步校正后的粗转换输出可由下面的关系实现：

$\mathrm{MSB}1=\mathrm{sync}1\·\stackrel{\‾}{\mathrm{LSB}}+\stackrel{\‾}{\mathrm{sync}1}\·{\mathrm{MSB}1}^{\′}---\left(6\right)$

$\mathrm{MSB}2=\mathrm{sync}1\·\mathrm{LSB}+\mathrm{sync}2\·\stackrel{\‾}{\mathrm{LSB}}+\stackrel{\‾}{\mathrm{sync}1}\·\stackrel{\‾}{\mathrm{sync}2}\·{\mathrm{MSB}2}^{\′}---\left(7\right)$

对于三位的同步校正，它的原理如图6所示，sync1、sync2和sync3是用折叠电路产生的位同步校正信号，用来定义需要位同步校正的区域范围，如图所示即区域A、B和C。其中，MSB1’、MSB2’和MSB3’是粗转换模块中未被同步校正前的二进制码输出，它由折叠器的差分输出经比较器后直接生成。LSB来自细转换模块，使用LSB来同步校正MSB1’、MSB2’和MSB3’。最终的高位输出可以用以下三式来表示：

$\mathrm{MSB}1=\mathrm{sync}1\·\stackrel{\‾}{{\mathrm{LSB}}^{\′}}+\stackrel{\‾}{\mathrm{sync}1}\·{\mathrm{MSB}1}^{\′}---\left(8\right)$

$\mathrm{MSB}2=\mathrm{sync}2\·\mathrm{LSB}+\mathrm{sync}2\·\stackrel{\‾}{\mathrm{LSB}}+\stackrel{\‾}{\mathrm{sync}1}\·\stackrel{\‾}{\mathrm{sync}2}\·{\mathrm{MSB}2}^{\′}---\left(9\right)$

$\mathrm{MSB}3=\mathrm{sync}1\·\mathrm{LSB}+\mathrm{sync}2\·\mathrm{LSB}+\mathrm{sync}3\·\stackrel{\‾}{\mathrm{LSB}}$

$+\stackrel{\‾}{\mathrm{sync}1}\·\stackrel{\‾}{\mathrm{sync}2}\·\stackrel{\‾}{\mathrm{sync}3}\·{\mathrm{mSB}3}^{\′}---\left(10\right)$

从上述实施例的描述中可以看出，本发明的位同步校正方法可以扩展到任意位的同步校正，逻辑简单，而且校正范围可以定义，可以实现较宽范围的误差校正和位同步；与现有技术相比减少了比较器的使用数目，从而可以降低功耗。

本领域普通技术人员可以理解：附图只是一个实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。

本领域普通技术人员可以理解：实施例中的装置中的模块可以按照实施例描述分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (3)

1.一种多级并行模数转换器的位同步校正方法，其特征在于，包括以下步骤：

通过折叠电路的差分输出连接比较器，生成确定校正范围的同步校正信号；

根据所述同步校正信号和细转换模块的输出对粗转换模块的输出进行n位同步校正：

$\mathrm{MSB}\left(m\right)=\mathrm{sync}1\·\mathrm{LSB}+\mathrm{sync}2\·\mathrm{LSB}+\·\·\·+\mathrm{sync}(m-1)\·\mathrm{LSB}+\mathrm{sync}\left(m\right)\·\stackrel{\‾}{\mathrm{LSB}}$

$+\stackrel{\‾}{\mathrm{sync}1}\·\stackrel{\‾}{\mathrm{sync}2}\·\·\·\·\·\stackrel{\‾}{\mathrm{sync}\left(m\right)}\·\mathrm{MSB}{\left(m\right)}^{\′}$

其中，MSB(m)’表示粗转换模块中未被同步校正前的第m位二进制码输出，sync(m)表示所述折叠电路产生的第m个同步校正信号，MSB(m)表示所述粗转换模块最终的第m位高位输出，m、n为自然数，并且1≤m≤n。

2.根据权利要求1所述的位同步校正方法，其特征在于，所述折叠电路为静态电路。

3.根据权利要求1所述的位同步校正方法，其特征在于，所述折叠电路为动态电路。

Images