[go: up one dir, main page]

CN102956469A - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN102956469A
CN102956469A CN2012103045787A CN201210304578A CN102956469A CN 102956469 A CN102956469 A CN 102956469A CN 2012103045787 A CN2012103045787 A CN 2012103045787A CN 201210304578 A CN201210304578 A CN 201210304578A CN 102956469 A CN102956469 A CN 102956469A
Authority
CN
China
Prior art keywords
wafer
semiconductor element
grinding
slope
thinned portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103045787A
Other languages
English (en)
Other versions
CN102956469B (zh
Inventor
中田和成
松村民雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47665454&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102956469(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102956469A publication Critical patent/CN102956469A/zh
Application granted granted Critical
Publication of CN102956469B publication Critical patent/CN102956469B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P52/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)

Abstract

本发明的目的在于提供一种能够抑制缺口的产生而对晶片进行研磨的半导体元件的制造方法。本申请发明的半导体元件的制造方法的特征在于，具备：晶片研磨工序，利用旋转的研磨磨具，一边在已经形成的斜面和该研磨磨具之间设置有间隙的状态下沿着晶片外周部的内侧形成与该晶片的主面所成的角为75°以上且不足90°的斜面，一边在被该斜面包围的部分形成比该外周部薄的薄化部；在该薄化部形成半导体元件的工序。

Description

半导体元件的制造方法
技术领域
本发明涉及在例如工业用电机或汽车用电机的控制等中使用的半导体元件的制造方法。
背景技术
在专利文献1中公开了用研磨磨具对中央部进行研磨并且外周部保持厚的状态不变的晶片。研磨晶片中央部是为了使半导体元件成为所希望的厚度。使晶片外周部保持厚的状态不变是为了确保晶片的强度。
专利文献
专利文献1：日本特开2009-279661号公报；
专利文献2：日本特开2007-19379号公报。
若用研磨磨具对晶片进行研磨，则产生研磨屑。若在研磨屑夹在研磨磨具与晶片之间的状态下进行研磨，则存在晶片局部地产生缺损的情况。将该“缺损”称为“缺口”（chipping）。缺口成为晶片裂隙的起点或者成为药液等残留在晶片表面的原因。
发明内容
本发明是为了解决上述课题而提出的，其目的在于提供一种能够抑制缺口的产生而对晶片进行研磨的半导体元件的制造方法。
本申请发明的半导体元件的制造方法的特征在于，具备：晶片研磨工序，利用旋转的研磨磨具，一边在已经形成的斜面和该研磨磨具之间设置有间隙的状态下沿着晶片外周部的内侧形成与该晶片的主面所成的角为75°以上且不足90°的斜面，一边在被该斜面包围的部分形成比该外周部薄的薄化部；在该薄化部形成半导体元件的工序。
根据本发明，一边将研磨屑排出到外部一边进行晶片的研磨，所以，能够抑制缺口的产生。
附图说明
图1是研磨前的晶片的剖面图。
图2是表示在晶片研磨装置的工作台上固定有晶片的图。
图3是从斜下方观察图2的研磨磨具的立体图。
图4是表示用晶片研磨装置对晶片进行研磨的图。
图5是表示研磨工序后的晶片的剖面图。
图6是图5的平面图。
图7是表示在薄化部形成了半导体元件的剖面图。
图8是表示比较例的半导体元件的制造方法的剖面图。
图9是表示用比较例的方法实施了研磨以及其后的处理的晶片的剖面图。
图10是图9的平面图。
图11是表示缺口的数量、斑痕的数量以及薄化部的厚度偏差的θ（晶片的主面和斜面所成的角）依赖性的图表。
实施方式
参照附图对本发明的实施方式的半导体元件的制造方法进行说明。图1是研磨前的晶片的剖面图。晶片10由例如以FZ法制成的硅形成。晶片10具有背面10a和表面10b。在表面10b形成例如晶体管或布线结构等的半导体元件结构。而且，使晶片的背面10a朝上，在晶片10的表面10b粘贴保护带12。
接着，将晶片10固定于晶片研磨装置的工作台。图2是表示在晶片研磨装置的工作台上固定了晶片的图。使保护带12吸附于工作台20，将晶片10固定于工作台20。晶片研磨装置在工作台20的上方具备研磨轮22以及固定在其上的研磨磨具24。对研磨磨具24的形状进行说明。图3是从斜下方观察图2的研磨磨具的立体图。研磨磨具24作为整体形成为环状。研磨磨具24具有角部24a和底面24b。
接着，实施研磨工序。图4是表示用晶片研磨装置对晶片进行研磨的图。在研磨工序中，例如，一边使工作台20在图4所示的方向旋转，一边使研磨轮22以及研磨磨具24在与工作台20相反的方向旋转。而且，使研磨磨具24与晶片10接触，对晶片10进行研磨。研磨磨具24交替地反复进行与图4的x-y平面平行的方向的移动和z方向的移动。利用该研磨，在晶片10上形成斜面25和薄化部26。但是，工作台20和研磨磨具24的旋转方向不一定需要是相反方向。
斜面25沿着晶片10外周部的内侧以与晶片的主面（称为背面10a，以下相同）所成的角为75°以上且不足90°的方式形成。在图4中，作为晶片10的主面和斜面25所成的角的例子，示出其是80°的情况。斜面25在已经形成了的斜面25和研磨磨具24之间设置有间隙的状态下在晶片10的厚度方向上依次形成。此时，研磨磨具24的角部24a主要形成斜面25。并且，在图4中示出由于研磨而产生的研磨屑29通过前述的间隙排出到外部的情况。
另一方面，薄化部26以比外周部薄的方式形成在被斜面25包围的部分。主要通过使研磨磨具24的底面24b与晶片进行面接触而形成薄化部26。薄化部26为平坦的面。薄化部26的厚度是例如60μm左右。
图5是表示研磨工序后的晶片的剖面图。在晶片10的中央部30形成有斜面25以及薄化部26。晶片的中央部30被未进行研磨的外周部32包围。将未进行研磨的外周部32称为凸缘结构。图6是图5的平面图。外周部32沿着晶片10的外周设置成环状。
接着，为了除去在研磨工序中产生的晶片的加工变形而实施湿法刻蚀或干法刻蚀。此外，在适当的时候将保护带12剥离。接着，在薄化部形成半导体元件。图7是表示在薄化部形成了半导体元件的剖面图。如前所述，在晶片10的表面10b形成有半导体元件结构，所以，在该工序中主要对薄化部26的背面10a施加必要的处理，形成半导体元件。具体地说，适当地实施光刻工序、离子注入工序、热扩散工序、利用溅射等进行的成膜工序、以及刻蚀工序。此外，在薄化部26的表面10b形成第一电极27，在背面10a形成第二电极28。在半导体元件是IGBT的情况下，第一电极27是发射极电极，第二电极28是集电极电极。在作为剖面图的图7中示出了在薄化部26形成的6个半导体元件D1～D6。
在此，在说明本发明的意义之前，对比较例进行说明。图8是表示比较例的半导体元件的制造方法的剖面图。在比较例中，以晶片40的外周部44的侧面44a与主面40a垂直的方式进行晶片40的研磨。即，外周部44的侧面44a和晶片的主面40a所成的角为90°。在该情况下，研磨屑29被侧面44a和研磨磨具24夹持，在侧面44a产生缺口。在研磨后，利用与本发明的实施方式同样的工序形成半导体元件。
图9是表示用比较例的方法实施了研磨以及其后的处理的晶片的剖面图。图10是图9的平面图。在侧面44a观察到多个缺口50。因此，在晶片的操作时，存在晶片40以缺口50为起点发生破裂的可能性。此外，在薄化部42观察到斑痕52。斑痕52是由于在晶片研磨后的湿法处理或照相制版处理中使用的药液、光致抗蚀剂、显影液等残留在缺口内并且在旋转干燥中也未能除去而附着于薄化部42而产生的。当在具有斑痕52的薄化部42形成电极时，斑痕52成为电阻层，存在半导体元件的特性变动的可能性。
但是，根据本发明的实施方式的半导体元件的制造方法，能够一边抑制缺口的产生一边研磨晶片的中央部。即，由于在已经形成了的斜面25和研磨磨具24之间设置有间隙的状态下进行斜面25的形成，所以，研磨屑通过该间隙排出到外部。因此，能够抑制缺口的产生。
此外，一边形成与晶片的主面所成的角为75°以上且不足90°的斜面25一边进行晶片的研磨。由于存在斜面25，所以，利用研磨磨具的旋转运动而弹飞的研磨屑29容易通过前述的间隙排出到外部。此外，在本发明的实施方式中，与斜面25相接触的主要是研磨磨具24的角部24a。因此，根据本发明的实施方式，与如比较例那样侧面44a和研磨磨具24进行面接触的情况比较，能够容易地将研磨屑29排出到外部。
在此，说明以相对于晶片10的主面形成75°以上且不足90°的角度的方式形成斜面25的意义。图11是表示缺口的数量、斑痕数的数量以及薄化部的厚度偏差的θ（晶片的主面和斜面所成的角）依赖性的图表。该图表是将以薄化部为50μm的方式进行了研磨的晶片作为样品而制作的图表。当θ为90°时，缺口的数量以及斑痕的数量急剧上升。被认为这是因为当θ为90°时，如比较例那样研磨屑向外部的排出变得困难。在本发明的实施方式的半导体元件的制造方法中，由于θ不足90°，所以，能够沿着斜面25将研磨屑29排出到外部，能够抑制缺口的数量以及斑痕的数量。
在例如IGBT或MOSFET等半导体元件中，在薄化部的厚度方向流过电流，所以，若薄化部的厚度出现偏差，则半导体元件的特性也出现偏差。因此，优选尽可能减少薄化部的厚度偏差。参照图11可知，若θ不足75°，则薄化部的厚度偏差上升。在本发明的实施方式的半导体元件的制造方法中，由于θ为75°以上，所以，能够减少薄化部的厚度偏差。但是，为了形成θ不足75°的斜面，必须增加研磨磨具在与晶片主面平行的方向的移动量。因此，被认为研磨磨具和晶片主面的平行度劣化，薄化部的厚度偏差上升。
本发明的实施方式的半导体元件的制造方法能够在不失去本发明的特征的范围内进行各种变形。
附图标记的说明：
10 晶片；20 工作台；22 研磨轮；24 研磨磨具；24a 角部；24b 底面；25 斜面；26 薄化部；29 研磨屑；30 中央部；32 外周部；50 缺口；52 斑痕。

Claims (3)

1.一种半导体元件的制造方法，其特征在于，具备：
晶片研磨工序，利用旋转的研磨磨具，一边在已经形成的斜面和所述研磨磨具之间设置有间隙的状态下沿着晶片外周部的内侧形成与所述晶片的主面所成的角为75°以上且不足90°的斜面，一边在被所述斜面包围的部分形成比所述外周部薄的薄化部；以及
在所述薄化部形成半导体元件的工序。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于，
形成所述半导体元件的工序具有光刻工序、离子注入工序、热扩散工序、成膜工序、或者刻蚀工序。
3.根据权利要求1所述的半导体元件的制造方法，其特征在于，
在形成所述半导体元件的工序中，在所述薄化部的表面形成第一电极，在所述薄化部的背面形成第二电极。
CN201210304578.7A 2011-08-26 2012-08-24 半导体元件的制造方法 Expired - Fee Related CN102956469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-184441 2011-08-26
JP2011184441A JP5796412B2 (ja) 2011-08-26 2011-08-26 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN102956469A true CN102956469A (zh) 2013-03-06
CN102956469B CN102956469B (zh) 2016-12-21

Family

ID=47665454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210304578.7A Expired - Fee Related CN102956469B (zh) 2011-08-26 2012-08-24 半导体元件的制造方法

Country Status (5)

Country Link
US (1) US8987122B2 (zh)
JP (1) JP5796412B2 (zh)
KR (1) KR20130023098A (zh)
CN (1) CN102956469B (zh)
DE (1) DE102012214817B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992122A (zh) * 2015-12-15 2017-07-28 三菱电机株式会社 半导体装置的制造方法
CN107919382A (zh) * 2016-10-07 2018-04-17 丰田自动车株式会社 半导体晶片和半导体元件的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
US10134598B2 (en) * 2014-10-10 2018-11-20 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
WO2017030874A1 (en) * 2015-08-14 2017-02-23 M Cubed Technologies, Inc. Machine for finishing a work piece, and having a highly controllable treatment tool
US10096460B2 (en) 2016-08-02 2018-10-09 Semiconductor Components Industries, Llc Semiconductor wafer and method of wafer thinning using grinding phase and separation phase
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP7718825B2 (ja) * 2021-03-01 2025-08-05 株式会社ディスコ 被加工物の研削方法
JP7721950B2 (ja) * 2021-04-21 2025-08-13 富士電機株式会社 半導体装置の製造方法
JP2024021601A (ja) * 2022-08-04 2024-02-16 株式会社ディスコ 被加工物の研削方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
CN101350332A (zh) * 2007-07-20 2009-01-21 万国半导体股份有限公司 具有边缘支撑环的超薄晶片及其制造方法
JP2011054808A (ja) * 2009-09-03 2011-03-17 Disco Abrasive Syst Ltd ウエーハの加工方法及び該加工方法により加工されたウエーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
US20070155714A1 (en) 2003-04-30 2007-07-05 Morphochem Aktiengesellschaft Fur Kombinatorische Chemie Use of oxazolidinone-quinoline hybrid antibiotics for the treatment of anthrax and other infections
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP4826290B2 (ja) 2006-03-06 2011-11-30 トヨタ自動車株式会社 半導体素子の製造方法
JP2008028325A (ja) 2006-07-25 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5466370B2 (ja) 2008-03-17 2014-04-09 新電元工業株式会社 半導体チップの製造方法
JP5012632B2 (ja) 2008-04-15 2012-08-29 富士電機株式会社 半導体装置の製造方法
JP5266869B2 (ja) 2008-05-19 2013-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2010016188A (ja) 2008-07-03 2010-01-21 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP2011071289A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011071287A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
CN101350332A (zh) * 2007-07-20 2009-01-21 万国半导体股份有限公司 具有边缘支撑环的超薄晶片及其制造方法
JP2011054808A (ja) * 2009-09-03 2011-03-17 Disco Abrasive Syst Ltd ウエーハの加工方法及び該加工方法により加工されたウエーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992122A (zh) * 2015-12-15 2017-07-28 三菱电机株式会社 半导体装置的制造方法
CN106992122B (zh) * 2015-12-15 2020-07-14 三菱电机株式会社 半导体装置的制造方法
CN107919382A (zh) * 2016-10-07 2018-04-17 丰田自动车株式会社 半导体晶片和半导体元件的制造方法
CN107919382B (zh) * 2016-10-07 2020-12-04 株式会社电装 半导体晶片和半导体元件的制造方法

Also Published As

Publication number Publication date
JP5796412B2 (ja) 2015-10-21
DE102012214817A1 (de) 2013-02-28
CN102956469B (zh) 2016-12-21
KR20130023098A (ko) 2013-03-07
JP2013045998A (ja) 2013-03-04
US8987122B2 (en) 2015-03-24
US20130052812A1 (en) 2013-02-28
DE102012214817B4 (de) 2018-06-28

Similar Documents

Publication Publication Date Title
CN102956469B (zh) 半导体元件的制造方法
CN103295892B (zh) 半导体装置的制造方法
CN101350332B (zh) 具有边缘支撑环的超薄晶片及其制造方法
JP6510393B2 (ja) 半導体装置の製造方法
CN102651314A (zh) 半导体装置的制造方法
CN102013391B (zh) 半导体装置的制造方法
US20140113452A1 (en) Wafer edge trimming method
JP2013532587A (ja) ウエハを台形研削するための研削工具
JP2010263084A (ja) Ｓｏｉウェーハの製造方法
JP2013537711A (ja) 半導体およびソーラウエハならびにその加工方法
JPH0745485A (ja) 接着半導体基板の製造方法
JP6245376B2 (ja) 半導体装置の製造方法
US20090246955A1 (en) Wafer processing method and wafer processing apparatus
CN105765701B (zh) 半导体装置的制造方法
US20130252356A1 (en) Supporting substrate, method for fabricating semiconductor device, and method for inspecting semiconductor device
CN112289694A (zh) 晶圆键合方法
JP3964029B2 (ja) 半導体基板の製造方法
US12488979B2 (en) Lamination wafers and method of producing bonded wafers using the same
TW201409602A (zh) 晶圓承載裝置
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JP2007214255A (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2013536575A (ja) 半導体およびソーラウエハ
TWI458004B (zh) 薄化晶圓的方法
CN110534404A (zh) 半导体装置的制造方法
CN117878050A (zh) 一种用于Taiko晶圆制程的静电吸盘和Taiko晶圆支撑环移除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

Termination date: 20190824