[go: up one dir, main page]

CN102956263A - 操作包括可变电阻器件的半导体器件的方法 - Google Patents

操作包括可变电阻器件的半导体器件的方法 Download PDF

Info

Publication number
CN102956263A
CN102956263A CN2012102981652A CN201210298165A CN102956263A CN 102956263 A CN102956263 A CN 102956263A CN 2012102981652 A CN2012102981652 A CN 2012102981652A CN 201210298165 A CN201210298165 A CN 201210298165A CN 102956263 A CN102956263 A CN 102956263A
Authority
CN
China
Prior art keywords
voltage
resistance
variable resistance
electric current
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102981652A
Other languages
English (en)
Inventor
张晚
金英培
金昌桢
李明宰
朴晟准
许智贤
李东洙
李昌范
李承烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102956263A publication Critical patent/CN102956263A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0097Erasing, e.g. resetting, circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0073Write using bi-directional cell biasing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0076Write operation performed depending on read result

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据示例实施例,一种操作具有可变电阻器件的半导体器件的方法包括:向可变电阻器件施加第一电压以将该可变电阻器件的电阻值从第一电阻值改变为与第一电阻值不同的第二电阻值;感测流过被施加第一电压的可变电阻器件的第一电流;基于感测的第一电流的偏移确定用于将该可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压;以及向可变电阻器件施加确定的第二电压。

Description

操作包括可变电阻器件的半导体器件的方法
技术领域
一些示例实施例涉及操作半导体器件的方法,更具体地,涉及操作包括可变电阻器件的半导体器件的方法。
背景技术
随着对具有较高的存储能力并消耗较少的功率的存储器件的需要增大,正在对不仅是非易失性的而且不需要被刷新的下一代存储器件进行研究。这样的下一代存储器件要求具有类似于动态随机存取存储器(DRAM)的高集成度特征、类似于闪速存储器的非易失性特征、类似于静态RAM(SRAM)的高速工作特性等等。近来,很多的注意已集中在下一代存储器件上,诸如相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合体RAM(PoRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)和电阻RAM(RRAM)。在这些下一代存储器件当中,RRAM基于在足够高的电压施加于不导电的材料时产生电流流过的路径因而降低电性电阻的现象。在这种情况下,一旦产生该路径,就可以通过向不导电的材料施加足够的电压来取消或重新产生该路径。
发明内容
一些示例实施例涉及一种操作包括可变电阻器件的半导体器件的方法,其改善了关断电流的偏移(dispersion)以便增强半导体器件的可靠性。
根据示例实施例,一种操作包括可变电阻器件的半导体器件的方法,该方法包括:第一操作,向该可变电阻器件施加第一电压以将该可变电阻器件的电阻值从第一电阻值改变为第二电阻值,该第二电阻值与第一电阻值不同;第二操作,感测流过被施加第一电压的可变电阻器件的第一电流;第三操作,确定第一电流是否落入与多电平数据的电平对应的测试范围之内;第四操作,当第一电流落入该测试范围之内时,基于感测的第一电流的偏移确定用于将该可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压;第五操作,向可变电阻器件施加第二电压;和第六操作,向被施加第二电压的可变电阻器件施加第一电压。
第二电阻可以大于第一电阻。第一电阻可以是设置电阻,以及第二电阻可以是重置电阻。
第二操作可以包括在感测流过被施加第一电压的可变电阻器件的第一电流之前施加读电压。该读电压可以具有小于第一电压的幅度的幅度。
该第三操作可以包括,当第一电流大于测试范围时,再次执行第一至第三操作。
该第三操作可以包括,当第一电流小于测试范围时,向该可变电阻器件施加第二电压以将该可变电阻器件从第二电阻值改变为第一电阻值:以及再次依次执行第一至第三操作。
该第四操作可以包括比较第一电流的偏移与第一电流的平均电平。
该第四操作可以包括以下至少一者:如果第一电流的感测的电平和第一电流的平均电平之间的差大于偏移范围,则改变第二电压;以及如果第一电流的感测的电平和第一电流的平均电平之间的差小于该偏移范围,则保持第二电压。
该第四操作可以包括以下至少一者:如果第一电流的感测的电平小于第一电流的平均电平,则将第二电压改变为大于第二电压的第三电压;以及如果第一电流的感测的电平大于第一电流的平均电平,则将第二电压改变为小于第二电压的第四电压。
第二电压的改变可以包括改变第二电压的幅度和脉冲宽度的至少一个。
该第四操作可以包括以下至少一者:当第一电流的感测的电平和第一电流的平均电平之间的差大于偏移范围时,改变第二电压;以及当第一电流的感测的电平和第一电流的平均电平之间的差小于该偏移范围时,向控制器发送数据存储完成信号。
该第四操作可以包括:确定第二电压以使得第二电压的变化随着第一电流的偏移的增大而增大。
该方法还可以包括第七操作,感测流过被施加第一电压的可变电阻器件的第一电流。
根据另一示例实施例,一种操作包括可变电阻器件的半导体器件的方法,该方法包括:向可变电阻器件施加第一电压以将该可变电阻器件的电阻值从第一电阻值改变为第二电阻值,该第二电阻值与第一电阻值不同;感测流过被施加第一电压的可变电阻器件的第一电流;基于第一电流的偏移确定用于将该可变电阻器件从第二电阻值改变为第一电阻值的第二电压;向可变电阻器件施加第二电压;以及向被施加第二电压的可变电阻器件施加第一电压。
该方法还可以包括:确定第一电流是否落入与多电平数据的电平对应的测试范围之内。
根据示例实施例,一种操作包括可变电阻器件的半导体器件的方法,该方法包括:第一操作,向可变电阻器件施加第一电压,将该可变电阻器件的电阻值从第一电阻值改变为第二电阻值,第二电阻值不同于第一电阻值;第二操作,感测流经被施加第一电压的可变电阻器件的第一电流;第三操作,确定第一电流是否落入与多电平数据的电平对应的测试范围之内;第四操作,当第一电流大于测试范围时,重复第一至第三操作,当第一电流小于测试范围时,将可变电阻器件的电阻值改变为第一电阻值并重复第一至第三操作,而当第一电流落入测试范围之内时,基于感测的第一电流的偏移确定用于将可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压,向可变电阻器件施加第二电压,并向施加了第二电压的可变电阻器件施加第一电压。
第二电阻值可以大于第一电阻值。
第一电阻可以是设置电阻,而第二电阻可以是重置电阻。
可变电阻器件可以包括可变电阻材料层,可变电阻材料层包括钙钛矿材料和过渡金属氧化物之一。
第二操作可以包括在感测流经被施加第一电压的可变电阻器件的第一电流之前向可变电阻器件施加读电压。读电压可以具有小于第一电压的幅度的幅度。
可变电阻器件可以包括下电极、上电极、在下电极与上电极之间的可变电阻材料层。
第一电压可以是用于将可变电阻器件改变为高电阻状态的重置电压。第二电压可以是用于将可变电阻器件改变为低电阻状态的设置电压。
所述方法还可以包括第七操作,感测流经被施加第一电压的可变电阻器件的第一电流。
根据示例实施例,可变电阻器件可以包括第一电极和第二电极、第一和第二电极之间的可变电阻材料层,及可操作地连接到可变电阻材料层的控制电路。该控制电路可以被配置为促成第一操作,在可变电阻器件的第一和第二电极之间施加第一电压,以将可变电阻器件的电阻值从第一电阻值改变为第二电阻值,第二电阻值不同于第一电阻值。该控制电路可以被配置为促成第二操作,感测流经被施加第一电压的可变电阻器件的第一电流。该控制电路可以被配置为促成第三操作,确定第一电流是否落入与多电平数据的电平对应的测试范围之内。该控制电路可以被配置为促成第四操作,当第一电流不落入测试范围之内时,重复第一至第三操作,而当第一电流落入测试范围之内时,基于感测的第一电流的偏移确定用于将可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压,在可变电阻器件的第一和第二电极之间施加第二电压,并向施加了第二电压的可变电阻器件施加第一电压。
根据示例实施例,一种存储卡可以包括所述半导体器件和可操作地连接至所述半导体器件的控制器。
根据示例实施例,一种电子系统可以包括所述半导体器件、处理器及可操作地将所述半导体器件连接至该处理器的总线。
附图说明
通过如附图中所示,对非限制性实施例的描述,示例实施例的上述和/或其它特征和优点将变得明显且更易理解,其中:
相似的参考符号指代不同视图中的相同部分。这些附图不是必须按比例呈现,而是重点在于示出示例实施例的原理。在附图中:
图1是根据示例实施例的可变电阻器件的示意性剖视图;
图2是根据另一示例实施例的可变电阻器件的示意性剖视图;
图3是示意地示出了根据示例实施例的可变电阻器件的电阻的分布的图;
图4是显示根据示例实施例的施加于可变电阻器件的工作电压的图;
图5是用于描述根据示例实施例的当图4的工作电压施加于可变电阻器件时可变电阻器件的操作的示意图;
图6是用于描述根据示例实施例的当图5的工作电压施加于图1的可变电阻器件时流过其的电流量的变化的图;
图7是显示根据另一个示例实施例的施加于可变电阻器件的工作电压的图;
图8是用于描述根据另一个示例实施例的当图7的工作电压施加于可变电阻器件时可变电阻器件的操作的示意图;
图9是用于描述根据另一个示例实施例的当图7的工作电压施加于可变电阻器件时流过其的电流量的变化的图;
图10是显示根据示例实施例的相对于图9的曲线的可变电阻器件的电阻分布的图;
图11是示出了根据示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图;
图12是示出了根据示例实施例的包括在图11中的确定设置电压的操作的流程图;
图13是示出了根据另一个示例实施例的包括在图11中的确定设置电压的操作的流程图;
图14是示出了根据另一个示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图;
图15是示出了根据示例实施例的通过使用图14的方法在可变电阻器件中存储数据的操作的图;
图16是示出了根据另一个示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图;
图17是示出了根据另一个示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图;
图18是根据示例实施例的包括可变电阻器件的半导体器件的电路图;
图19是根据另一个示例实施例的包括可变电阻器件的半导体器件的电路图;
图20是图19的半导体器件的剖视图;
图21是根据示例实施例的存储卡的示意框图;和
图22是示出了根据示例实施例的电子系统的示意性框图。
图23是根据示例实施例的半导体器件的示意性框图。
具体实施方式
现在将参照附图更加充分地描述示例实施例,附图中示出了一些示例实施例。但是,示例实施例可以具体化为很多不同的形式,并且不应该被理解为局限于这里阐述的实施例;而是提供这些实施例使得此公开将变得彻底和完整,并将向本领域普通技术人员完整地传达示例实施例的构思。在这些附图中,为了清楚,夸大了层和区域的厚度。图中相似的参考数字表示相似的元件,且因此将省略它们的描述。
可以理解,当将一元件称为被“连接”或“耦合”到另一元件时,可以将它直接连接或耦合到另一元件或可以存在中间元件。相反,当将一元件称为被“直接连接”或“直接耦合”到另一元件时,没有中间元件存在。通篇相似的数字指示相似的元件。如在此使用的术语“和/或”包括一个或多个相关所列项的任何及所有组合。应该以相似的方式解释其它用于描述元件或层之间关系的词汇(例如,“介于……之间”对“直接介于……之间”,“邻近的”对“直接邻近的”,“在……上”对“直接在……上”)。
可以理解,虽然这里可以使用术语“第一”、“第二”等来描述各种元件、部件、区域、层和/或部,但是这些元件、部件、区域、层和/或部不应该被这些术语限制。这些术语只是用于区分一个元件、部件、区域、层或部与另一元件、部件、区域、层或部。因此,在不脱离示例实施例的教导下,下面讨论的第一元件、部件、区域、层或部可以被称作第二元件、部件、区域、层或部。
为了便于描述,在此可以使用诸如“在……之下”、“在……下面”、“较下的”、“在……之上”、“较上的”等的空间相对术语来描述如所述图中所示的一个元件或特征对于另一(些)元件或特征的关系。可以理解,所述空间相对术语意在涵盖除了图中描绘的方位之外的、使用或操作中的设备的不同方位。例如,如果翻转图中的器件,则描述为在其它元件或特征“之下”或“下面”的元件将位于所述其它元件或特征“之上”。如此,示范性术语“在……之下”可以涵盖在上和在下的方位二者。该设备可以有其它的朝向(旋转90度或位于其它朝向)并相应地解释在此使用的空间相对描述语。
这里使用的术语仅仅是出于描述特定的实施例的目的,而不是意欲限制示例实施例。如在此使用的,单数形式“一”、“一个”和“此”意在也包括复数形式,除非上下文清楚地指出除外。还将理解,如果这里使用“包含了”、“包含”、“包括了”和/或“包括”,则指定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
在此参照作为示例实施例的理想化实施例(和中间结构)的示意图的剖面示图来描述示例实施例。因而,作为例如制造工艺和/或容差的结果,与所述示图的形状的偏离是可能发生的。如此,示例实施例不应该被解释为限于这里所示的区域的特定形状,而是包括源于例如制造的形状上的偏差。例如,示意为矩形的注入(implant)区域可以具有圆形的或弧形的特征和/或在它的边缘存在注入密集度(concentration)的梯度,而不是从注入到非注入区域的二元变化。同样地,通过注入形成的隐埋层(buried region)可以导致在隐埋区和通过其进行注入的表面之间的区域中的一些注入。如此,在所述图中示出的区域在本质上是示意性的,且它们的形状不是意在示出器件的区域的实际形状,且不是意欲限制示例实施例的范围。
除非另外定义,在此使用的所有术语(包括技术的和科学的术语)具有与示例实施例所属领域的一名普通技术人员通常理解的一样的意思。还将理解,诸如在通用词典中所定义的术语,应该被解释为具有与其在相关领域的上下文中的意思一样的意思,而将不被解释为理想化的或过于正式的意义,除非在此明确地如此定义。
图1是根据示例实施例的可变电阻器件10的示意性剖视图。参照图1,可变电阻器件10可以包括下电极11、可变电阻材料层12和上电极13。可变电阻材料层12可以形成于下电极11和上电极13之间。可变电阻器件10可以进一步包括在下电极11上或在可变电阻材料层12上的缓冲层(未示出)。
下电极11和上电极13可以由导电材料形成,例如抗氧化的金属层或多晶硅层。例如,抗氧化的金属层可以由铂(Pt)、铱(Ir)、氧化铱(IrO)、氮化钛(TiN)、氮化钛铝(TiAlN)、钨(W)、钼(Mo)、钌(Ru)和氧化钌(RuO)中的至少一个形成。抗氧化的金属层可以在缓冲层形成之后形成。下电极11和上电极13分别位于可变电阻材料层12之上和之下,但是示例实施例不限于此。下电极11和上电极13可以分别位于可变电阻材料层12的左边和右边。
可变电阻材料层12可以包括基于钙钛矿的氧化物或过渡金属氧化物,但是示例实施例不限于此。基于钙钛矿的氧化物的示例包括Pr1-xCaxMnO3、La1-xCaxMnO3、SrZrO3/SrTiO3、CrTiO3、Pb(Zr,Ti)O3/Zn1-xCdxS等等。过渡金属的示例包括镍、铌、钛、锆、铪、钴、铁、铜、锰、锌、铬等等。过渡金属氧化物的示例包括镍、铌、钛、锆、铪、钴、铁、铜、锰、锌、铬等等的氧化物。可变电阻材料层12的电阻可以根据施加于下电极11和上电极13的电压之间的差而变化。
图2是根据示例实施例的可变电阻器件10’的示意性剖视图。
参照图2,可变电阻器件10’可以包括下电极11、可变电阻材料层12’和上电极13。可变电阻材料层12’可以形成于下电极11和上电极13之间。可变电阻材料层12'可以包括基本薄膜12a和氧气交换层12b。例如,基本薄膜12a可以包括TaOx层,以及氧气交换层12b可以包括Ta2O5层,但是示例实施例不限于此。可变电阻器件10'可以是图1所示的可变电阻器件10的修改的示例,以及上面参考图1所述的可变电阻器件10也可以被修改为合并图2中所示的可变电阻器件10’的特征。
图3是示意地示出了根据示例实施例的可变电阻器件的电阻值的分布的图。
在图3中,X轴表示可变电阻器件的电阻,Y轴表示可变电阻器件的总数。可变电阻器件可以包括图1的可变电阻器件10或图2的可变电阻器件10'。在下文中,为了方便描述起见,将描述可变电阻器件包括图1的可变电阻器件10的情况。
可变电阻器件10可以用在诸如单比特非易失性存储器件之类的半导体器件中,该单比特非易失性存储器件可以根据可变电阻材料层12的电阻状态存储数据‘0’或‘1’。可替换地,可变电阻器件10可以用在诸如多比特非易失性存储器件之类的半导体器件中,该多比特非易失性存储器件可以根据可变电阻材料层12的电阻状态存储数据‘00’、‘01’、‘10’或‘11’。
参照图3,数据‘0’和数据‘1’可以表示高电阻状态和低电阻状态。向可变电阻器件写数据‘1’可以被称为设置操作,以及向可变电阻器件写数据‘0’可以被称为重置操作。但是,示例实施例不限于此。可选地,数据‘1’和数据‘0’可以对应于高电阻状态和低电阻状态。
当向可变电阻器件10写入数据‘1’时,其可以是‘导通’,以及当向可变电阻器件10写入数据‘0’时,其可以是‘关断’。在这种情况下,为了提高可变电阻器件10(或包括可变电阻器件10的半导体器件)的可靠性,可能需要保证‘导通’状态和‘关断’状态之间的足够的感测裕度SM。
当可变电阻器件10处于‘关断’状态时,即当可变电阻器件10处于高电阻状态时,可变电阻器件10的电阻可以是关断电阻ROFF,关断电阻ROFF可以分为第一至第三电阻R1、R2和R3。在这点上,第一电阻R1可以对应于关断电阻ROFF的平均值,第二电阻R2可以对应于小于关断电阻ROFF的平均值的电阻,以及第三电阻R3可以对应于大于关断电阻ROFF的平均值的电阻。可变电阻器件10的关断电阻ROFF可以具有要求的(和/或可选地预定的)偏移。
当可变电阻器件10从“关断”状态切换到“导通”状态时,可以在下电极11和上电极13之间的可变电阻材料层中形成导电路径。在这点上,将可变电阻器件10从“导通”状态改变为“关断”状态所需的能量的量可以根据在可变电阻器件10处于“导通”状态时形成的导电路径的特性(例如细丝(filament)组件的大小、数目或长度)而变化。
更具体地,可以在可变电阻器件10处于“导通”状态时形成的导电路径的大小相对较小时,将可变电阻器件10从“导通”状态改变为“关断”状态所需的能量的量可能相对较小。同时,可以在可变电阻器件10处于“导通”状态时形成的导电路径的大小相对较大时,将可变电阻器件10从“导通”状态改变为“关断”状态所需的能量的量可能相对较大。
图4是显示施加于可变电阻器件的工作电压的示例的图。
在图4中,X轴表示时间(秒),Y轴表示施加于可变电阻器件的电压(V)。在该情况下,可变电阻器件可以包括图1的可变电阻器件10或图2的可变电阻器件10'。在下文中,为了方便描述起见,将描述可变电阻器件包括图1的可变电阻器件10的情况。可以施加于可变电阻器件10的电压(V)可以表示可以施加于可变电阻器件10的下电极11和上电极13的电压之间的差,更具体地,可以表示可以通过将可以施加于下电极11的电压减去可以施加于上电极13的电压获得的值。
首先,重置电压VRESET可以被施加于可变电阻器件10,以及读电压VREAD可以被施加于可变电阻器件10以感测流过其的重置电流IRESET。在这种情况下,读电压VREAD可以具有比重置电压VRESET的幅度小的幅度。重置电压VRESET和读电压VREAD被连续地施加于可变电阻器件10的循环可以被称为重置循环。当向可变电阻器件10施加重置电压VRESET时,可变电阻器件10可以从低电阻状态切换为高电阻状态,即从‘导通’状态切换为‘截止’状态。在这种情况下,几乎没有电流可以流过可变电阻器件10。
接着,设置电压VSET可以被施加于可变电阻器件10,以及读电压VREAD可以被施加于可变电阻器件10以感测流过其的设置电流ISET。设置电压VSET和读电压VREAD可以被连续地施加于可变电阻器件10的循环可以被称为设置循环。当向可变电阻器件10施加设置电压VSET时,可变电阻器件10可以从高电阻状态切换为低电阻状态,即从‘关断’状态切换为‘导通’状态。在这种情况下,施加于可变电阻器件10的设置电压VSET可以具有恒定值,更具体地恒定幅度或恒定脉冲宽度。
接着,重置电压VRESET可以被施加于可变电阻器件10,以及读电压VREAD可以被施加于可变电阻器件10以再次感测流过其的重置电流IRESET。在这种情况下,可以施加于可变电阻器件10的重置电压VRESET可以具有恒定值,更具体地恒定幅度或恒定脉冲宽度。
这里,重置电压VRESET和设置电压VSET的极性可以彼此相反。如果可变电阻器件10具有极性彼此相反的重置电压VRESET和设置电压VSET,则可变电阻器件10可以被称为‘双极性可变电阻器件’。在图4的图中,施加于可变电阻器件10的设置电压VSET和重置电压VRESET可以分别具有负值和正值。但是,示例实施例不限于此,并且根据可以用于形成可变电阻器件10的可变电阻材料层12的材料的类型,设置电压VSET可以具有正值,重置电压VRESET可以具有负值。
图5是用于描述根据示例实施例的当图4的工作电压施加于可变电阻器件10时可变电阻器件10的操作的示意图。
参考图5,当可变电阻器件10处于“关断”状态时,可变电阻器件可以具有关断电阻ROFF,关断电阻ROFF可以分为第一至第三电阻R1、R2和R3,如图3所示。当可变电阻器件10具有第一电阻R1时,流过可变电阻器件10的重置电流IRESET可以具有平均电平IRESET_M。当可变电阻器件10具有第二电阻R2时,流过可变电阻器件10的重置电流IRESET_M可以具有第一电平IRESET_1。在这点上,第一电平IRESET_1可以是比平均电平IRESET_M高所要求的(或可选地预定的)电平σ的电平(例如,IRESET_M+σ)。当可变电阻器件10具有第三电阻R3时,可以流过可变电阻器件10的重置电流IRESET可以具有第二电平IRESET_2。在这点上,第二电平IRESET_2可以是比平均电平IRESET_M低所要求的(或可选地预定的)电平σ的电平(例如,IRESET_M-σ)。
设置电压VSET可以施加于可变电阻器件10以便将可变电阻器件10从“关断”状态切换到“导通”状态。设置电压VSET可以具有恒定值,不管可变电阻器件10的关断电阻ROFF如何,如图4所示。当具有恒定值的设置电压VSET施加于可变电阻器件10时,可以在可变电阻器件10处于“导通”状态时形成的导电路径的特性可以彼此不同。
更具体地,当关断电阻ROFF是第二电阻R2时,可以流过可变电阻器件10的重置电流IRESET可以具有可以高于平均电平IRESET_M的第一电平IRESET_1。在这点上,当可以与在关断电阻ROFF可以是第一电阻R1或第三电阻R3的情况下的设置电压VSET相等的设置电压VSET可能施加于可变电阻器件10时,与当关断电阻ROFF可以是第一电阻R1或第三电阻R3时相比,可变电阻器件10可能经历能量过剩。因此,与当关断电阻ROFF是第一电阻R1时施加于可变电阻器件10的能量相比,当关断电阻ROFF是第二电阻R2时,能量的过冲可能施加于可变电阻器件10。
同时,当关断电阻ROFF可以是第三电阻R3时,流过可变电阻器件10的重置电流IRESET具有可以低于平均电平IRESET_M的第二电平IRESET_2。在这点上,当与在关断电阻ROFF是第一电阻R1或第二电阻R2时的设置电压VSET相等的设置电压VSET施加于可变电阻器件10时,与当关断电阻ROFF是第一电阻R1或第二电阻R2时相比,可变电阻器件10可能经历能量不足。因此,与当关断电阻ROFF是第一电阻R1时施加于可变电阻器件10的能量相比,当关断电阻ROFF是第三电阻R3时,能量的下冲可能施加于可变电阻器件10。
接着,重置电压VRESET可以施加于可变电阻器件10以便将可变电阻器件10从“导通”状态再次切换到“关断”状态。重置电压VRESET可以具有恒定值,不管可变电阻器件10的关断电阻ROFF如何,如图4所示。当相同的重置电压VRESET施加于可变电阻器件10时,在重置电压VRESET施加于可变电阻器件10之后流过可变电阻器件10的重置电压VRESET可以具有要求的(或可选地预定的)电平σ的电阻偏移,其与在前一操作中处于“关断”状态的电阻偏移相同,如图5所示。
当不考虑可变电阻器件10的关断电阻ROFF的偏移而将恒定的设置电压VSET施加于可变电阻器件10时,可变电阻器件10可能产生具有不同的特征的导电路径。因而,当可变电阻器件10再次从“导通”状态切换到“关断”状态时,如果恒定的重置电压VRESET施加于可变电阻器件10,则重置电压VRESET可以具有所要求的(或可选地预定的)电平σ的偏移,其可以与前一操作中重置电压VRESET的偏移相同,因此关断电阻ROFF可以具有所要求的(或可选地预定的)电平σ的偏移,其可以与前一操作中关断电阻ROFF的偏移相同。
图6是用于描述当图4的工作电压施加于图1的可变电阻器件10时流过其的电流量的变化的图。
在图6中,X轴表示执行设置循环或重置循环的次数,Y轴表示电流量(A)。在这点上,包括在可变电阻器件10中的可变电阻材料层12可以包括例如Tax,重置电压VRESET可以是大约4.5V,设置电压VSET可以是大约-3.5V,以及重置电压VRESET和设置电压VSET的脉冲宽度可以是大约1us。
在设置循环之后流过可变电阻器件10的电流,例如当设置电压VSET和读电压VSET可以依次施加于可变电阻器件10时可以感测的电流,可以被称为设置电流ISET。此外,在重置循环之后流过可变电阻器件10的电流,例如当重置电压VRESET和读电压VREAD可以依次施加于可变电阻器件10时可以感测的电流,可以被称为重置电流IRESET
在图6中,设置电流ISET可以保持在大约1.00E-5A的恒定电流电平。也就是说,设置电流ISET可以保持在恒定电流电平,而不考虑可以执行设置循环的次数是多少。但是,重置电流IRESET可以具有相对大的偏移,并且可以保持在大约1.00E-8到大约1.00E-6的电流电平。在这种情况下,重置电流IRESET可以示出非线性的分布,而不考虑可以执行重置循环的次数。
如上所述,在可变电阻器件10中,设置电流ISET可以具有相对较小的偏移,以及重置电流IRESET可以具有相对较大的偏移。因而,当可能不能足够保证可变电阻器件10的‘导通’状态和‘关断’状态之间的感测裕度时,可变电阻器件10可能难以被用作存储器件。
图7是显示根据另一个示例实施例的施加于可变电阻器件的工作电压的图。
参考图7中,X轴表示时间(秒),Y轴表示可以施加于可变电阻器件10的电压(V)。可变电阻器件可以包括图1的可变电阻器件10或图2的可变电阻器件10'。为了描述方便,可变电阻器件可以包括图1的可变电阻器件10。可以施加于可变电阻器件10的电压(V)可以表示可以施加于可变电阻器件10的下电极11和上电极13的电压之间的差,更具体地,表示可以通过将施加于下电极11的电压减去可以施加于上电极13的电压获得的值。
首先,重置电压VRESET可以被施加于可变电阻器件10,以及读电压VREAD可以被施加于可变电阻器件10以感测流过其的重置电流IRESET。读电压VREAD可以具有小于重置电压VRESET的绝对幅度的绝对幅度。当可以向可变电阻器件10施加重置电压VRESET时,可变电阻器件10可以从低电阻状态切换到高电阻状态,例如,可变电阻器件10可以从“导通”状态切换到“关断”状态。在这种情况下,几乎没有电流可以流过可变电阻器件10。
接着,设置电压VSET可以被施加于可变电阻器件10,以及读电压VREAD可以被施加于可变电阻器件10以感测流过其的设置电流ISET。读电压VREAD可以具有小于设置电压VSET的绝对幅度的绝对幅度。当可以向可变电阻器件10施加设置电压VSET时,可变电阻器件10可以从高电阻状态切换为低电阻状态,例如,可变电阻器件10可以从“关断”状态切换为“导通”状态。在这种情况下,电流可以流过可变电阻器件10。
可以施加于可变电阻器件10的设置电压VSET可以根据在前一操作中流过在“关断”状态中的可变电阻器件10的重置电流IRESET的偏移,例如,根据可变电阻器件10的关断电阻ROFF的偏移,而具有可变值,具体地具有可变的绝对值或可变的脉冲宽度。
具体地,在前一操作中关断电阻ROFF越高,重置电流IRESET的值越小,因而将可变电阻器件10从“关断”状态切换到“导通”状态可能需要相对大量的能量。在这种情况下,设置电压VSET可以被确定具有相对大的值,例如,相对大的绝对值或脉冲宽度。
同时,在前一操作中关断电阻ROFF越低,重置电流IRESET的值可以越大,因而将可变电阻器件10从“关断”状态切换到“导通”状态可以需要相对较少量的能量。在这种情况下,设置电压VSET可以被确定具有相对较小的值,例如,相对较小的绝对值或脉冲宽度。
接着,重置电压VRESET可以再次被施加于可变电阻器件10,以及读电压VREAD可以被施加于可变电阻器件10以感测流过其的重置电流IRESET。在这点上,可以施加于可变电阻器件10的重置电压VRESET可以具有恒定值,更具体地具有恒定绝对值或恒定脉冲宽度。
图8是用于描述根据示例实施例的当图7的工作电压施加于可变电阻器件10时可变电阻器件10的操作的示意图。
参考图8,当可变电阻器件10处于“关断”状态时,可变电阻器件10可以具有关断电阻ROFF,关断电阻ROFF可以分为第一至第三电阻R1、R2和R3,如图3所示。当可变电阻器件10具有第一电阻R1时,流过可变电阻器件10的重置电流IRESET可以具有平均电平IRESET_M。当可变电阻器件10具有第二电阻R2时,流过可变电阻器件10的重置电流IRESET可以具有第一电平IRESET_1。在这点上,第一电平IRESET_1可以是比平均电平IRESET_M高所要求的(或可选地预定的)电平σ的电平(例如,IRESET_M+σ)。当可变电阻器件10可以具有第三电阻R3时,可以流过可变电阻器件10的重置电流IRESET可以具有第二电平IRESET_2。在这点上,第二电平IRESET_2可以是比平均电平IRESET_M低所要求的(或可选地预定的)电平σ的电平(例如,IRESET_M-σ)。
设置电压VSET可以施加于可变电阻器件10以便将可变电阻器件10从“关断”状态切换到“导通”状态。设置电压VSET可以是根据可变电阻器件10的关断电阻ROFF的偏移而可变的,如图7所示。当可变的设置电压VSET可以根据关断电阻ROFF的偏移施加于可变电阻器件10时,当可变电阻器件10可以切换到“导通”状态时,可变电阻器件10的能量电平可以是相对均匀的。
更具体地,当关断电阻ROFF可以是第二电阻R2时,可以流过可变电阻器件10的重置电流IRESET可以具有可以高于平均电平IRESET_M的第一电平IRESET_1。在这点上,可以比当关断电阻ROFF可以是第一电阻R1时可以施加于可变电阻器件10的设置电压VSET小所要求的(或可选地预定的)电平△的设置电压VSET-△可以施加于可变电阻器件10,从而降低当可变电阻器件10可以切换到“导通”状态时在可变电阻器件10中的能量过剩。因此,与如图5所示的过冲相比,当可变电阻器件10可以切换到“导通”状态并且关断电阻ROFF可以是第二电阻R2时可以施加于可变电阻器件10的能量的下冲可以降低。
同时,当关断电阻ROFF可以是第三电阻R3时,可以流过可变电阻器件10的重置电流IRESET可以具有低于平均电平IRESET_M的第二电平IRESET_2。在这点上,可以比当关断电阻ROFF可以是第一电阻R1时可以施加于可变电阻器件10的设置电压VSET大所要求的(或可选地预定的)电平△的设置电压VSET+△可以施加于可变电阻器件10,从而可能降低当可变电阻器件10可以切换到“导通”状态时在可变电阻器件10中的能量不足。因此,与如图5所示的下冲相比,当可变电阻器件10可以切换到“导通”状态并且关断电阻ROFF可以是第三电阻R3时、可以施加于可变电阻器件10的能量的下冲可以降低。
当可变电阻器件10可以切换到“导通”状态时形成导电路径所需的能量可以根据下面的等式1表达,
[等式1]
P=IV=V2/R
其中,I可以表示设置电流ISET,V可以表示设置电压VSET,以及R可以表示关断电阻ROFF。因而,通过根据R的偏移(例如,关断电阻ROFF的偏移)改变或保持设置电压VSET,关断电阻ROFF的偏移可以是设置电压VSET的偏移。因而,关断电阻ROFF的偏移越大,设置电压VSET的变化可以越大。因此,如果可变电阻器件10可以切换到“导通”状态时形成导电路径所需的能量可以保持相对均匀。
接着,重置电压VRESET可以施加于可变电阻器件10以便将可变电阻器件10从“导通”状态再次切换到“关断”状态。重置电压VRESET可以具有恒定值,而不管可变电阻器件10的关断电阻ROFF如何,如图7所示。在这点上,在重置电压VRESET可以施加于可变电阻器件10之后可以流过可变电阻器件10的重置电流IRESET可以具有可以与前一操作中的"关断"状态相比降低了的电平的偏移σ'。
设置电压VSET可以被确定为根据前一操作中的关断电阻ROFF的偏移是可变的,并且确定的设置电压可以施加于可变电阻器件10。因此,虽然相同的重置电压VRESET可以在下一操作中施加于可变电阻器件10,但是与如图8所示的在前一操作中的“关断”状态相比,可以流过可变电阻器件10的重置电流IRESET的偏移可以大大降低。
图9是用于描述根据某些示例实施例的当图7的工作电压施加于可变电阻器件时流过其的电流量的变化的图。
参考图9,X轴可以表示可以执行设置循环或重置循环的次数,Y轴可以表示电流量(A)。在这点上,可以包括在可变电阻器件10中的可变电阻材料层12可以包括例如TaOx,重置电压VRESET可以是大约4.5V,以及重置电压VRESET的脉冲宽度可以是大约1us。设置电压VSET的绝对值或脉冲宽度可以被确定为是可变的。
在设置循环之后流过可变电阻器件10的电流(例如,当设置电压VSET和读电压VSET可以依次施加于可变电阻器件10时可以感测的电流)可以被称为设置电流ISET。此外,在重置循环之后流过可变电阻器件10的电流,例如当重置电压VRESET和读电压VREAD可以依次施加于可变电阻器件10时可以感测的电流,可以被称为重置电流IRESET
在图9中,设置电流ISET可以保持在大约1.00E-5A的恒定电流电平。也就是说,设置电流ISET可以保持在恒定电流电平,而不考虑可以执行设置循环的次数。但是,重置电流IRESET可以保持在大约1.00E-8到大约1.00E-7的电流电平。在这种情况下,与图6所示的重置电流IRESET的偏移相比,重置电流IRESET的偏移可以大大降低。
图10是显示根据示例实施例的可变电阻器件10相对于图9的曲线的电阻分布的图。
参考图10中,X轴可以表示可变电阻器件的电阻,Y轴可以表示可变电阻器件的总数。在这点上,参考数字A可以表示根据图4和5的关断电阻ROFF的分布,以及参考数字B可以表示根据示例实施例(例如,图7和8)的关断电阻ROFF的分布。
在本示例实施例中,根据关断电阻ROFF的偏移可以被确定为是可变的设置电压VSET可以施加于可变电阻器件10,这可以使得当可变电阻器件10可以处于“导通”状态时可变电阻器件10的能量相对均匀,从而大大降低了当可变电阻器件10可以在下一操作中处于“关断”状态时的关断电阻ROFF的偏移。
图11是示出了根据示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图。
参考图11,操作本示例实施例的半导体器件的方法可以是操作可以包括图1的可变电阻器件10或图2的可变电阻器件10’的半导体器件的方法。现在将例如参考图1的可变电阻器件10描述根据示例实施例的方法。参考图1至10描述的详细描述将应用于图11。
在操作S110中,重置电压VRESET可以施加于可变电阻器件10。可变电阻器件10可以从低电阻状态切换到高电阻状态,例如可变电阻器件10可以从“导通”状态切换到“关断”状态。重置电压VRESET可以是大约4.5V。
在操作S120中,可以感测流过可以被施加重置电压VRESET的可变电阻器件10的重置电流IRESET。更具体地,可以向可以被施加重置电压VRESET的可变电阻器件10施加可以具有比重置电压VRESET小的绝对值的读电压VREAD,然后可以感测流过可变电阻器件10的重置电流IRESET
在操作S130中,可以基于感测的重置电流IRESET的偏移(和/或分布)确定设置电压VSET。更具体地,可以基于感测的重置电流IRESET的偏移(例如,可变电阻器件10的关断电阻ROFF的偏移)确定设置电压VSET的绝对值或脉冲宽度。下面将参考图12和13更详细地进行描述。
在操作S140中,确定的设置电压VSET可以施加于可变电阻器件10。因此,可变电阻器件10可以从高电阻状态切换为低电阻状态,例如,可变电阻器件10可以从“关断”状态切换为“导通”状态。
该方法还可以包括感测流过可以被施加设置电压VSET的可变电阻器件10的设置电流ISET。更具体地,可以向可以被施加设置电压VSET的可变电阻器件10施加可以具有比设置电压VSET小的绝对值的读电压VREAD,然后可以感测可以流过可变电阻器件10的设置电流ISET。此外,该方法在执行操作S140之后可以再次执行操作S110。
图12是示出了根据示例实施例的包括在图11中的确定设置电压VSET的操作的流程图。
参考图12,在操作S1311中,确定重置电流IRESET的感测的电平与其平均电平IRESET_M之间的差是否小于第一阈值量。该第一阈值量可以是重置电流IRESET的分布的要求的(或可选地预定的)范围,但是示例实施例不限于此。如果确定重置电流IRESET的感测的电平与其平均电平IRESET_M之间的差小于第一阈值量,则执行操作S1315。同时,如果确定重置电流IRESET的感测的电平与其平均电平IRESET_M之间的差大于第一阈值量,则执行操作S1312。在这点上,第一阈值量可以是要求量和/或预先确定的。更具体地,第一阈值量可以更窄以便增强半导体器件的可靠性。
在操作S1312中,确定重置电流IRESET的感测的电平是否小于其平均电平IRESET_M。如果确定重置电流IRESET的感测的电平小于其平均电平IRESET_M,则执行操作S1313。同时,如果确定重置电流IRESET的感测的电平大于其平均电平IRESET_M,则执行操作S1314。
在操作S1313中,可以改变设置电压VSET以增大设置电压VSET。更具体地,如果重置电流IRESET的感测的电平可以小于其平均电平IRESET_M,则将可变电阻器件10从“关断”状态切换到“导通”状态所需的能量电平可以相对较大。
在操作S1314中,可以改变设置电压VSET以减小设置电压VSET。更具体地,如果重置电流IRESET的感测的电平可以大于其平均电平IRESET_M,则将可变电阻器件10从“关断”状态切换到“导通”状态所需的能量电平可以相对较小。
因此,如参考操作S1313和S1314所述的,根据重置电流IRESET的偏移可以改变设置电压VSET以增大或减小设置电压VSET,因而当可变电阻器件10可以处于“导通”状态时,可变电阻器件10的能量电平可以相对均匀。
在操作S1315中,保持设置电压VSET。更具体地,如果重置电流IRESET的感测的电平与其平均电平IRESET_M之间的差小于第一阈值量,则由于不必要改变设置电压VSET,因此保持设置电压VSET。第一阈值量可以是重置电流IRESET的分布的要求的(或可选地预定的)范围。
图13是示出了根据另一个示例实施例的包括在图11中的确定设置电压的操作的流程图。
参考图13,在操作S1321中,确定重置电流IRESET的感测的电平是否基本上等于其平均电平IRESET_M。如果确定重置电流IRESET的感测的电平基本上等于其平均电平IRESET_M,则执行操作S1325。同时,如果确定重置电流IRESET的感测的电平可能没有基本上等于其平均电平IRESET_M,则可以执行操作S1322。
在操作S1322中,可以确定重置电流IRESET的感测的电平是否可能小于其平均电平IRESET_M。如果可能确定重置电流IRESET的感测的电平可能小于其平均电平IRESET_M,则执行操作S1323。同时,如果可以确定重置电流IRESET的感测的电平可能大于其平均电平IRESET_M,则可以执行操作S1324。
在操作S1323中,可以改变设置电压VSET以增大设置电压VSET。更具体地,如果重置电流IRESET的感测的电平可能小于其平均电平IRESET_M,则将可变电阻器件10从“关断”状态切换到“导通”状态所需的能量电平可以相对较大。
在操作S1324中,可以改变设置电压VSET以减小设置电压VSET。更具体地,如果重置电流IRESET的感测的电平可能大于其平均电平IRESET_M,则将可变电阻器件10从“关断”状态切换到“导通”状态所需的能量电平可以相对较小。
因此,如参考操作S1323和S1324所述,根据重置电流IRESET的偏移可以改变设置电压VSET以增大或减小设置电压VSET,因而当可变电阻器件10可以处于“导通”状态时,可变电阻器件10的能量电平可以相对均匀。
在操作S1325中,可以保持设置电压VSET。更具体地,如果重置电流IRESET的感测的电平可以基本上等于其平均电平IRESET_M,则由于可以不必要改变设置电压VSET,因此可以保持设置电压VSET
图14是示出了根据另一个示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图。如图14中所示的根据示例实施例的方法可以是参考图11描述的方法的修改。在下文中,不会给出重复的说明。
参考图14,可以依次执行施加(操作S110)第一电压(例如,重置电压VRESET)和感测(操作S120)第一电流(例如,重置电流IRESET)。为了将多电平数据存储在可变电阻器件中,可以执行确定(操作S125)感测的重置电流IRESET是否可以落入与多电平数据的电平对应的测试范围之内。
然后,可以依次执行确定(操作S130)第二电压(例如,设置电压VSET)和向可变电阻器件施加(操作S140)第二电压。如上所述,根据重置电流IRESET的偏移,即可变电阻器件的关断电阻ROFF的偏移,可以确定在操作S130期间可以确定的第二电压(例如,设置电压VSET)。此外,在操作S140期间可以施加的设置电压VSET可以是幅度或脉冲宽度可以考虑重置电流IRESET的偏移而被调制的调制电压。因而,可以注意到,可以在操作S130中考虑的偏移可以不同于可以在操作S125中考虑的测试范围。
在可以施加可以在操作S140中调制的调制VSET之后,可以执行向可变电阻器件施加(操作S150)重置电压VRESET。操作S140可以使得可变电阻器件的能量相对均匀。因而,当可以通过操作S150将可变电阻器件改变为“关断”状态时,关断电阻ROFF的偏移可以显著减小。
选择性地,还可以执行感测(操作S160)可以流过可变电阻器件的重置电流IRESET。可以在操作S160中感测的重置电流IRESET可以用来确定正确数据(多电平数据)是否可以存储在可变电阻器件中,以及存储在可变电阻器件中的数据的偏移特征是否令人满意。
图15是示出了根据示例实施例的通过使用图14的方法在可变电阻器件中存储数据的操作的图。
参考图14和15,可以执行操作S110并且可变电阻器件可以改变为“关断”状态。可以执行操作S120并且可以感测可变电阻器件的重置电流IRESET。感测的重置电流1可以大约为1.5x10-6A并且可以不落入要求的(或可选地预定的)范围26之内。在这种情况下,在操作S130期间,可以将设置电压VSET从3V调节到3.1V。此外,在操作S140期间,调节后的设置电压2可以施加于可变电阻器件。然后,可以执行操作S150。在操作S160中通过感测可变电阻器件的重置电流IRESET可以获得的感测的重置电流3可以大约为5x10-6A并且落入所要求的(或可选地预定的)范围26之内。该要求的(或可选地预定的)范围26可以对应于2σ——用于重置电流IRESET的要求的(或可选地预定的)分布的标准偏差的2倍,但是发明构思的示例实施例不限于此。
作为操作S160的结果,如果重置电流IRESET没有落入所要求的(或可选地预定的)范围26之内时,可以重复操作S140、S150和S160。例如,可以执行操作S110并且可变电阻器件可以改变为“关断”状态。此外,可以执行操作S120并且可以感测可变电阻器件的重置电流IRESET。感测的重置电流4可以大约为2x10-6A并且可以不落入所要求的(或可选地预定的)范围26之内。在这种情况下,在操作S130期间,可以将设置电压VSET从3V调节到3.08V。此外,在操作S140期间,调节后的设置电压5可以施加于可变电阻器件。然后,可以执行操作S150。在操作S160中可以通过感测可变电阻器件的重置电流IRESET获得的感测的重置电流6可以大约为2.5x10-6A并且可以没有落入所要求的(或可选地预定的)范围26之内。在这种情况下,可以再次执行操作S140和S150并且可以再次将3.07V的调节后的设置电压7施加于可变电阻器件。然后,在操作160中可以通过感测可变电阻器件的重置电流IRESET获得的感测的重置电流8可以大约为5x10-6A并且可以落入所要求的(或可选地预定的)范围26之内。
作为操作S140和S150的结果,可以改善可变电阻器件的关断电流的偏移以便增大可以包括可变电阻器件的半导体器件的可靠性。
图16是示出了根据可以是参考图11和12描述的方法的修改的另一个示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图。在下文中,将不给出图11和12的重复的说明。
参考图16,可以执行操作S110并且可变电阻器件可以改变为“关断”状态,以及可以执行操作S120并且可以检测重置电流IRESET,如参考图11所述。选择性地,在操作S110之前,可以执行向可变电阻器件施加设置电压的操作S140。
在可以执行操作S120之后,可以执行确定(操作S125)第一电流(例如,感测的重置电流IRESET)是否可能落入与多电平数据的电平对应的测试范围之内。在操作S125中,当感测的第一电流可能没有落入测试范围并且可能大于测试范围时,可以再次执行操作110、120和125。也就是说,由于第一电流可能大于测试范围,因此多电平数据的电平可以没有达到要求的(或可选地预定的)范围。因而,为了减小流过可变电阻器件的第一电流,第二电压(例如,重置电压VRESET)可以再次施加于可变电阻器件以使得可变电阻器件可以改变为高电阻状态(例如,第二电阻)。
在操作S125中,当感测的第一电流(例如,感测的重置电流IRESET)可能没有落入测试范围之内并且可能小于测试范围时,由于可变电阻器件可以超出多电平数据的电平,因此可变电阻器件可能需要从高电阻状态(例如,第二电阻)改变到低电阻状态(例如,第一电阻)。因而,可以执行施加用于将可变电阻器件从第二电阻改变到第一电阻的第二电压(例如,设置电压VSET)的操作S140。然后,可以依次执行操作110、120和125,以使得可变电阻器件可以改变为高电阻状态。
作为操作S125的结果,当第一电流(例如,重置电流IRESET)落入测试范围之内并且可变电阻器件的电阻对应于多电平数据时,可以执行根据感测的第一电流的偏移确定(操作S130)可以施加于下一循环的第二电压(例如,设置电压VSET)。在操作S130中,可以将第一电流(例如,可变电阻器件的重置电流IRESET)的偏移与第一电流的平均电平相比较。已经参考图12详细描述了操作S130。
如参考图12所述,操作S130可以包括确定(操作S1311)第一电流的感测的电平IRESET和第一电流的平均电平IRESET_M之间的差。在操作S1311期间,可以确定第一电流的感测的电平IRESET和平均电平IRESET_M之间的差是否可以落入偏移范围之内。然后,当该差可能大于偏移范围时,可以执行改变(操作S1313或S1314)第二电压。当该差可能小于偏移范围时,可以执行保持(操作S1315)第二电压。
具体地,在改变第二电压的操作1313或1314中,当感测的电平IRESET可能小于第一电流的平均电平IRESET_M时,可以将第二电压改变为大于第二电压的第三电压(操作S1313)。此外,当感测的电平IRESET可能大于第一电流的平均电平IRESET_M时,可以将第二电压改变为小于第二电压的第四电压(操作S1314)。
在可以执行操作S130之后,为了对数据重新编程,可以执行向可变电阻器件施加第二电压(例如,设置电压VSET)的操作S140,以及可以执行向可变电阻器件施加第一电压(例如,重置电压VRESET)的操作S150。如参考图14所述,在可以执行操作S150之后,可以执行感测流过可变电阻器件的第一电流(例如,重置电流IRESET)的操作S160。也就是说,为了提高可以存储在可变电阻器件中的数据的可靠性,可以重复操作110、120、125、130、140、150和160,从而形成持久(endurance)循环。
图17是示出了根据另一个示例实施例的操作包括可变电阻器件的半导体器件的方法的流程图。图17中示出的方法可以是参考图16描述的方法的修改。在下文中,将不给出重复的说明。
参考图17所述,操作S130可以包括确定(操作S1311)第一电流的感测的电平IRESET和第一电流的平均电平IRESET_M之间的差。在操作S1311期间,可以确定第一电流的感测的电平IRESET和平均电平IRESET_M之间的差是否可以落入偏移范围之内。然后,当该差可能大于偏移范围时,可以执行改变(操作S1313或S1314)偏移范围。当该差可能小于第二范围时,可以完成持久循环。在这种情况下,可以将数据存储完成信号发送到控制器(未示出),因而控制器可以响应于读信号输出数据。
图18是根据示例实施例的包括可变电阻器件R的半导体器件的电路图。
在图18中,半导体器件可以是例如非易失性存储器件,并且其单位单元(unit cell)MC1可以包括可变电阻器件R和二极管D。可变电阻器件R可以是基本上与图1的可变电阻器件10或图2的可变电阻器件10’相同。可变电阻器件R的第一端可以连接到位线BL,以及其第二端可以连接到二极管D。二极管D可以双向工作,并且可以根据施加于字线WL的电压选择单位单元MC1。
如果半导体器件可能是单比特非易失性存储器件,则当重置电压可以施加于可变电阻器件R时,可变电阻器件R可以从低电阻状态切换到高电阻状态并且数据'0'可以被写到半导体器件,以及当设置电压可以施加于可变电阻器件R时,可以从高电阻状态切换到低电阻状态并且数据‘1’可以被写到半导体器件。在这种情况下,可以基于当可变电阻器件R可以处于高电阻状态时流过可变电阻器件R的重置电流的偏移,例如基于可变电阻器件R的关断电阻的偏移,确定设置电压。
图19是根据另一个示例实施例的包括可变电阻器件的半导体器件的电路图。参考图19,半导体器件可以是例如非易失性存储器件,并且其单位单元MC2可以包括可变电阻器件R和存取晶体管T。可变电阻器件R可以基本上与图1的可变电阻器件10或图2的可变电阻器件10’相同。可变电阻器件R的第一端可以连接到位线BL,以及其第二端可以连接到存取晶体管T。存取晶体管T可以包括连接到字线WL的栅极、可以连接到可变电阻器件R的第二端的漏极和可以连接到源级线SL的源极。存取晶体管T可以根据施加于字线WL的电压而接通或截止以选择单位单元MC2。
如果半导体器件可能是单比特非易失性存储器件,则当重置电压可以施加于可变电阻器件R时,可变电阻器件R可以从低电阻状态切换到高电阻状态并且数据'0'可以被写到半导体器件,以及当设置电压可以施加于可变电阻器件R时,可变电阻器件R可以从高电阻状态切换到低电阻状态并且数据‘1’可以被写到半导体器件。在这种情况下,可以基于当可变电阻器件R可能处于高电阻状态时流过可变电阻器件R的重置电流的偏移,例如,基于可变电阻器件R的关断电阻的偏移,确定设置电压。
图20是图19的半导体器件的剖视图。
参考图20,可以在半导体衬底100的区域中形成绝缘层105以便定义有源区。漏极区110和源极区115可以独立地形成在有源区中。栅极绝缘层120可以位于漏极区110和源极区115之间的有源区上,以及栅电极125可以位于栅极绝缘层120上。栅电极125可以延伸以充当字线或可以连接到字线(未示出)。栅电极125、漏极区110和源极区115可以全体形成存取晶体管T。
第一中间层绝缘层130可以形成在存取晶体管T上,以及第一接触插塞(contact plug)CP1和第二接触插塞CP2可以形成在第一中间层绝缘层130中。源极区115可以经由第一接触插塞CP1连接到源级线SL,以及漏极区110可以经由第二接触插塞CP2连接到下电极140。
第二中间层绝缘层160可以形成在第一中间层绝缘层130上,以及下电极140、可变电阻材料层145和上电极150可以依次形成在第二中间层绝缘层160的区域中。上电极150可以经由第三接触插塞CP3连接到位线170。下电极140、可变电阻材料层145和上电极150可以全体形成可变电阻器R。可变电阻器R可以对应于可变电阻器件10。
到目前为止,上面已经详细地描述了根据一些示例实施例的可变电阻器件可以包括在单比特非易失性存储器件中的情况。但是,可变电阻器件的每一个可以包括在诸如多比特非易失性存储器件之类的半导体器件中。
但是,根据一个或多个示例实施例的可变电阻器件可以包括在逻辑门中以便用于逻辑电路中。在这种情况下,逻辑电路的大小可以减小,从而提高整个器件的集成度。具体地,根据示例实施例的可变电阻器件可以应用于可调电存储器(memristor)。因而,可调电存储器可以基本上以类似于图7至13的操作半导体器件的方法的方式工作。这里,“可调电存储器”是指例如可以存储电流的方向和数值并且电阻根据存储的电流的方向和数值而变化的器件。
图21是根据示例实施例的存储卡200的示意框图。参考图21,存储卡200可以包括控制器210和存储单元220。控制器210和存储单元220可以被布置以彼此交换电信号。例如,如果控制器210向存储单元220提供命令,则存储单元220可以向控制器210发送数据。存储单元220可以包括非易失性存储器件,非易失性存储器件包括根据示例实施例的可变电阻器件。
存储卡200可以被用作包括各种类型的卡中的一个的存储器件,例如存储棒卡、智能媒体(SM)卡、安全数字(SD)卡、迷你SD卡或多媒体卡(MMC)。
图22是示出了根据示例实施例的电子系统300的示意性框图。参考图22,电子系统300可以包括处理器310、存储单元320、输入/输出(I/O)设备330和接口单元340。电子系统300可以是移动系统或能够发送和接收信息的系统。移动系统可以是个人数字助理(PDA)、便携式计算机、网络板、无线电话、移动电话、数字音乐播放器或存储卡。
处理器310可以运行程序并可以控制电子系统300。处理器310可以是例如微处理器、数字信号处理器、微控制器等等。
I/O设备330可以用来向电子系统300输入数据或从电子系统300输出数据。电子系统300可以经由I/O设备330连接到诸如个人计算机(PC)或网络之类的外部设备(未示出)以便与外部设备交换数据。I/O设备330可以例如是键区、键盘或显示器。
存储单元320可以存储用于操作处理器310的代码和/或数据,和/或可以存储由处理器310处理的数据。存储单元320可以包括非易失性存储器件,非易失性存储器件包括根据示例实施例的可变电阻器件。
接口单元340可以被用作电子系统300可以用来与外部设备(未示出)交换数据的路径。处理器310、存储单元320、I/O设备330和接口单元340可以经由总线350彼此通信。
例如,电子系统300可以用在移动电话、MP3播放器、导航仪、便携式多媒体播放器(PMP)、固态驱动器(SSD)或家用电器中。
图23是用于根据示例实施例的半导体器件50的示意性框图。如图23中所示,半导体器件50包括存储阵列20、控制电路30和输出电路40。存储阵列20可以包括多个单位单元MC1和/或MC2,如图18-20中所示,但是示例实施例不限于此。控制电路30可操作地连接至存储阵列20,并被配置为从单位单元MC1和/或MC2的可变电阻器件R感测重置电流IRESET和/或设置电流ISET。控制电路30被配置为接收指示从单位单元MC1和/或MC2的可变电阻器件R感测的电流(例如重置电流IRESET和/或设置电流ISET)的信号。控制电路30被配置为促成重置电压VRESET和/或设置电压VSET施加到单位单元MC1和/或MC2的可变电阻器件R上,例如通过促成电压施加到单位单元MC1和/或MC2中的可变电阻器件R的上与下电极之间。基于感测的重置电流IRESET,控制电路30确定设置电压VSET,并促成该设置电压VSET施加到单位单元MC1和/或MC2的可变电阻器件R。控制电路30可以根据前面在图11-14和16-17中描述的方法来确定设置电压,但是示例实施例不限于此。输出电路40可操作地连接至存储阵列20和控制电路30。输出电路40被配置为在控制电路30的控制下输出例如从存储阵列20读出的数据。
如上所述,根据示例实施例,可以基于重置电流的偏移,例如可变电阻器件的关断电阻的偏移来确定可以包含在半导体器件中的可变电阻器件的设置电流,从而改善可变电阻器件的“关断”电流的偏移,并相应地改善包括该可变电阻器件的半导体器件的可靠性。
根据一个或多个以上示例实施例,当包括在半导体器件中的可变电阻器件从“关断”状态切换到“导通”状态时可能发生的过冲或下冲可以降低,从而提高了半导体器件的寿命。
虽然已经详细地示出并描述了一些示例实施例,但是一位本领域普通技术人员将理解,在不脱离权利要求的精神和范围的情况下,可以对其进行形式和细节上的改变。
对相关申请的交叉引用
此申请是要求于2010年11月5日提交的美国专利申请No.13/307,672的优先权的部分继续申请,要求于2011年3月11日向韩国特许厅提交的韩国专利申请No.10-2011-0021869的优先权。此申请还要求于2011年8月22日向韩国特许厅(KIPO)提交的韩国专利申请No.10-2011-0083579的优先权。通过引用将每一个上述申请的全部内容合并于此。

Claims (26)

1.一种操作包括可变电阻器件的半导体器件的方法,该方法包括:
第一操作,向可变电阻器件施加第一电压,以将该可变电阻器件的电阻值从第一电阻值改变为第二电阻值,
第二电阻值与第一电阻值不同;
第二操作,感测流过被施加第一电压的可变电阻器件的第一电流;
第三操作,确定该第一电流是否落入与多电平数据的电平对应的测试范围之内;
第四操作,当该第一电流落入该测试范围之内时,基于感测的第一电流的偏移确定用于将该可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压;
第五操作,向该可变电阻器件施加该第二电压;以及
第六操作,重复向被施加该第二电压的可变电阻器件施加该第一电压。
2.如权利要求1所述的方法,其中该第二电阻值大于第一电阻值。
3.如权利要求1所述的方法,其中该第一电阻值是设置电阻,以及该第二电阻值是重置电阻。
4.如权利要求1所述的方法,其中该第二操作包括:
在感测流过被施加第一电压的可变电阻器件的第一电流之前向可变电阻器件施加读电压,
读电压具有小于第一电压的幅度的幅度。
5.如权利要求1所述的方法,其中该第三操作包括:
当该第一电流大于该测试范围时,再次执行该第一至第三操作。
6.如权利要求5所述的方法,其中该第三操作包括:
当该第一电流小于该测试范围时,向该可变电阻器件施加第二电压以将该可变电阻器件从第二电阻值改变为第一电阻值,以及
再次依次执行该第一至第三操作。
7.如权利要求1所述的方法,其中该第四操作包括:比较该第一电流的偏移与第一电流的平均电平。
8.如权利要求7所述的方法,其中该第四操作包括以下至少一者:
如果该第一电流的感测的电平和该第一电流的平均电平之间的差大于偏移范围,则改变该第二电压;以及
如果该第一电流的感测的电平和该第一电流的平均电平之间的差小于该偏移范围,则保持第二电压。
9.如权利要求8所述的方法,其中该第四操作包括以下至少一者:
如果该第一电流的感测的电平小于该第一电流的平均电平,则将该第二电压改变为比第二电压大的第三电压,以及
如果该第一电流的感测的电平大于该第一电流的平均电平,则将该第二电压改变为比第二电压小的第四电压。
10.如权利要求8所述的方法,其中所述改变第二电压包括:改变第二电压的幅度和脉冲宽度中的至少一个。
11.如权利要求7所述的方法,其中该第四操作包括以下至少一者:
当该第一电流的感测的电平和该第一电流的平均电平之间的差大于偏移范围时,改变该第二电压;以及
当该第一电流的感测的电平和该第一电流的平均电平之间的差小于该偏移范围时,向控制器发送数据存储完成信号。
12.如权利要求1所述的方法,其中该第四操作包括:确定第二电压以使得第二电压的变化随着第一电流的偏移的增大而增大。
13.如权利要求1所述的方法,还包括:
第七操作,感测流过被施加第一电压的可变电阻器件的第一电流。
14.一种操作包括可变电阻器件的半导体器件的方法,该方法包括:
向该可变电阻器件施加第一电压,以将该可变电阻器件的电阻值从第一电阻值改变为第二电阻值,
第二电阻值与第一电阻值不同;
感测流过被施加第一电压的可变电阻器件的第一电流;
基于该第一电流的偏移确定用于将该可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压;
向该可变电阻器件施加该第二电压;以及
向被施加该第二电压的可变电阻器件施加该第一电压。
15.如权利要求14所述的方法,还包括:
确定该第一电流是否落入与多电平数据的电平对应的测试范围之内。
16.一种操作包括可变电阻器件的半导体器件的方法,该方法包括:
第一操作,向可变电阻器件施加第一电压,以将可变电阻器件的电阻值从第一电阻值改变为第二电阻值,
第二电阻值与第一电阻值不同;
第二操作,感测流过被施加第一电压的可变电阻器件的第一电流;
第三操作,确定第一电流是否落入与多电平数据的电平对应的测试范围之内;
第四操作,
当第一电流大于测试范围时,
重复第一至第三操作,
当第一电流小于测试范围时,
将可变电阻器件的电阻值改变为第一电阻值,并重复第一至第三操作,及
当第一电流落入测试范围内时,
基于感测的第一电流的偏移,确定用于将可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压,
向可变电阻器件施加第二电压;以及
向被施加第二电压的可变电阻器件施加第一电压。
17.如权利要求16所述的方法,其中第二电阻值大于第一电阻值。
18.如权利要求16所述的方法,其中
第一电阻值是设置电阻,而
第二电阻值是重置电阻。
19.如权利要求16所述的方法,其中可变电阻器件包括:
可变电阻材料层,包括钙钛矿材料和过渡金属氧化物之一。
20.如权利要求16所述的方法,其中第二操作包括:
在感测流过被施加第一电压的可变电阻器件的第一电流之前,向可变电阻器件施加读电压,
读电压具有小于第一电压幅度的幅度。
21.如权利要求16所述的方法,其中可变电阻器件包括:
下电极;
上电极;及
在下电极和上电极之间的可变电阻材料层。
22.如权利要求16所述的方法,其中
第一电压是用于将可变电阻器件改变为高电阻状态的重置电压,而
第二电压是用于将可变电阻器件改变为低电阻状态的设置电压。
23.如权利要求16所述的方法,进一步包括:
第七操作,感测流过被施加第一电压的可变电阻器件的第一电流。
24.一种可变电阻器件,包括:
第一电极和第二电极;
在第一和第二电极之间的可变电阻材料层;及
控制电路,可操作地连接至可变电阻材料层,
该控制电路被配置为,
促成第一操作,在可变电阻器件的第一和第二电极之间施加第一电压,以将可变电阻器件的电阻值从第一电阻值改变为第二电阻值,
第二电阻值与第一电阻值不同,
促成第二操作,感测流过被施加第一电压的可变电阻器件的第一电流,
促成第三操作,确定第一电流是否落入与多电平数据的电平对应的测试范围之内,
促成第四操作,
当第一电流没有落入测试范围之内时,
重复第一至第三操作,而
当第一电流落入测试范围内时,
基于感测的第一电流的偏移,确定用于将可变电阻器件的电阻值从第二电阻值改变为第一电阻值的第二电压,
在可变电阻器件的第一和第二电极之间施加第二电压,以及
向被施加第二电压的可变电阻器件施加第一电压。
25.一种存储卡,包括:
如权利要求24所述的半导体器件;及
控制器,可操作地连接至该半导体器件。
26.一种电子系统,包括:
如权利要求24所述的半导体器件;
处理器;
总线,可操作地将该半导体器件连接至该处理器。
CN2012102981652A 2011-08-22 2012-08-21 操作包括可变电阻器件的半导体器件的方法 Pending CN102956263A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0083579 2011-08-22
KR1020110083579A KR20130021198A (ko) 2011-08-22 2011-08-22 가변 저항 소자를 포함하는 반도체 장치의 동작 방법

Publications (1)

Publication Number Publication Date
CN102956263A true CN102956263A (zh) 2013-03-06

Family

ID=46785243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102981652A Pending CN102956263A (zh) 2011-08-22 2012-08-21 操作包括可变电阻器件的半导体器件的方法

Country Status (4)

Country Link
EP (1) EP2562763B1 (zh)
JP (1) JP5978063B2 (zh)
KR (1) KR20130021198A (zh)
CN (1) CN102956263A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337253A (zh) * 2013-05-29 2013-10-02 北京大学 一种rram逻辑器件的级联系统及方法
CN107342105A (zh) * 2016-04-28 2017-11-10 华邦电子股份有限公司 电阻式记忆胞的写入方法及电阻式内存
CN107527652A (zh) * 2016-06-15 2017-12-29 华邦电子股份有限公司 存储器系统及其操作方法
CN107818806A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体存储装置
CN114898793A (zh) * 2017-03-22 2022-08-12 铠侠股份有限公司 半导体存储装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130026803A (ko) * 2011-09-06 2013-03-14 삼성전자주식회사 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
CN110675906B (zh) * 2018-07-03 2021-10-08 华邦电子股份有限公司 电阻式随机存取存储单元的检测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8593853B2 (en) * 2010-03-30 2013-11-26 Panasonic Corporation Nonvolatile storage device and method for writing into the same
JP5626529B2 (ja) * 2011-02-08 2014-11-19 ソニー株式会社 記憶装置およびその動作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337253A (zh) * 2013-05-29 2013-10-02 北京大学 一种rram逻辑器件的级联系统及方法
CN103337253B (zh) * 2013-05-29 2016-02-03 北京大学 一种rram逻辑器件的级联系统及方法
CN107342105A (zh) * 2016-04-28 2017-11-10 华邦电子股份有限公司 电阻式记忆胞的写入方法及电阻式内存
CN107527652A (zh) * 2016-06-15 2017-12-29 华邦电子股份有限公司 存储器系统及其操作方法
CN107818806A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体存储装置
CN107818806B (zh) * 2016-09-13 2021-08-27 东芝存储器株式会社 半导体存储装置
CN114898793A (zh) * 2017-03-22 2022-08-12 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
EP2562763A3 (en) 2014-11-12
JP5978063B2 (ja) 2016-08-24
EP2562763B1 (en) 2019-10-02
KR20130021198A (ko) 2013-03-05
EP2562763A2 (en) 2013-02-27
JP2013045496A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
EP2469541B1 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
US10090048B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
US8482955B2 (en) Resistive memory sensing methods and devices
CN102982842A (zh) 包括可变电阻元件的半导体器件和操作半导体器件的方法
CN102956263A (zh) 操作包括可变电阻器件的半导体器件的方法
US8654559B2 (en) Semiconductor memory device
US9627057B2 (en) Programming two-terminal memory cells with reduced program current
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
US8619457B2 (en) Three-device non-volatile memory cell
US8773888B2 (en) Method of operating semiconductor device including variable resistance device
US8514607B2 (en) Semiconductor memory device
CN111179991B (zh) 阻变存储阵列及其操作方法、阻变存储器电路
KR101323779B1 (ko) 활성 이온 인터페이스 영역을 갖는 비휘발성 메모리
CN102347073A (zh) 非易失性可变电阻元件的电阻控制方法
US8611131B2 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
WO2017023374A1 (en) Resistive switching memory having a resistor, diode, and switch memory cell
US20160163979A1 (en) Resistive memory devices
KR20120073086A (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US20150221701A1 (en) Memory device and memory cell array

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306