CN102938400B - 一种电感结构 - Google Patents

Abstract

本发明公开了一种电感结构，包括片上电感以及位于所述片上电感下方的屏蔽层，所述屏蔽层包括多屏蔽单元，所述屏蔽单元与所述片上电感所产生的涡电流方向正交，所述屏蔽单元由MOS晶体管或金属线或多晶硅组成，且所述多个屏蔽单元中至少一个由MOS晶体管组成，所述MOS晶体管的源极和漏极接地。本发明充分利用片上电感下方的面积以实现稳压晶体管的功能。

Description

一种电感结构

技术领域

本发明涉及集成电路领域，特别涉及一种集成电路片上电感结构。

背景技术

电感是射频收发机前端中的重要无源器件，射频前端收发机模块需要用到集成电感的主要有：电感结构、功率放大器、振荡器、上变频混频器等。电感在这些模块中均扮演了重要的作用。

以电感结构为例，电感结构是射频收发机中的重要模块之一，主要用于通讯系统中将接收自天线的信号放大，便于后级的接收机电路处理。正是由于噪声放大器位于整个接收机紧邻天线的最先一级，它的特性直接影响着整个接收机接收信号的质量。对于电感结构来说，电感的性能直接决定了电感结构的增益、噪声、阻抗匹配等。

通常来说，Q值是一个电感性能的重要指标之一，较高的Q值意味着电感的储能损耗更少，也就是说电感与衬底之间的隔离较好。另外，对一个电感的评估除了电感值、Q值等常规性能指标外，在射频系统中还包括电感对其他电路的影响，如果电感本身与周围电路的隔离较好，那么电感在工作中将会不影响其他电路的工作。由于硅集成电感的面积通常较大，如何在保证电感性能的同时，加强电感与衬底、电感与其他电路的隔离，对于应用于射频前端的模块来说有着重要的意义。

图1所示为现有技术中电感结构的示意图，其通过衬底无源掩蔽层的结构来实现电感与衬底的隔离。通常来说，对于一个8层金属层次的集成电路芯片而言，顶层金属和次顶层金属常用来制作集成电感1，而第一层金属则用来制作如图1所示的位于电感1下方的无源掩蔽隔离层2，无源掩蔽隔离层2由多条独立且本身呈90度直角形状的第一层金属线构成。这些第一层金属线与集成电感1所产生的涡电流方向垂直，从而达到无源掩蔽隔离层2切断电感电磁效应对衬底的影响。值得注意的是，由于电感的面积通常较大（如300微米×300微米），在其下方制作无源掩蔽层固然能起到电磁隔离的作用，但是却没有有效利用电感下方的面积。

发明内容

本发明的主要目的在于克服现有技术的缺陷，充分利用电感区域下方的面积，使屏蔽层兼具隔离和稳压晶体管的作用。

为达成上述目的，本发明提供一种电感结构，包括片上电感以及位于所述片上电感下方的屏蔽层，所述屏蔽层包括多个屏蔽单元，所述多个屏蔽单元形成至少一个屏蔽区域，所述屏蔽单元与所述片上电感所产生的涡电流方向正交，所述屏蔽单元由MOS晶体管或金属线或多晶硅组成，且所述多个屏蔽单元中至少一个屏蔽单元由MOS晶体管组成，所述MOS晶体管的源极和漏极接地。

进一步的，所述MOS晶体管的栅极接电源，其源极和漏极通过接触孔由金属连线引出接地；所述MOS晶体管的栅极为多晶硅栅。

进一步的，每个所述屏蔽单元均由一个MOS晶体管组成。

进一步的，每个所述屏蔽单元均由相邻共用源极和漏极的多个MOS晶体管组成。

进一步的，所述片上电感为正方形螺旋线圈，所述屏蔽单元的个数为4N个，且所述4N个屏蔽单元以所述片上电感的中心对称分布形成4个所述屏蔽区域，每个所述屏蔽区域的N个所述屏蔽单元均为直角形且以一定间距以相同方向向外发散排列，其中N为大于等于1的整数。

进一步的，所述MOS晶体管的沟道宽度和源漏宽度相同。

进一步的，所述屏蔽区域之间具有间隔。

本发明的优点在于，将有源晶体管作为电感结构的屏蔽层，能够起到片上电感与衬底，片上电感与其他电路之间的隔离作用。进一步的，屏蔽层更能够形成MOS电容连接于电源和地之间起到稳压作用，从而充分利用了片上电感下方的较大面积，相较于现有技术，有效节省了传统电源电压稳压MOS晶体管在芯片上占用的面积。

附图说明

图1为现有技术中电感结构的示意图。

图2为本发明实施例电感结构的示意图。

图3为本发明另一实施例电感结构的示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明的电感结构包括片上电感和位于片上电感下方的屏蔽层。其中，片上电感由顶层金属和次顶层金属制作而成，屏蔽层包括多个屏蔽单元，这些屏蔽单元形成至少一个屏蔽区域。这些屏蔽单元的排布方式与现有技术中无源掩蔽隔离层中第一层金属的排布方式相同，也即是与片上电感所产生的涡电流方向正交，从而能够切断电感电磁效应对衬底的影响。片上电感可为正方形螺旋线圈，屏蔽单元呈直角形状。片上电感也可为圆形螺旋线圈，而屏蔽单元则可为直线形状从片上电感中心向外发散。屏蔽单元可由MOS晶体管，或金属线，或多晶硅组成，但在这些屏蔽单元中至少有一个屏蔽单元是由MOS晶体管组成。MOS晶体管由标准集成电路工艺制造而成，包括有源区，源极，漏极和栅极。栅极例如是多晶硅栅，源极和漏极通过接触孔由金属连线引出。值得注意的是，其中源极和漏极是通过接触孔由金属连线引出至接地，因此相当于在片上电感下方形成了多条与涡电流方向正交的接地金属线，从而能够很好地在片上电感磁场和衬底，以及片上电感磁场和其他电路之间实现隔断，使得衬底损耗减小，同时也减小了对其他电路器件的信号串扰。较佳的，MOS晶体管的栅极接电源电压。由于MOS晶体管的源极和漏极接地，MOS晶体管的栅极接电源电压之后则相当于在电源电压和地之间连接了一个MOS电容，从而MOS晶体管同时可作为电源电压稳压管，起到电源电压的稳压作用。

图2所示为本发明第一实施例的电感结构的示意图。请参考图2，片上电感1为正方形螺旋线圈，由顶层金属和次顶层金属制作而成。屏蔽层的每个屏蔽单元均由一个MOS晶体管组成，MOS晶体管包括有源区3，源极S，漏极D和栅极2。栅极2例如是多晶硅栅，源极S和漏极D通过接触孔4由金属连线引出至接地。本实施例中，屏蔽单元也即是MOS晶体管的个数为12个，在片上电感1的中心对称分布形成4个屏蔽区域，每个屏蔽区域具有3个MOS晶体管。在其他实施例中，MOS晶体管的数量也可为4个，8个，16个，……，同样片上电感1的中心对称分布形成4个屏蔽区域，本发明并不限于此。同一屏蔽区域的MOS晶体管均为直角形且以相同方向向外发散排列，且MOS晶体管之间相互独立也具有直角形间距。4个屏蔽区域之间形成“十”字型间隔。由于MOS晶体管源极和漏极接地，其等效为直角形的接地金属线，因此能够很好地屏蔽正方形螺旋线圈的磁场干扰。此外，MOS晶体管的沟道宽度和源漏宽度均相同，利于批量生产。

较佳的，MOS晶体管的栅极2接电源电压。由于MOS晶体管的源极S和漏极D接地，MOS晶体管的栅极2接电源电压之后则相当于在电源电压和地之间连接了一个MOS电容，从而MOS晶体管同时可作为电源电压稳压管，起到电源电压的稳压作用。值得指出的是，对于传统电源电压稳压MOS晶体管来说，为了保证MOS电容值足够大，通常需要很大的MOS晶体管面积且会独立占据集成电路芯片的相当一部分面积，造成芯片的面积成本增加。而本发明的电感结构是利用MOS晶体管来形成片上电感下方的屏蔽层，MOS晶体管可等效为电源电压稳压管，因此充分利用了片上电感区域下方的较大面积，无需再额外增加芯片面积设置稳压MOS晶体管，有效节省的成本。较佳的，本实施例中的屏蔽单元全部为相互独立的MOS晶体管，从而形成的MOS电容值也足够大。

图3所示为本发明第二实施例的电感结构示意图，其与第一实施例中电感结构的区别在于，屏蔽层的每个屏蔽单元均由多个MOS晶体管组成，且这些MOS晶体管中相邻的MOS晶体管之间共用源极S和漏极D。具体来说，屏蔽层具有4个屏蔽单元，分别为第一屏蔽单元，第二屏蔽单元，第三屏蔽单元和第四屏蔽单元。每个屏蔽单元由3个相邻共用源漏极的MOS晶体管组成。这4个屏蔽单元在片上电感1的中心对称分布形成4个屏蔽区域，每个屏蔽区域的屏蔽单元均为直角形且以相同方向向外发散排列。在其他实施例中，屏蔽单元的数量也可为8个，16个，……，同样以片上电感1的中心对称分布形成4个屏蔽区域，且每个屏蔽区域的屏蔽单元均为直角形且以一定间距以相同方向向外发散排列，本发明并不限于此。4个屏蔽区域之间形成“十”字型间隔。由于每个屏蔽单元中，相邻的MOS晶体管共用源极S和漏极D，且源极S和漏极D接地，MOS晶体管栅极2接电源电压，MOS晶体管之间不再具有间距，如此一来就能够更大地提高片上电感区域下方的面积利用率，使得MOS晶体管等效的MOS稳压电容更大，从而更好地实现了电源电压和地之间的稳压效果。此外，MOS晶体管沟道宽度和源漏宽度均相同，可利于批量生产。

综上，本发明所提出的电感结构，将有源晶体管作为电感结构屏蔽层的屏蔽单元，不仅能够起到片上电感与衬底，片上电感与其他电路之间的隔离作用，更能够形成连接于电源和地之间的MOS电容以起到稳压作用。因此，相较于现有技术，本发明充分利用了片上电感下方的较大面积，有效减少了传统电源电压稳压MOS晶体管在芯片上占用的面积，节省了成本。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (7)

1.一种电感结构，包括片上电感以及位于所述片上电感下方的屏蔽层，所述屏蔽层包括多个屏蔽单元，所述多个屏蔽单元形成至少一个屏蔽区域，所述屏蔽单元与所述片上电感所产生的涡电流方向正交，其特征在于，

所述屏蔽单元由MOS晶体管或金属线或多晶硅组成，且所述多个屏蔽单元中至少一个屏蔽单元由MOS晶体管组成，所述MOS晶体管的源极和漏极通过接触孔由金属连线引出接地。

2.根据权利要求1所述的电感结构，其特征在于，所述MOS晶体管的栅极为多晶硅栅且接电源。

3.根据权利要求2所述的电感结构，其特征在于，每个所述屏蔽单元均由一个MOS晶体管组成。

4.根据权利要求2所述的电感结构，其特征在于，每个所述屏蔽单元均由相邻共用源极和漏极的多个MOS晶体管组成。

5.根据权利要求3或4所述的电感结构，其特征在于，所述片上电感为正方形螺旋线圈，所述屏蔽单元的个数为4N个，且所述4N个屏蔽单元以所述片上电感的中心对称分布形成4个所述屏蔽区域，每个所述屏蔽区域的N个所述屏蔽单元均为直角形且以一定间距以相同方向向外发散排列，其中N为大于等于1的整数。

6.根据权利要求3或4所述的电感结构，其特征在于，所述MOS晶体管的沟道宽度和源漏宽度相同。

7.根据权利要求5所述的电感结构，其特征在于，所述屏蔽区域之间具有间隔。