CN102915964A - 制造包括多个双极晶体管的ic的方法和包括多个双极晶体管的ic - Google Patents
制造包括多个双极晶体管的ic的方法和包括多个双极晶体管的ic Download PDFInfo
- Publication number
- CN102915964A CN102915964A CN2012102700555A CN201210270055A CN102915964A CN 102915964 A CN102915964 A CN 102915964A CN 2012102700555 A CN2012102700555 A CN 2012102700555A CN 201210270055 A CN201210270055 A CN 201210270055A CN 102915964 A CN102915964 A CN 102915964A
- Authority
- CN
- China
- Prior art keywords
- emitter
- capping layer
- layer
- bipolar transistor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 13
- 230000004224 protection Effects 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims 4
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000003475 lamination Methods 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000000670 limiting effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 108010023321 Factor VII Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
- H10D84/0119—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs
- H10D84/0121—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs the complementary BJTs being vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/67—Complementary BJTs
- H10D84/673—Vertical complementary BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种制造集成电路的方法，该集成电路包括多个双极晶体管，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，该方法包括：提供包括多个第一隔离区域(12)的衬底(10)，每个第一隔离区域通过包括所述双极晶体管之一的集电极杂质的有源区(11)与第二隔离区域隔开；在所述衬底上形成基极叠层(14)；在第一类型双极晶体管的区域中的基极叠层上形成具有第一有效厚度的第一发射极覆盖层(14’)；在第二类型双极晶体管的区域中的基极叠层上形成具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层(14’)；以及在每个所述双极晶体管的发射极覆盖层上形成发射极(24)。还公开了根据这种方法制成的IC。
Description
技术领域
本发明涉及制造包括多个双极晶体管的集成电路，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，该方法包括：提供包括多个第一隔离区域的衬底，每个第一隔离区域通过有源区与第二隔离区域隔开，所述有源区包括所述双极晶体管之一的集电极杂质；以及在所述衬底上形成基极叠层。
本发明还涉及以这种方式制造的IC。
背景技术
现今，多种电子器件结合以射频工作的功能性，如移动通信装置。这种功能性的以低成本方式的实施决不是微不足道的。公知的是双极晶体管特别适合处理射频(RF)域中的信号。然而，基于硅双极晶体管技术的集成电路(IC)比例如互补金属氧化物半导体(CMOS)IC贵得多，并且器件特征尺寸的按比例缩小更容易在CMOS技术中实现。CMOS技术的低成本特性已经导致将CMOS技术接受为用于包括IC的多种半导体部件制造的主流选择技术。
然而，CMOS晶体管的击穿特性限制了CMOS晶体管在RF应用中的有效性，除非在CMOS工艺中实施昂贵的措施以改善这些特性。这些昂贵的措施通常阻止RF-CMOS技术用于制造诸如模拟混合信号(AMS)器件之类的小体积器件。为此原因，已经作出努力来采用CMOS工艺流程生产双极晶体管，从而提供其中双极晶体管可以用于处理RF信号的混合技术IC。在WO2010/066630 A1中提供了这种IC的示例。
工艺开发者面临的挑战是：CMOS工艺的改造数量应当保持较小，同时产生能够处理高频信号的优质双极晶体管。例如可以在WO2003/100845 A1中发现包括在CMOS工艺流程中形成的异质结双极晶体管的低复杂性IC的示例。
这种双极晶体管的示例在图1中示出，并包括硅衬底10，硅衬底10包括有源区11，例如通过在衬底10中提供掩埋层或者通过将杂质注入到衬底10中在有源区11中形成双极晶体管的集电极。有源区11被限定在隔离区域12之间，例如浅沟隔离(STI)区域。双极晶体管还包括包含外延生长基极层的叠层，外延生长基极层作为单晶区域14生长在硅衬底10上以及作为多晶区域14’生长在隔离区域12上。氮化物层(未示出)可以存在于隔离区域12上以促进基极层部14’的外延生长。多晶硅基极接触层16存在于基极层上，所述多晶硅基极接触层16由电绝缘层18覆盖。发射极窗口28被限定在有源区11的上方，在发射极窗口28中形成发射极材料24，例如As掺杂多晶硅，其通过发射极窗口28中的侧墙隔离物22以及通过用于发射极材料24的电绝缘层18与基极接触层16电绝缘，发射极材料24沉积在发射极窗口28的外面，例如发射极接触。发射极材料24通过另一个电绝缘部20与本征基极区14电绝缘。发射极24的外扩散区域26由这些部分20围绕。
当这种混合CMOS和双极晶体管器件要求双极晶体管用于不同的目的，如高频以及高压应用领域时，在这种器件中出现复杂化。双极晶体管的针对高频应用的优化设计参数倾向于不同于双极晶体管针对高压应用的优化设计参数，因为高频应用所希望的电流增益的增加(因为电流增益的增加使得能够实现高的截止频率并改善噪声性能)通常是通过由增加的集电极电流密度(这在高压应用中是非常不希望的)引起的击穿电压(即，开路-基极击穿电压BVCEO)的减小实现的。因此存在对其中可以解决这种问题的制造方法和IC的需求。
发明内容
本发明试图提供一种用于制造包括分别为高频应用和高压应用优化的双极晶体管的IC的方法。
本发明试图提供一种包括分别为高频应用和高压应用优化的双极晶体管的IC。
根据本发明的第一方面，提供了一种制造集成电路的方法，该集成电路包括多个双极晶体管，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，该方法包括：提供包括多个第一隔离区域的衬底，每个第一隔离区域通过包括所述双极晶体管之一的集电极杂质的有源区与第二隔离区域隔开；在所述衬底上形成基极叠层；在第一类型双极晶体管的区域中的基极叠层上形成具有第一有效厚度的第一发射极覆盖层；在第二类型双极晶体管的区域中的基极叠层上形成具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层；以及在每个所述双极晶体管的发射极覆盖层上形成发射极。
本发明基于下述认识：通过调整将基极与发射极垂直地隔开的发射极覆盖层的有效厚度，可以在较宽的范围内(例如高达因子7)调整异质结双极晶体管的集电极电流。增加有效厚度增加了发射极覆盖层的形成基极一部分的那部分的厚度，即发射极覆盖层的未被沉积在发射极覆盖层上的发射极材料中的杂质如在退化或激活步骤中掺杂的那部分的厚度。因此，通过调整发射极覆盖层的厚度，可以单独地调整不同类型的异质结双极晶体管的性能特性，例如针对高频应用的双极晶体管和针对高压应用的双极晶体管。
可以按照多种方式建立这种单独的调整。
在实施例中，形成具有第一有效厚度和第二有效厚度的发射极覆盖层的步骤包括：将第一发射极覆盖层和第二发射极覆盖层同时生长至第一厚度；在第一发射极覆盖层上选择性地形成外延生长抑制层；将第二发射极覆盖层外延生长至第二厚度；以及从第一发射极覆盖层上去除外延生长抑制层。因为可以精确地控制如外延生长Si层的生长速率，因此能够以在用于选择性地形成诸如氧化物层之类的外延生长抑制层的制造工艺中的单个附加掩模为代价，精确地控制第一发射极覆盖层和第二发射极覆盖层的相对厚度。
可替换地，该方法还包括在第一类型双极晶体管的区域中的基极叠层上选择性地形成外延生长抑制层，并且其中形成第一发射极覆盖层和第二发射极覆盖层的步骤包括：在第二类型双极晶体管的区域中的基极叠层上将第二发射极覆盖层外延生长至中间厚度；去除外延生长抑制层；以及同时生长第一发射极覆盖层至第一厚度以及第二发射极覆盖层至第二厚度，这同样具有以下优势：能够以在制造工艺中单个附加掩模为代价精确地控制第一发射极覆盖层和第二发射极覆盖层的相对厚度。
在另一个实施例中，形成第一发射极覆盖层和第二发射极覆盖层的步骤包括：将第一发射极覆盖层和第二发射极覆盖层同时形成至第二厚度；将第一发射极覆盖层选择性地氧化至最多第一厚度；以及去除第一发射极覆盖层的氧化部分。这具有可以在单个步骤中生长发射极覆盖层的优点。这可以通过下述步骤实现：在所述选择性氧化步骤之前在第二发射极覆盖层上提供图案化氧化保护掩模；以及在所述选择性氧化步骤之后去除图案化氧化保护掩模，在这种情况中在用于图案化例如可以是氮化物层的制造工艺需要单独的附加掩模。
可替换地，这可以通过所述方法实现，所述方法还包括：在所述同时形成步骤和所述选择性氧化步骤之间在第一发射极覆盖层和第二发射极覆盖层上形成另一个叠层；在所述另一个叠层中形成多个发射极窗口，暴露出第一发射极覆盖层和第二发射极覆盖层；用氮化物层给所述发射极窗口加衬里；通过掩模将SIC杂质选择性地注入到第一类型双极晶体管的有源区中；以及采用所述掩模从所述第一发射极覆盖层上的发射极窗口上选择性地去除氮化物层。该实施例具有不需要附加掩模的优点，因为SIC注入掩模重新用于氮化物层的选择性去除。
在本发明的又一个实施例中，形成第一发射极覆盖层和第二发射极覆盖层的步骤包括：将第一发射极覆盖层和第二发射极覆盖层同时形成至第二厚度；在第一发射极覆盖层和第二发射极覆盖层上形成另一个叠层；在所述另一个叠层中形成多个发射极窗口，暴露出第一发射极覆盖层和第二发射极覆盖层；采用掩模遮挡对第二类型双极晶体管的发射极窗口；以及将杂质注入到第一发射极覆盖层的上部区域中以将第一发射极覆盖层的有效厚度减小至第一有效厚度。该实施例依赖于通过将诸如砷之类的杂质注入到发射极覆盖层的一部分中而将发射极覆盖层的一部分转换成发射极层部分。
这可以采用掩模遮挡步骤来实现，所述采用掩模遮挡步骤包括沉积覆盖第二发射极覆盖层的图案化抗蚀剂层。可替换地，所述采用掩模遮挡步骤可以包括用氮化物层给所述发射极窗口加衬里；通过掩模将所述杂质选择性地注入到第一发射极覆盖层中；以及采用所述掩模从所述第一发射极覆盖层上的发射极窗口上选择性地去除氮化物层。再一次，这具有不需要附加掩模来区分不同类型的异质结双极晶体管的发射极覆盖层的厚度的优点。
优选地，形成基极叠层的步骤包括：在衬底上形成缓冲层以及在缓冲层上形成碳掺杂SiGe层。
根据本发明的另一个方面，提供了一种集成电路，该集成电路具有：包括多个双极晶体管的衬底，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管；第一类型双极晶体管包括形成在衬底中的相邻绝缘区域之间的有源区中的集电极区、形成在所述有源区上的基极叠层、以及通过具有第一有效厚度的第一发射极覆盖层与所述基极叠层隔开的发射极；并且第二类型双极晶体管包括形成在衬底中的相邻绝缘区域之间的有源区中的集电极区、形成在所述有源区上的基极叠层、以及通过具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层与所述基极叠层隔开的发射极。这种IC具有下述优点，即它包括针对单个衬底中的不同类型应用单独地优化的双极晶体管，因此总体上改善了IC的性能，并且特别地改善了双极晶体管的性能。
优选地，第一类型双极晶体管包括不同于第二类型双极晶体管的集电极分布的集电极分布。这进一步改善了每种类型的双极晶体管用于它所选择的应用领域的性能的单独化优化。
在实施例中，第一类型双极晶体管的发射极包括从基极层延伸的第一杂质分布和从第一杂质分布向发射极延伸的相反杂质类型的第二杂质分布，使得第一杂质分布具有第一厚度。
典型地，所述衬底还包括多个互补金属氧化物半导体场效应晶体管，因为本发明的多种实施例特别适合在CMOS制造工艺中形成异质结双极晶体管。
附图说明
参考附图更详细地并且作为非限制性示例描述本发明的实施例，其中：
图1示意性地描述了现有技术的异质结双极晶体管的设计；
图2示出了说明本发明原理的曲线；
图3示出了说明在图2所示的仿真中使用的异质结双极晶体管的杂质分布的曲线；
图4-7示意性地描述了本发明方法的多种实施例；以及
图8描述了包括采用图7的方法获得不同类型异质结双极晶体管的IC。
具体实施方式
应当理解，附图仅仅是示意性的且未按比例绘制。还应当理解，相同的附图标记在整个附图中用来指示相同或相似的部件。
本发明的方法可以应用于任何合适的双极晶体管的制造。现在将仅通过非限制性示例针对特定异质结双极晶体管详细说明本发明的制造方法的实施例。本领域技术人员将会理解，本发明的原理可以应用于包括垂直叠层的任何双极晶体管结构，其中发射极与多晶硅基极层横向地隔开，如根据接下来的描述将变得明白。
在本申请的上下文中，术语“双极晶体管的类型”指的是具有特定布局或结构的双极晶体管，这种特定布局或结构是已经基于该双极晶体管将在其中工作的应用领域所选择的。典型地，当参考不同类型双极晶体管时，对以相同技术实现的双极晶体管进行参考，即在相同半导体衬底中实现的双极晶体管，为此已经通过双极晶体管之间的设计变化实现不同的工作参数。
已经认识到的是：在诸如图1中示出的器件之类的异质结双极晶体管(HBT)中，单个BiCMOS技术中的高压和高频HBT的基极-发射极分布典型地是相同的，使得针对一种应用领域的垂直基极-发射极分布的优化不利地影响其它应用领域。例如，如果相同的基极-发射极叠层与不同的集电极组合将用作高压器件，则由于集电极电流密度的增加在基极电流密度不增加时导致DC电流增益增加的事实，基极-发射极分布垂直按比例缩小以实现导致用于高速HBT的高截止频率和高噪声性能的高集电极电流密度不利地影响击穿电压BVCEO。增加基极电流密度决不是微不足道的，例如由于基极电流增强还增加1/f噪声，并且还影响高频噪声特性。此外，还不存在用于增加基极电流密度的、可以以工业规模应用的容易利用的技术。
为此原因，本发明基于下述认识：即可以通过基极的垂直宽度的变化，即通过在集电极区和发射极之间的基极厚度的变化来调节集电极电流密度。特别地，本发明提供一种制造方法的实施例，其中可以利用最少附加处理步骤在不同类型的HBT之间改变基极宽度，从而使得本发明的方法由于其暗含最少的成本而在商业上有吸引力的。
在图2和图3中说明本发明的概念。
图2示出了对于不同厚度的所谓硅发射极覆盖层(其为外延生长在诸如SiGe:C层之类的基极层顶部上的硅层)，所考虑的SiGe:C HBT的集电极电流在很大程度上(即以理想范围内的因子7)修改。对于固定基极电流，这以相同的因子转换成DC电流增益修改。图3解释了集电极电流差异的起源。基极中依赖于基质材料的掺杂浓度和能带带隙的电子电势对于具有厚发射极覆盖层的晶体管都相对宽和高，因为在这种情况中，发射极覆盖层的较大部分构成基极的一部分，即该部分未由来自沉积在发射极覆盖层顶部上的诸如多晶硅发射极之类的发射极的砷过掺杂。硅相对于SiGe的较大能带带隙解释了硅中的较高的电子电势，而不论较低的硼浓度(灰点)。如果发射极覆盖层的厚度从35nm进一步减小至20-25nm，则可以进一步增加集电极电流。以这种方法，可以完全消除寄生势垒。
该示例似乎除了通过为高压器件实现比高速器件更厚的发射极覆盖层，例如50nm比35nm，原则上可以使得高压器件的集电极电流密度比高速器件的集电极电流密度更小。在实践中，这可以按照多种方式进行。
在以下附图中，将更详细地描述本发明实施例的多种非限制性示例。在这些图中，存在于单一半导体衬底或管芯上的两种类型的双极晶体管示出为彼此邻近。例如，左手侧双极晶体管可以提供针对高频应用而优化的晶体管的示例，而右手侧双极晶体管可以提供针对高压应用而优化的晶体管的示例。
在图4中示出了本发明方法的第一实施例。提供衬底10用于形成在该衬底10中形成的两种类型的HBT，所述衬底包括位于诸如浅沟隔离区之类的隔离区域12之间的有源区11。有源区典型地包括集电极区，例如由在衬底10中外延生长的掩埋层形成的掩埋集电极或注入集电极。集电极的任何合适的实施方案是可以预期的。可以针对HBT的类型优化集电极，例如通过采用位于某种类型的双极晶体管的本征基极下面的选择性注入集电极区来阻止基极推出(还已知为Kirk效应)的开始，不同的杂质分布用于不同类型的HBT以根据希望应用领域的要求调整集电极特性。例如，这可以通过采用用于形成不同类型的双极晶体管的集电极区的不同掩模组来实现。
图案化氮化物层(未示出)可以任选地形成在隔离区域12上方，同时暴露出有源区11。在这种结构上，可以外延生长基极叠层14，产生生长在单晶衬底10的暴露区域上单晶基极层，所述衬底10包括有源区11、在诸如隔离区12之类的非晶或多晶表面上的多晶基极部分或者在隔离区域12上的氮化物层(如果存在)生长的。
在优选实施例中，基极叠层14包括Si/SiGe:C叠层，通过非限制性示例可以按照如下方式形成Si/SiGe:C叠层。在外延基极层的生长之前，可以通过氢烘烤处理对暴露出的硅表面进行钝化。通过首先生长未掺杂的Si缓冲层、随后生长未掺杂的SiGe:C集电极-基极隔离物、硼掺杂SiGe:C基极和未掺杂SiGe:C基极-发射极隔离物来形成基极层。基极叠层14典型地由Si发射极覆盖层14’完成，Si发射极覆盖层14’生长至第一厚度，例如对于两个双极晶体管为35nm。如本领域技术人员将容易理解的那样，发射极覆盖层14’形成双极晶体管的基极的延伸，并且因此典型地掺杂有与基极层14相同类型的杂质，例如对于NPN晶体管为p-型杂质，或者对于PNP晶体管为n-型杂质。SiGe层中的碳含量优选为约0.2％，这些层中的锗含量优选为20％。SiGe:C层中的碳防止硼杂质从硼掺杂基极中向外扩散，如本质上已知的那样。然而应当理解，本发明的双极晶体管中的实际成分和结构并不重要；可以选择任何合适的基极结构。
根据本发明的实施例，晶体管类型之一的发射极覆盖层14’由电介质层30保护，以抑制硅在发射极覆盖层14上的外延生长。层30的合适实施例为SiO2或类似的氧化物。电介质层30的这种图案可以通过将不关键的掩模添加至包括双极晶体管的IC制造工艺的掩模组而实现。
如下一步骤中所示，该类型双极晶体管的未由电介质层30保护的发射极覆盖层14随后生长至第二厚度，例如50nm，此后以任何合适的方法(例如采用诸如HF蚀刻之类的湿法蚀刻)从第一类型双极晶体管上去除电介质层30，产生在图4的左手侧示出的包括具有第一厚度的发射极覆盖层14’的第一类型双极晶体管和图4的右手侧示出的包括具有第二厚度的发射极覆盖层14’的第二类型双极晶体管，第二厚度不同于(例如大于)第一厚度。
在针对正在制造的IC的不同类型双极晶体管形成具有不同厚度的发射极覆盖层14’之后，可以以任何合适的方式完成双极晶体管。例如，基极叠层的区域可以由蚀刻停止层部分20保护，此后多晶硅基极接触层16和诸如TEOS层之类的电介质层18可以生长在包括发射极覆盖层14’的基极叠层14上。TEOS层将基极接触层与发射极接触电绝缘。
发射极窗口28可以形成在停止在蚀刻停止层部20上的多晶硅基极接触层16中，此后侧墙隔离物22(例如氧化物侧墙隔离物或氧化物-氮化物-氧化物(ONO)侧墙隔离物)形成在发射极窗口28内，接着在所产生的结构上形成掺杂的发射极层24。基极接触层16的一部分随后暴露出，并且基极接触层16的暴露出部分和发射极层16转换成硅化物32，此后形成发射极接触34和基极接触36。重申的是：仅通过非限制性示例示出了用于在发射极覆盖层14’形成之后完成双极晶体管的上述工艺流程，并且可以选择任何合适的可替换工艺步骤来完成双极晶体管。
此外，需要注意的是：代替在将发射极覆盖层14’形成至第一厚度之后在第一类型双极晶体管上形成电介质层部分30，同样可行的是在形成发射极覆盖层14’之前在第一类型双极晶体管上(即在基极叠层14上)形成电介质层部分30。在该实施例中，发射极覆盖层14’在第二类型双极晶体管上选择性地生长至中间厚度T(i)＝T2-T1，其中T2为第二厚度，即第二类型双极晶体管上的发射极覆盖层14’的预期厚度，以及T1为第一类型双极晶体管上的发射极覆盖层14’的预期厚度。随后例如通过诸如HF蚀刻之类的湿法蚀刻去除电介质层部分30，此后第一类型双极晶体管上的发射极覆盖层14’生长至T1，以及第二类型晶体管上的发射极覆盖层14’的厚度从T(i)生长至T(i)+T1，其等于T2。
在图5中示出了用于调整硅发射极覆盖层14’的厚度的可替换实施例。再一次，衬底10包括位于诸如浅沟隔离区之类的隔离区域12之间的有源(集电极)区11，为形成在该衬底10中的两种类型的HBT提供有源区。在该结构上，可以外延生长基极叠层14，产生生长在单晶衬底10的暴露区域上的包括有源区11的单晶基极层部分和在诸如隔离区域12或隔离区域12上的氮化物层(如果存在)之类的非晶或多晶硅表面上的多晶硅基极层部分。发射极覆盖层14’在两种类型的双极晶体管上生长至第二厚度，即较大的厚度，此后减小在图5的左手侧示出的第一类型双极晶体管的厚度。
为此目的，氧化物层40和氮化物层42形成在图5的右手侧示出的第二类型双极晶体管上。这可以通过在整个衬底10上形成氧化物和氮化物叠层以及从第一类型双极晶体管上选择性地去除该叠层、从而仅暴露出这些晶体管的发射极覆盖层14’而实现。
暴露出的发射极覆盖层14’随后被部分地氧化，如由层44指示，从而减小第一类型双极晶体管的发射极覆盖层14’的厚度。这例如可以采用快速热氧化实现。氧化工艺应当调整，如用于防止或至少限制诸如硼之类的杂质在基极叠层14中的增强扩散。随后去除氮化物层42，接着分别从第二类型双极晶体管和第一类型双极晶体管去除氧化物层40和44，从而产生具有不同发射极覆盖层14’厚度的不同类型的双极晶体管，此后可以如图4所示完成双极晶体管。
选择性发射极覆盖层14’氧化工艺的可替换实施例利用HBT设计，其中在第一类型的双极晶体管(即高速双极晶体管)中外延生长基极叠层14和发射极覆盖层14’之后，在本征基极区的下面形成选择性诸如的集电极(SIC)。这在图6中示出，图6示出包括沿着在基极接触多晶硅16和电介质层18(例如，有源区11上的TEOS层18)中的发射极窗口28的开口的不同类型的双极晶体管的IC的制造工艺，发射极覆盖层14’由蚀刻停止层部分20保护。在该实施例中，两种类型的双极晶体管的硅发射极覆盖层14’都生长至第二厚度。
在下一步骤中，氧化物层40和氮化物层42叠层形成在整个衬底10上，并与蚀刻停止层20一起仅从第一类型双极晶体管的发射极窗口28中选择性地去除，从而只暴露出这些晶体管的发射极覆盖层14’。
接下来，以已经与在图5的上下文中说明的相同方式部分地氧化暴露出的发射极覆盖层14’，如由图6的左手侧示出的第一类型双极晶体管的厚度减小的发射极覆盖层14’的顶部上的氧化物层部分44所示，此后去除氮化物层42，接着分别从第二类型双极晶体管和第一类型双极晶体管上选择性地去除氧化物层40和44，从而至少在双箭头表示的这些双极晶体管的各个有源区11的上方产生具有不同发射极覆盖层14’厚度的不同类型双极晶体管，此后可以如图4所示完成双极晶体管。该实施例的优点在于：SIC注入掩模可以用于第一类型双极晶体管的发射极覆盖层14’的部分氧化，使得不需要附加的掩模来区分不同类型双极晶体管的发射极覆盖层14’的厚度。
因此在图5和6的实施例中，第一类型双极晶体管包括具有位于有源区11和基极层14上的区域的硅发射极覆盖层14’，该区域具有比第二类型双极晶体管的第二类型双极晶体管的位于同一位置的硅发射极覆盖层14’的厚度小的厚度。硅发射极覆盖层14’在有源区11和基极层14上方，即在发射极层24和基极层14之间区域中的厚度也称为发射极覆盖层14’的有效厚度。
同样可行的是改变一种类型双极晶体管的发射极覆盖层14’的有效厚度，而不必部分地去除发射极覆盖层14’。作为替换，可以通过将杂质注入具有厚度大于第一厚度的发射极覆盖层14’来改变发射极覆盖层14’的电特性，其中杂质的注入深度将发射极覆盖层14’的有效厚度减小至第一厚度。优选地，该杂质是与用来设置发射极层24性质的相同杂质，使得将这一部分的发射极覆盖层14’转换成发射极层24的延伸。
本发明的这种实施例的示例在图7中示出，图7描述了包括沿着在基极接触多晶硅16和电介质层18(如，有源区11上的TEOS层18)中的发射极窗口28的开口的不同类型双极晶体管的IC的制造工艺，发射极覆盖层14’由蚀刻停止层部20保护，随后在发射极窗口28中形成侧墙隔离物22以将发射极层24与基极接触层16电绝缘。在该实施例中，两种类型的双极晶体管的硅发射极覆盖层14’生长至第二厚度。
图7右手侧示出的第二类型双极晶体管的发射极窗口随后由抗蚀剂层60保护，此后杂质62注入到图7左手侧示出的第一类型双极晶体管的暴露出的发射极覆盖层14’中。杂质注入到这样的深度，使得暴露出的发射极覆盖层14’的有效厚度减小至第一厚度。合适的杂质的示例对本领域技术人员来说是立即明白的。例如，可以采用诸如砷和磷之类的n-型杂质或诸如硼之类的p-型杂质。
随后去除抗蚀剂60，此后可以如图4中所示或以任何其它合适的方式完成双极晶体管。所产生的结构在图8中示出，其中由双箭头说明通过在发射极覆盖层14’中存在的注入杂质62减小了用于第一类型双极晶体管的发射极覆盖层14’的有效厚度，双箭头表示每种类型的双极晶体管的发射极覆盖层14’的宽度，即厚度。
在可替换实施例中，可以在形成侧墙隔离物22之前注入杂质62，例如采用如用于如在图6中描述的SIC注入的相同掩模。在该实施例中，如图6中所示出的步骤可以不同：发射极覆盖层14’的部分未被氧化，但代替的是杂质62注入到发射极覆盖层14’中。这再一次具有下述优点：即SIC注入掩模可以重新用于杂质62的注入，因此产生包括不同类型双极晶体管的IC的制造方法，该制造方法不需要附加的掩模。
应该注意的是：在这一阶段，IC制造工艺优选为CMOS工艺，其中MOSFET和双极晶体管都集成在同一IC中。这种工艺有时也称为BiCMOS工艺，其典型地包括专用于形成MOSFET的多个方面的工艺步骤和专用于形成双极晶体管的多个方面的工艺步骤，以及其中同时形成MOSFET和双极晶体管的多个方面的工艺步骤。
应当注意的是上述实施例说明而不是限制本发明，并且本领域技术人员将能够在不脱离权利要求保护范围的情况下设计多种可替换实施例。在权利要求中，放在圆括号之间的任何附图标记不应当解释为限制该权利要求。用语“包括”不排除在权利要求中列出的元件或步骤之外的元件或步骤的存在。元件之前的用语“一个”不排除多个这种元件的存在。可以通过包括几种不同的元件的硬件实现本发明。在列出数个装置的装置权利要求中，这些装置中的几个可以由一个相同的硬件产品实现。唯一的事实是，在彼此不同的从属权利要求中引用的一些措施不表示不能有利地使用这些措施的组合。
Claims (15)
1.一种制造集成电路的方法，所述集成电路包括多个双极晶体管，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，所述方法包括：
提供包括多个第一隔离区域(12)的衬底(10)，每个第一隔离区域通过包括所述双极晶体管中之一的集电极杂质的有源区(11)与第二隔离区域隔开；
在所述衬底上形成基极叠层(14)；
在第一类型双极晶体管的区域中的基极叠层上形成具有第一有效厚度的第一发射极覆盖层(14’)；
在第二类型双极晶体管的区域中的基极叠层上形成具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层(14’)；以及
在每个所述双极晶体管的发射极覆盖层上形成发射极(24)。
2.根据权利要求1所述的方法，其中形成具有第一有效厚度和第二有效厚度的发射极覆盖层(14’)的步骤包括：
将第一发射极覆盖层和第二发射极覆盖层同时生长至第一厚度；
在第一发射极覆盖层上选择性地形成外延生长抑制层(50)；
将第二发射极覆盖层外延生长至第二厚度；以及
从第一发射极覆盖层上去除所述外延生长抑制层。
3.根据权利要求1所述的方法，还包括在第一类型双极晶体管的区域中的基极叠层(14)上选择性地形成外延生长抑制层(50)，并且其中形成第一发射极覆盖层(14’)和第二发射极覆盖层(14’)的步骤包括：
在第二类型双极晶体管的区域中的基极叠上将第二发射极覆盖层外延生长至中间厚度；
去除所述外延生长抑制层；以及
同时生长第一发射极覆盖层至第一厚度以及第二发射极覆盖层至第二厚度。
4.根据权利要求1所述的方法，其中形成第一发射极覆盖层(14’)和第二发射极覆盖层(14’)的步骤包括：
将第一发射极覆盖层和第二发射极覆盖层同时形成至第二厚度；
将第一发射极覆盖层选择性地氧化至最多第一厚度；以及
去除所述第一发射极覆盖层的氧化部分(44)。
5.根据权利要求4所述的方法，还包括：
在所述选择性氧化步骤之前在第二发射极覆盖层(14’)上提供图案化氧化保护掩模(40，42)；以及
在所述选择性氧化步骤之后去除所述图案化氧化保护掩模。
6.根据权利要求4所述的方法，在所述同时形成步骤和所述选择性氧化步骤之间还包括：
在第一发射极覆盖层(14’)和第二发射极覆盖层(14’)上形成另一个叠层(16，18)；
在所述另一个叠层中形成多个发射极窗口(28)，暴露出第一发射极覆盖层和第二发射极覆盖层；
用氮化物层(42)给所述发射极窗口加衬里；
通过掩模将SIC杂质选择性地注入到第一类型双极晶体管的有源区中；以及
采用所述掩模从所述第一发射极覆盖层上的发射极窗口选择性地去除氮化物层。
7.根据权利要求1所述的方法，其中形成第一发射极覆盖层(14’)和第二发射极覆盖层(14’)的步骤包括：
将第一发射极覆盖层和第二发射极覆盖层同时形成至第二厚度；
在第一发射极覆盖层和第二发射极覆盖层上形成另一个叠层(16，18)；
在所述另一个叠层中形成多个发射极窗口(28)，暴露出第一发射极覆盖层和第二发射极覆盖层；
采用掩模遮挡第二类型双极晶体管的发射极窗口；以及
将杂质(62)注入到第一发射极覆盖层的上部区域中以将第一发射极覆盖层的有效厚度减小至第一有效厚度。
8.根据权利要求7所述的方法，其中所述采用掩模遮挡包括沉积覆盖第二发射极覆盖层(14’)的图案化抗蚀剂层(60)。
9.根据权利要求7所述的方法，其中所述采用掩模遮挡包括用氮化物层(42)给所述发射极窗口加衬里；
通过掩模将SiC杂质选择性地注入到第一类型双极晶体管的有源区(11)中；以及
采用所述掩模从所述第一发射极覆盖层上的发射极窗口(28)选择性地去除氮化物层。
10.根据前述权利要求中任一项所述的方法，其中形成基极叠层(14)的步骤包括在衬底上形成缓冲层以及在缓冲层上形成碳掺杂SiGe层。
11.一种集成电路，该集成电路具有包括多个双极晶体管的衬底(10)，所述双极晶体管第一类型双极晶体管和第二类型双极晶体管；
第一类型双极晶体管包括在衬底中的相邻绝缘区域(12)之间的有源区(11)中形成的集电极区、所述有源区上的基极叠层(14)、以及通过具有第一有效厚度的第一发射极覆盖层(14’)与所述基极叠层隔开的发射极(24)；以及
第二类型双极晶体管包括在衬底中的相邻绝缘区域之间的有源区(11)中形成的集电极区、所述有源区上的基极叠层(14)、以及通过具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层(14’)与所述基极叠层隔开的发射极(24)。
12.根据权利要求11所述的集成电路，其中第一类型双极晶体管包括不同于第二类型双极晶体管的集电极分布的集电极分布。
13.根据权利要求11或12所述的集成电路，其中第一类型双极晶体管的发射极(24)包括从基极层延伸的第一杂质分布(62)和从第一杂质分布延伸至发射极的相反杂质类型的第二杂质分布，使得第一杂质分布具有第一厚度。
14.根据权利要求11-13中任一项所述的集成电路，其中所述基极叠层(14)包括碳掺杂SiGe层，并且其中第一发射极覆盖层(14’)和第二发射极覆盖层(14’)包括Si层。
15.根据权利要求11-14中任一项所述的集成电路，其中所述衬底(10)还包括多个互补金属氧化物半导体场效应晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP11176278.7A EP2555235B1 (en) | 2011-08-02 | 2011-08-02 | Method of manufacturing an IC comprising a plurality of bipolar transistors and IC comprising a plurality of bipolar transistors |
| EP11176278.7 | 2011-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102915964A true CN102915964A (zh) | 2013-02-06 |
| CN102915964B CN102915964B (zh) | 2015-06-10 |
Family
ID=44582328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210270055.5A Active CN102915964B (zh) | 2011-08-02 | 2012-07-31 | 制造包括多个双极晶体管的ic的方法和包括多个双极晶体管的ic |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8901669B2 (zh) |
| EP (1) | EP2555235B1 (zh) |
| CN (1) | CN102915964B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875249A (zh) * | 2018-08-31 | 2020-03-10 | 恩智浦有限公司 | 将硅-bjt集成到硅-锗-hbt的制造工艺 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2960750B1 (en) * | 2014-06-27 | 2019-02-20 | Samsung Electronics Co., Ltd | Portable terminal and display method thereof |
| US10234864B2 (en) * | 2017-03-07 | 2019-03-19 | nuTonomy Inc. | Planning for unknown objects by an autonomous vehicle |
| US10134637B1 (en) | 2017-11-30 | 2018-11-20 | Nxp Usa, Inc. | Method of forming a semiconductor component having multiple bipolar transistors with different characteristics |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959039A (en) * | 1973-02-02 | 1976-05-25 | U.S. Philips Corporation | Method of manufacturing vertical complementary bipolar transistors each with epitaxial base zones |
| JPS62221146A (ja) * | 1986-03-24 | 1987-09-29 | Fujitsu Ltd | 半導体装置 |
| US20040135137A1 (en) * | 2003-01-14 | 2004-07-15 | International Business Machines Corporation | Bipolar structure with two base-emitter junctions in the same circuit |
| US20090014838A1 (en) * | 2007-07-11 | 2009-01-15 | Mitsuru Arai | Semiconductor device |
| US7576406B2 (en) * | 2003-03-17 | 2009-08-18 | Hitachi, Ltd. | Semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992740A (ja) * | 1995-09-22 | 1997-04-04 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| ATE466378T1 (de) | 2002-05-29 | 2010-05-15 | Nxp Bv | Verfahren zur herstellung eines sige heteroübergang-bipolartransistors |
| US7655529B1 (en) * | 2004-08-20 | 2010-02-02 | Hrl Laboratories, Llc | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer |
| US7105399B1 (en) * | 2004-12-07 | 2006-09-12 | Advanced Micro Devices, Inc. | Selective epitaxial growth for tunable channel thickness |
| JP5011549B2 (ja) * | 2004-12-28 | 2012-08-29 | 株式会社村田製作所 | 半導体装置 |
| US8029620B2 (en) * | 2006-07-31 | 2011-10-04 | Applied Materials, Inc. | Methods of forming carbon-containing silicon epitaxial layers |
| DE102006059113A1 (de) * | 2006-12-08 | 2008-06-12 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Komplementäre Bipolar-Halbleitervorrichtung |
| DE102009001552A1 (de) | 2008-12-12 | 2010-06-17 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Bipolartransistor mit selbstjustiertem Emitterkontakt |
-
2011
- 2011-08-02 EP EP11176278.7A patent/EP2555235B1/en active Active
-
2012
- 2012-07-27 US US13/560,517 patent/US8901669B2/en active Active
- 2012-07-31 CN CN201210270055.5A patent/CN102915964B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959039A (en) * | 1973-02-02 | 1976-05-25 | U.S. Philips Corporation | Method of manufacturing vertical complementary bipolar transistors each with epitaxial base zones |
| JPS62221146A (ja) * | 1986-03-24 | 1987-09-29 | Fujitsu Ltd | 半導体装置 |
| US20040135137A1 (en) * | 2003-01-14 | 2004-07-15 | International Business Machines Corporation | Bipolar structure with two base-emitter junctions in the same circuit |
| US7576406B2 (en) * | 2003-03-17 | 2009-08-18 | Hitachi, Ltd. | Semiconductor device |
| US20090014838A1 (en) * | 2007-07-11 | 2009-01-15 | Mitsuru Arai | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875249A (zh) * | 2018-08-31 | 2020-03-10 | 恩智浦有限公司 | 将硅-bjt集成到硅-锗-hbt的制造工艺 |
| CN110875249B (zh) * | 2018-08-31 | 2024-05-07 | 恩智浦有限公司 | 将硅-bjt集成到硅-锗-hbt的制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102915964B (zh) | 2015-06-10 |
| US8901669B2 (en) | 2014-12-02 |
| EP2555235B1 (en) | 2014-06-18 |
| EP2555235A1 (en) | 2013-02-06 |
| US20130032891A1 (en) | 2013-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005359B2 (en) | Bipolar junction transistor with improved extrinsic base region and method of fabrication | |
| CN104134688B (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| US6534802B1 (en) | Method for reducing base to collector capacitance and related structure | |
| US8541812B2 (en) | Semiconductor device and method of manufacture thereof | |
| US10121884B2 (en) | Fabrication of integrated circuit structures for bipolar transistors | |
| US20250374658A1 (en) | Method for producing bipolar transistors with non-selective base epitaxy | |
| US10014398B2 (en) | Bipolar transistor device and method of fabrication | |
| US8101491B2 (en) | Heterojunction bipolar transistor | |
| US8946042B2 (en) | Bipolar transistor manufacturing method, bipolar transistor and integrated circuit | |
| CN102915964A (zh) | 制造包括多个双极晶体管的ic的方法和包括多个双极晶体管的ic | |
| EP2466628A1 (en) | Bipolar transistor manufacturing method and bipolar transistor | |
| US7008851B2 (en) | Silicon-germanium mesa transistor | |
| CN102420243B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| EP2458623B1 (en) | Method of Manufacturing a Bipolar Transistor and Bipolar Transistor | |
| CN102412283B (zh) | 锗硅hbt器件及其制造方法 | |
| CN103178086A (zh) | 一种SiGe HBT工艺中的VPNP器件及其制造方法 | |
| JP2003133323A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |