CN102866973A - 工业标准构造接口总线的桥接系统、装置与其方法 - Google Patents
工业标准构造接口总线的桥接系统、装置与其方法 Download PDFInfo
- Publication number
- CN102866973A CN102866973A CN2011101950474A CN201110195047A CN102866973A CN 102866973 A CN102866973 A CN 102866973A CN 2011101950474 A CN2011101950474 A CN 2011101950474A CN 201110195047 A CN201110195047 A CN 201110195047A CN 102866973 A CN102866973 A CN 102866973A
- Authority
- CN
- China
- Prior art keywords
- interface
- access information
- bus
- module
- interface module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开了一种工业标准构造接口总线的桥接系统、装置与其方法,将数据存取信息传送至工业标准构造接口的连接周边。处理系统包括信号控制器、信号配适模块与工业标准构造接口总线。信号控制器另包括低脚位数接口模块与个人计算机接口模块。信号控制器根据不同的传送模式决定选用低脚位数接口模块或个人计算机接口模块,并将数据存取信息传送至信号配适模块。信号配适模块将不同总线所传送的数据存取信息转换为工业标准构造接口总线的信号,并将转换后的信号传送至对应的连接周边。
Description
技术领域
本发明公开了一种信号桥接系统、装置与其方法,特别有关于一种工业标准构造接口总线的桥接系统、装置与其方法。
背景技术
随着集成电路的快速发展,使得计算器装置(computer)的芯片组可以具有更快处理能力与更快的传输速度。由于芯片组的快速发展,同时也开发出配合其速度的各式总线。
在1980年代,IBM公司首先提出工业标准构造接口总线(IndustryStandard Architecture Bus,以下简称ISA总线)。ISA总线可用以传递8位长度或16位长度的数据信号。尽管ISA总线已鲜少的被应用在个人计算机之中,但有许多工业用计算器仍需使用ISA总线与其接口设备。为能使这些新的计算器装置可以使用ISA总线的各项连接周边。所以出现许多不同桥接ISA总线的连接架构。
一般而言,计算器装置可以透过以下方式对ISA总线进行桥接处理:透过个人计算机接口(Peripheral Component Interconnect,以下简称PCI)转ISA总线(也可以是快速个人计算机接口(以下简称PCI-E)转ISA总线)或低脚位数界面(Low Pin Count,以下简称LPC)转ISA总线。而不论是用PCI或PCI-E转ISA总线最好需要提供主机端(Host)与直接内存存取控制器(Directed Memory Access,以下简称DMA)模式方为完整的ISA总线。
而PCI桥接ISA的DMA更包括有两种不同方式:1.PC/PCI DMA与2.分布式DMA(Distributed DMA,简称DDMA)。请参考图1A所示,其为现有技术的PC/PCI DMA转ISA传输方块图。第一种桥接的方式是由主机端110传送PPDREQ#与PCICLK#两组信号至芯片组120,并等待芯片组120响应PPDGNT#的响应信号。当主机端110接收到PPDGNT#的响应信号,就可以获得ISA所欲传输的通道编号(Channel)。于此同时,主机端110再加上DMA频率类别(Cycle type)与输出/输入地址协议(I/O Address)即可完整的实现ISA DMA(或ISA Master)的传输。但此一方式,随着新的芯片组120取消PPDREQ#与PCICLK#相应的脚位,使得新的芯片组120无法使用相应的脚位进行桥接的处理。
请参考图1B所示,其为分布式DMA的架构示意图。第二种桥接方式:分布式DMA的处理是另设置一组对应于DMA控制器140(DMA Controller)与DMA分页缓存器(DMA Page Register)(图中未示)的处理电路。DMA控制器140连接于中央接口总线(Central Interface Bus)与芯片组120之间。处理电路透过主机端110与利用PCI译码器(PCI Decoder)的读写特性,拦截软件对芯片组120的DMA控制器140与DMA分页缓存器的读写处理,使得原本对ISA总线130的读写,可以被转移到处理电路中进行处理。因此可以利用处理电路完成ISA DMA(或ISA Master)的处理。
这种方式需要透过硬件的改变才能达成桥接的目的。但在PCI-E的架构下,主机板的芯片组对于现有技术ISA总线130的桥接需透过DMA控制器140与DMA分页缓存器,而ISA总线130的传输路径是为PCI-E的传输路径,此两种传输路径是不同的。所以新的芯片组120并无法透过硬件复制的方式对处理电路进行数据的拦截。
相较于上述方式,第三种桥接方式是透过LPC对ISA进行桥接,并请参考图1C所示,而图1C的LDRQ#信号之外的其它信号可以参考LPC的相关规格书,在此并不进行描述。在此一桥接方式中,主机端110将LDRQ#信号传送至LPC对ISA的桥接芯片组150。LPC对ISA的桥接芯片组150透过LFRAME_和LAD[3:0]送出DMA周期(DMA Cycle),这样即可对ISA DMA进行相应的数据存取。
这样的方式存在另一个缺失,在LPC架构中主机端110为8位时,但ISA接口170可能为8位或16位。当使用错误的位量传输时,会造成传输缓慢的问题。因此有厂商提出LPC的增强模式(Enhanced Mode)。
在增强模式下,LPC接口利用连续的两频率周期将所接收到的两个8位长度的信号进行结合,藉以得到16位长度的信号。虽然这样的作法可以对16位的ISA接口170加快数据的存取,但是对LPC接口而言却无法预测上层软件所执行的操作是属于8位或是16位的操作。因此第三种桥接方式会产生不同位长度的信号操作的问题,因此会造成控制状态的错误。
发明内容
鉴于以上的问题,本发明在于提供一种工业标准构造接口总线的桥接系统,将数据存取信息传送至工业标准构造接口(Industry StandardArchitecture Bus,ISA)的连接周边。
本发明所公开的工业标准构造接口总线的桥接系统包括信号控制器(PC)、信号配适模块(Adaptor)与工业标准构造接口总线。信号控制器更包括低脚位数接口模块(Low Pin Count,LPC)与个人计算机接口模块(PeripheralComponent Interconnect,PCI)。信号控制器根据第一存取信息的传送模式,用以决定透过低脚位数接口模块或个人计算机接口模块将第一存取信息传送至信号配适模块。而传送模式系包括直接内存存取模式(Direct MemoryAccess,DMA)与主机控制模式(Host)。
信号配适模块更包括低脚位数转工业标准构造接口模块(LPC TO ISA)与个人计算机接口转工业标准构造接口模块(PCI TO ISA)。低脚位数转工业标准构造接口模块透过低脚位数总线电性连接于低脚位数接口模块。个人计算机接口转工业标准构造接口模块透过个人计算机接口总线电性连接于个人计算机接口模块。其中,个人计算机接口模块可以由个人计算机接口(PCI)或快速个人计算机接口(PCI-Express)所实现。换言之,本发明可以将快速个人计算机接口模块取代个人计算机接口模块。若为快速个人计算机接口模块时,则是以快速个人计算机接口转工业标准构造接口模块连接快速个人计算机接口总线,而快速个人计算机接口总线上所传输的信号则为快速个人计算机接口的信号。
低脚位数转工业标准构造接口模块将所接收的第一存取信息转换为相应工业标准构造接口总线的第二存取信息。个人计算机接口转工业标准构造接口模块将所接收的第一存取信息转换为第二存取信息。信号配适模块经由工业标准构造接口总线将第二存取信息传送至连接周边。
当第一存取信息的传送模式为直接内存存取模式,则信号控制器透过低脚位数接口模块并经由低脚位数总线将数据存取信息传送至信号配适模块。当第一存取信息的传送模式为主机控制模式,信号控制器透过个人计算机接口模块并经由个人计算机接口总线将数据存取信息传送至信号配适模块。
当低脚位数转工业标准构造接口模块将所接收的第一存取信息转换为相应的工业标准构造接口总线的第二存取信息。个人计算机接口转工业标准构造接口模块将所接收的第一存取信息转换为第二存取信息。信号配适模块经由工业标准构造接口总线将第二存取信息传送至连接周边。
本发明另提出一种工业标准构造接口总线的桥接装置,其包括信号控制器与信号配适模块。信号控制器更包括第一接口模块与第二接口模块。信号控制器根据第一存取信息的传送模式,用以决定透过第一接口模块或第二接口模块传送第一存取信息。
其中,第一接口模块为低脚位数接口模块,第二接口模块为个人计算机接口(PCI)或快速个人计算机接口(PCI-Express)。第一总线为低脚位数总线,第二总线为个人计算机接口总线。
信号配适模块更包括第一接口转换模块与第二接口转换模块。信号配适模块接收来自于信号控制器的第一存取信息。第一接口转换模块透过第一总线电性连接于第一接口模块。第二接口转换模块透过第二总线电性连接于第二接口模块。
本发明更提出一种工业标准构造接口总线的桥接方法,包括以下步骤:信号控制器接收第一存取信息;信号控制器根据第一存取信息的传送模式决定透过低脚位数总线或个人计算机接口总线传送第一存取信息至信号配适模块;若第一存取信息经由低脚位数总线传送至信号配适模块,则信号配适模块透过低脚位数转工业标准构造接口模块将所接收的第一存取信息转换为相应的工业标准构造接口总线的第二存取信息;若第一存取信息经由个人计算机接口总线传送至信号配适模块,则信号配适模块透过个人计算机接口转工业标准构造接口模块将所接收的第一存取信息转换为第二存取信息;信号配适模块将经由工业标准构造接口总线将第二存取信息传送至连接周边。
本发明所提出的ISA总线的桥接系统与装置可以应用在不同传输模式之中,藉以避免不同传输模式下所产生的数据传输错误,并降低现有的桥接方式的硬件成本。
有关本发明的特征与实作,兹配合图式作最佳实施例详细说明如下。
附图说明
图1A为现有技术的PC/PCI DMA转ISA传输方块图;
图1B为分布式DMA的架构示意图;
图1C为LPC对ISA桥接示意图;
图2A为本发明的架构方块图;
图2B为本发明应用于PCI-E的架构示意图;
图3为本发明的运作流程示意图;
图4A为本发明接收主机端的信号传输示意图;
图4B为本发明接收DMA控制器的信号传输示意图;
图5为本发明传送第二存取信息至ISA总线的连接周边示意图。
其中,附图标记:
主机端110 芯片组120
ISA总线130
DMA控制器140
LPC对ISA的桥接芯片组150
LPC接口160
ISA接口170
桥接系统200
信号控制器210
LPC接口模块211
PCI接口模块212
PCI-E接口模块213
信号配适模块220
LPC TO ISA模块221
PCI TO ISA模块222
ISA总线230
PCI总线240
LPC总线250
主机端260
DMA控制器270
连接周边280
PCI-E总线290
具体实施方式
请参考图2A所示,其为本发明的架构方块图。本发明可应用在但不限定于个人计算机、笔记型计算机、服务器或具有运算处理能力的装置之中。本发明的工业标准构造接口总线的桥接系统包括:信号控制器210(PC)、信号配适模块220(Adaptor)与工业标准构造接口总线(Industry StandardArchitecture Bus,以下简称为ISA总线230)。
信号控制器210另包括低脚位数接口模块(Low Pin Count,以下简称LPC接口模块211)与个人计算机接口模块(Peripheral Component Interconnect,以下简称PCI接口模块212)。PCI接口模块212除了应用在PCI界面中,也可以被应用在PCI-E架构之中。PCI接口模块212接收来自于主机端260(Host)的存取信息,请参考图2B所示,其为本发明应用于PCI-E的架构示意图。
由于新的主机板上的芯片组所提供的ISA DMA(直接内存存取,DirectedMemory Access简称DMA)或DMA Master只剩下LPC接口模块211。因此本发明透过LPC接口模块211对ISA总线230进行桥接的处理。LPC接口模块211接收DMA控制器(DMA Controller)的存取信息。
信号配适模块220更包括低脚位数转工业标准构造接口模块(以下简称LPC TO ISA模块221)与个人计算机接口转工业标准构造接口模块(以下简称PCI TO ISA模块222)。PCI TO ISA模块222透过个人计算机接口总线(简称PCI总线240)电性连接于PCI接口模块212。LPC TO ISA模块221透过低脚位数总线(简称LPC总线250)电性连接于LPC接口模块211。承前文所述,本发明可以将PCI-E接口模块213取代PCI接口模块212。若为PCI-E接口模块213时,则是以PCI-E TO ISA模块223连接PCI-E总线290,而PCI-E总线290上所传输的信号则为PCI-E的信号。
为能清楚界定桥接前后的信号种类,因此对于不同传输阶段的存取信息分别定义为第一存取信息与第二存取信息。第一存取信息为信号控制器210所接收到的传输信号。本发明中对于不同的发起端(Initiator)所发出的信号进而定义各自的传送模式。发起端所指的是计算器装置中可能发出指令、信号或数据要求的组件。本发明的发起端包括直接内存存取控制器与主机端。对于直接内存存取控制器(Direct Memory Access Controller,以下简称DMA控制器270)所发起的信号传送定义为直接内存存取模式。
而由主机端260(Host)所发起的信号传送定义为主机控制模式。第二存取信息由信号控制器210发送至信号配适模块220的传输信号,而第二存取信息为PCI信号或LPC信号。
ISA总线230电性连接于信号配适模块220与连接周边280之间。ISA总线230将信号配适模块220所发出的存取信息发送至相应的连接周边280或将连接周边280所响应的结果回传至信号配适模块220。
为清楚说明本发明的信号桥接处理,还请参考图3所示,其为本发明的运作流程示意图。本发明包括以下步骤:
步骤S310:信号控制器接收第一存取信息;
步骤S320:信号控制器根据第一存取信息的传送模式决定透过LPC总线或PCI总线传送第一存取信息至信号配适模块;
步骤S330:若第一存取信息经由LPC总线传送至信号配适模块,则信号配适模块透过LPC TO ISA模块将所接收的第一存取信息转换为相应的ISA总线的第二存取信息;
步骤S340:若第一存取信息经由PCI总线传送至信号配适模块,则信号配适模块透过PCI TO ISA模块将所接收的第一存取信息转换为第二存取信息;以及
步骤S350:信号配适模块将经由ISA总线将第二存取信息传送至连接周边。
首先,信号控制器210接收第一存取信息。信号控制器210会根据第一存取信息的传输模式判断由LPC接口模块211或PCI接口模块212传送第一存取信息。而信号控制器210的判断方式可以透过优先权(Priority)或排队(Queuing)等方式所实现。
以优先权为例而言,信号控制器210同时接收到来自于主机端260与DMA控制器270的指令时,信号控制器210可透过总线仲裁器(Bus Arbiter)决定该指令的优先权高低作为执行的依序。若是以排队的方式,则以优先抵达信号控制器210的发起端的信号视为被优先处理的对象。
当信号控制器210判断何种传输模式后,信号控制器210会调用相应种类的总线进行信号的传输。在本发明中信号控制器210具有PCI总线240与LPC总线250。在信号控制器210判断传送模式后,信号控制器210会决定透过PCI总线240或LPC总线250用以传送第一存取信息至信号配适模块220。请参考图4A与图4B所示。
信号配适模块220分别以LPC TO ISA模块221与PCI TO ISA模块222连接LPC总线250与PCI总线240。当信号控制器210透过LPC总线250传送第一存取信息时,LPC TO ISA模块221将会接收到第一存取信息。接着,LPCTO ISA模块221将第一存取信息转换为符合ISA总线230的传输格式的第二存取信息。而本发明中的ISA DMA(或DMA Master)可以通过LPC接口模块211进行协议的转换,藉以解决PCI(或PCI-E)无法对ISA DMA(或DMA Master)存取的限制。
若是信号控制器210透过PCI总线240传送第一存取信息时,PCI TO ISA模块222将会把第一存取信息转换为ISA总线230的传输格式的第二存取信息。由于PCI总线240的传输位长度为32位或64位。因此PCI总线240在转换成第二存取信息时不会产生位溢位的问题。最后,信号配适模块220将第二存取信息发送至对应的连接周边280,请参考图5所示。
本发明所提出的ISA总线230的桥接系统与装置可以应用在不同传输模式之中,藉以避免不同传输模式下所产生的数据传输错误,并降低现有的桥接方式的硬件成本。
Claims (10)
1.一种工业标准构造接口总线的桥接系统,其特征在于,该桥接系统包括:
一信号控制器,其包括一低脚位数接口模块与一个人计算机接口模块,该信号控制器根据一第一存取信息的一传送模式,用以决定透过该低脚位数接口模块或该个人计算机接口模块传送该第一存取信息;
一工业标准构造接口总线,电性连接于一连接周边之间;以及
一信号配适模块,其接收来自于该信号控制器的该第一存取信息,该信号配适模块包括一低脚位数转工业标准构造接口模块与一个人计算机接口转工业标准构造接口模块;
其中,若由该低脚位数转工业标准构造接口模块接收该第一存取信息,则该低脚位数转工业标准构造接口模块将所接收的该第一存取信息转换为相应的该工业标准构造接口总线的一第二存取信息,若由该个人计算机接口转工业标准构造接口模块接收该第一存取信息,则该个人计算机接口转工业标准构造接口模块将所接收的该第一存取信息转换为该第二存取信息,该信号配适模块将经由该工业标准构造接口总线将该第二存取信息传送至该连接周边。
2.如权利要求1所述的工业标准构造接口总线的桥接系统,其特征在于,该个人计算机接口模块为个人计算机接口或快速个人计算机接口。
3.如权利要求1所述的工业标准构造接口总线的桥接系统,其特征在于,该传送模式包括直接内存存取模式与主机控制模式,该传送模式为直接内存存取模式,若该信号控制器透过该低脚位数接口模块并经由一低脚位数总线将该数据存取信息传送至该信号配适模块,若该传送模式为主机控制模式,该信号控制器透过该个人计算机接口模块并经由一个人计算机接口总线将该数据存取信息传送至该信号配适模块。
4.如权利要求1所述的工业标准构造接口总线的桥接系统,其特征在于,该低脚位数接口模块根据一等待周期的回合数决定用以接收8位长度或16位长度的该第一存取信息。
5.一种工业标准构造接口总线的桥接装置,将一数据存取信息传送至一工业标准构造接口的一连接周边,其特征在于,该桥接装置包括:
一信号控制器,其更包括一第一接口模块与一第二接口模块,该信号控制器根据一第一存取信息的一传送模式,用以决定透过该第一接口模块或该第二接口模块传送该第一存取信息;以及
一信号配适模块,其接收来自于该信号控制器的该第一存取信息,该信号配适模块更包括一第一接口转换模块与一第二接口转换模块,该第一接口转换模块透过一第一总线电性连接于该第一接口模块,该第二接口转换模块透过一第二总线电性连接于该第二接口模块;
其中,该第一接口转换模块将所接收的该第一存取信息转换为相应该工业标准构造接口总线的一第二存取信息,该第二接口转换模块将所接收的该第一存取信息转换为该第二存取信息,该信号配适模块经由该工业标准构造接口总线将该第二存取信息传送至该连接周边。
6.如权利要求5所述的工业标准构造接口总线的桥接装置,其特征在于,该第一接口模块为低脚位数接口模块,该第二接口模块为个人计算机接口或快速个人计算机接口,该第一总线为低脚位数总线,该第二总线为个人计算机接口总线。
7.如权利要求5所述的工业标准构造接口总线的桥接装置,其特征在于,该传送模式包括直接内存存取模式与主机控制模式,该传送模式为直接内存存取模式,该信号控制器透过该第一接口模块并经由该低脚位数总线将该数据存取信息传送至该信号配适模块,该传送模式为主机控制模式,该信号控制器透过该第二接口模块并经由该第二总线将该数据存取信息传送至该信号配适模块。
8.如权利要求5所述的工业标准构造接口总线的桥接装置,其特征在于,该第一接口模块根据一等待周期的回合数决定用以接收8位长度或16位长度的该第一存取信息。
9.一种工业标准构造接口总线的桥接方法,其特征在于,包括:
接收一第一存取信息;
根据该第一存取信息的一传送模式决定透过一低脚位数总线或一个人计算机接口总线传送该第一存取信息;
若该第一存取信息经由该低脚位数总线传送,则透过一低脚位数转工业标准构造接口模块将所接收的该第一存取信息转换为相应的一工业标准构造接口总线的一第二存取信息;
若该第一存取信息经由该个人计算机接口总线传送,则透过一个人计算机接口转工业标准构造接口模块将所接收的该第一存取信息转换为该第二存取信息;以及
将经由该工业标准构造接口总线将该第二存取信息传送至一连接周边。
10.如权利要求9所述的工业标准构造接口总线的桥接方法,其特征在于,该传送模式包括直接内存存取模式与主机控制模式,若该传送模式为直接内存存取模式,透过该低脚位数接口模块并经由该低脚位数总线将该数据存取信息传送至该信号配适模块,若该传送模式为主机控制模式,透过该个人计算机接口模块并经由该个人计算机接口总线将该数据存取信息传送至该信号配适模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101950474A CN102866973A (zh) | 2011-07-07 | 2011-07-07 | 工业标准构造接口总线的桥接系统、装置与其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101950474A CN102866973A (zh) | 2011-07-07 | 2011-07-07 | 工业标准构造接口总线的桥接系统、装置与其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102866973A true CN102866973A (zh) | 2013-01-09 |
Family
ID=47445851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101950474A Pending CN102866973A (zh) | 2011-07-07 | 2011-07-07 | 工业标准构造接口总线的桥接系统、装置与其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102866973A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112416842A (zh) * | 2020-11-10 | 2021-02-26 | 沈阳航盛科技有限责任公司 | 一种基于lpc总线的farm读写电路及其方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1387103A (zh) * | 2002-05-15 | 2002-12-25 | 威盛电子股份有限公司 | 可自动调整资料存取脉冲的具低脚数接口芯片组 |
| US20040215867A1 (en) * | 2003-04-28 | 2004-10-28 | Hung-Yi Kuo | Control chip, circuit and method thereof for inhibiting bus cycle |
| CN1639668A (zh) * | 2002-03-04 | 2005-07-13 | 索尼株式会社 | 信息处理设备和方法 |
-
2011
- 2011-07-07 CN CN2011101950474A patent/CN102866973A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1639668A (zh) * | 2002-03-04 | 2005-07-13 | 索尼株式会社 | 信息处理设备和方法 |
| CN1387103A (zh) * | 2002-05-15 | 2002-12-25 | 威盛电子股份有限公司 | 可自动调整资料存取脉冲的具低脚数接口芯片组 |
| US20040215867A1 (en) * | 2003-04-28 | 2004-10-28 | Hung-Yi Kuo | Control chip, circuit and method thereof for inhibiting bus cycle |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112416842A (zh) * | 2020-11-10 | 2021-02-26 | 沈阳航盛科技有限责任公司 | 一种基于lpc总线的farm读写电路及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7391154B2 (ja) | デイジーチェーンspi集積回路およびその動作方法 | |
| CN106610910B (zh) | 在不同通讯接口间相互传输信号的系统、装置及其方法 | |
| US20080320189A1 (en) | Simple Serial Interface - method of communication and information exchange, and electronic devices based on this method. | |
| CN103959267A (zh) | 用于具有多个总线的pcie电桥的中断处理系统及方法 | |
| CN100468378C (zh) | Spi设备通信电路 | |
| CN107391419B (zh) | 支持多主机的通用序列汇流排集线设备及车用主机 | |
| US20090271557A1 (en) | Non-volatile memory storage device with high transmission rate | |
| JPH06348646A (ja) | 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置 | |
| CN108304334A (zh) | 应用处理器和包括中断控制器的集成电路 | |
| US8074232B2 (en) | Method for improving the communication of the human interface device | |
| US20130124772A1 (en) | Graphics processing | |
| US7096290B2 (en) | On-chip high speed data interface | |
| CN109165185B (zh) | 一种基于FPGA的PCIe信号的转换方法及装置 | |
| CN114328357A (zh) | 用于裸芯的互联通信方法、系统和集成合封芯片 | |
| US10176133B2 (en) | Smart device with no AP | |
| US7340553B2 (en) | Data processing device and method for transferring data | |
| CN102866973A (zh) | 工业标准构造接口总线的桥接系统、装置与其方法 | |
| CN118277319B (zh) | 基于lpc总线的数据传输控制方法、装置及电子设备 | |
| CN104850517A (zh) | 一种dma传输报文数据的方法及装置 | |
| TWI750386B (zh) | 匯流排系統 | |
| CN103003806B (zh) | 一种配置pcie端口的方法、装置和设备 | |
| JPWO2012124431A1 (ja) | 半導体装置 | |
| CN105068962A (zh) | I2c控制器访问方法及系统 | |
| CN1969268B (zh) | 主机控制器、总线通信设备和操作主机控制器的方法 | |
| TWI450098B (zh) | 主控端電子裝置以及主控端操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130109 |